KR101354354B1 - 액정표시장치 및 그 제조 방법 - Google Patents

액정표시장치 및 그 제조 방법 Download PDF

Info

Publication number
KR101354354B1
KR101354354B1 KR1020070024714A KR20070024714A KR101354354B1 KR 101354354 B1 KR101354354 B1 KR 101354354B1 KR 1020070024714 A KR1020070024714 A KR 1020070024714A KR 20070024714 A KR20070024714 A KR 20070024714A KR 101354354 B1 KR101354354 B1 KR 101354354B1
Authority
KR
South Korea
Prior art keywords
electrode
storage
mask
gate
pixel electrode
Prior art date
Application number
KR1020070024714A
Other languages
English (en)
Other versions
KR20080083898A (ko
Inventor
고정훈
최우영
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020070024714A priority Critical patent/KR101354354B1/ko
Publication of KR20080083898A publication Critical patent/KR20080083898A/ko
Application granted granted Critical
Publication of KR101354354B1 publication Critical patent/KR101354354B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Liquid Crystal (AREA)

Abstract

개구율을 향상시키고 스토리지 캐패시턴스를 증가시킴으로써, 화질을 향상시킬 수 있는 액정표시장치 및 그 제조 방법이 개시된다.
본 발명의 액정표시장치는, 게이트라인과, 게이트라인상에 형성된 게이트절연막과, 게이트절연막상에 배치된 스토리지전극과, 게이트라인에 교차하여 배치된 데이터라인과, 게이트라인과 데이터라인의 교차하여 배치된 박막트랜지스터와, 스토리지전극, 데이터라인 및 박막트랜지스터에 형성된 보호막과, 박막트랜지스터와 전기적으로 연결된 화소전극과, 스토리지전극과 전기적으로 연결된 공통전극을 포함한다.
액정표시장치, 스토리지 캐패시턴스, 개구율, 보호막, 스토리지전극

Description

액정표시장치 및 그 제조 방법{Liquid crystal display device and method of manufacturing the same}
도 1은 종래의 IPS 모드 액정표시장치를 도시한 평면도.
도 2는 도 1의 A-A'라인 및 B-B'라인을 따라 절단한 단면도.
도 3은 본 발명에 따른 IPS 모드 액정표시장치를 도시한 평면도.
도 4는 도 3의 C-C'라인, D-D'라인, E-E'라인 및 F-F'라인을 따라 절단한 단면도.
도 5a 내지 도 5f는 본 발명의 액정표시장치의 제조 공정을 도시한 도면.
<도면의 주요 부분에 대한 부호의 설명>
41: 기판 43: 게이트라인
46: 게이트패드 47: 게이트절연막
49: 액티브층 51: 오믹 콘택층
53: 반도체층 57a, 57b: 소오스/드레인전극
59: 박막트랜지스터 61: 스토리지전극
63: 데이터패드 65: 보호막
67: 화소전극 69: 공통전극
71, 73: 콘택전극 81, 83, 85, 87: 콘택홀
91: TFT 영역 93: 스토리지 영역
95: 게이트패드 영역 97: 데이터패드 영역
본 발명은 액정표시장치에 관한 것으로, 특히 개구율을 향상시키고 스토리지 캐패시턴스를 증가시킴으로써, 화질을 향상시킬 수 있는 액정표시장치 및 그 제조 방법에 관한 것이다.
정보화 사회가 발전함에 따라 디스플레이 장치에 대한 요구도 다양한 형태로 점증하고 있다. 이에 부응하여 근래에는 액정디스플레이 장치(LCD: Liquid Crystal Display device), 플라즈마 디스플레이 패널(PDP: Plasma Display Panel), 전계발광소자(ELD: Electro Luminescent Display) 등을 포함한 다양한 평판디스플레이 장치가 연구되어 왔고 일부는 이미 디스플레이 장치로 널리 활용되고 있다.
이 중에서 액정표시장치는 현재 화질이 우수하고 경량, 박형, 저소비 전력 등의 장점이 있고, 이에 따라 브라운관(CRT)을 신속히 대체시키고 있다. 액정표시장치는 노트북의 모니터, 텔레비전의 표시 패널 등으로 다양하게 개발되고 있다.
도 1은 종래의 IPS 모드 액정표시장치를 도시한 평면도이고, 도 2는 도 1의 A-A'라인 및 B-B'라인을 따라 절단한 단면도이다.
도 1 및 도 2를 참조하면, 종래의 IPS 모드 액정표시장치는 제1 방향을 따라 게이트라인(12)에 배치되고, 게이트라인(12)과 교차하는 제2 방향을 따라 데이터라인(24)이 배치된다. 상기 게이트라인(12)은 기판(11) 상에 배치된다.
게이트라인(12)과 데이터라인(24)에 의해 화소영역이 정의된다.
화소영역은 TFT 영역(33) 및 스토리지 영역(35)을 포함한다.
게이트라인(12)과 데이터라인(24)의 교차 영역에 박막트랜지스터(27)가 배치된다. 박막트랜지스터(27)는 게이트전극(13), 반도체층(23) 및 소오스/드레인전극(25a, 25b)으로 구성된다. 게이트전극(13)은 게이트라인(12)으로부터 연장되어 배치된다. 반도체층(23)은 액티브층(19)과 오믹 콘택층(21)을 포함한다. 소오스전극(25a)은 데이터라인(24)으로부터 연장되어 배치되고, 드레인전극(25b)은 소오스전극(25a)으로부터 이격되어 배치된다.
드레인전극(25b)에 전기적으로 연결된 화소전극(31)이 배치되고, 화소전극(31)으로부터 연장 형성되어 화소전극 바들(31a, 31b)이 배치된다.
화소전극(31)은 보호막(29)에 형성된 콘택홀(30)을 통해 드레인전극(25b)과 전기적으로 연결된다. 화소전극(31)과 화소전극 바들(31a, 31b)은 보호막(29) 상에 배치된다.
화소 영역에는 화소전극(31)과 더불어 공통전극(15)이 배치된다. 공통전극 바들(15a, 15b, 15c)이 공통전극(15)으로부터 연장되어 배치된다. 게이트라인(12), 게이트전극(13), 공통전극(15) 및 공통전극 바들(15a, 15b, 15c) 상에는 게이트절연막(17)이 형성된다.
공통전극(15)과 공통전극 바들(15a, 15b, 15c)은 게이트라인(12)과 동일층에 형성된다.
스토리지 영역(35)에는 게이트라인(12)과 동일층에 공통전극(15)이 배치되고 보호막(29) 상에 화소전극(31)이 배치된다. 스토리지 영역(35)에서 공통전극(15)과 화소전극(31) 사이에는 게이트절연막(17)과 보호막(29)이 위치된다. 따라서, 공통전극(15)과 화소전극(31) 사이의 게이트절연막(17)과 보호막(29)에 의해 스토리지 캐패시턴스가 형성된다. 스토리지 캐패시턴스는 화소전극(31)으로 인가된 데이터전압을 한 프레임동안 유지시켜 주는 역할을 한다. 그러므로, 스토리지 캐패시턴스의 용량은 충분히 큰 것이 바람직하다. 스토리지 캐패시턴스의 용량은 공통전극(15)과 화소전극(31) 간의 오버랩 면적에 비례하고 공통전극(15)과 화소전극(31) 간의 거리에 반비례한다. 따라서, 공통전극(15)과 화소전극(31) 간의 오버랩 면적은 커야 하고 공통전극(15)과 화소전극(31) 간의 거리는 감소되는 것이 바람직하다.
하지만, 게이트라인(12)과 동일층에 배치된 공통전극(15)이 불투명한 금속 물질로 이루어져 있으므로, 공통전극(15)의 면적을 증가시키는 경우, 화소 영역의 개구율을 감소시키는 문제가 있다. 또한, 공통전극(15)과 화소전극(31) 사이에 게이트절연막(17)과 보호막(29)의 두 층이 존재하므로, 공통전극(15)과 화소전극(31) 간의 거리가 상대적으로 증가되게 되어, 스토리지 캐패시턴스의 용량을 증가시키는데 한계가 있다.
따라서, 종래의 IPS 모드 액정표시장치는 개구율을 향상시키면서 스토리지 캐패시턴스의 용량을 증가시키지 못하는 문제가 있다.
본 발명은 개구율을 향상시키고 스토리지 캐패시턴스를 증가시킴으로써, 화질을 향상시킬 수 있는 액정표시장치 및 그 제조 방법을 제공함에 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명의 제1 실시예에 따르면, 액정표시장치는, 게이트라인; 상기 게이트라인상에 형성된 게이트절연막; 상기 게이트절연막상에 배치된 스토리지전극; 상기 게이트라인에 교차하여 배치된 데이터라인; 상기 게이트라인과 상기 데이터라인의 교차하여 배치된 박막트랜지스터; 상기 스토리지전극, 상기 데이터라인 및 상기 박막트랜지스터에 형성된 보호막; 상기 박막트랜지스터와 전기적으로 연결된 화소전극; 및 상기 스토리지전극과 전기적으로 연결된 공통전극을 포함한다.
본 발명의 제2 실시예에 따르면, 액정표시장치의 제조 방법은, 제1 마스크를 이용하여 기판상에 게이트라인을 형성하는 단계; 상기 게이트라인을 포함하는 상기 기판상에 게이트절연막, 반도체 물질 및 금속 물질을 형성하고, 제2 마스크를 이용하여 패터닝하여 반도체층, 데이터라인, 소오스/드레인전극 및 스토리지전극을 형성하는 단계; 상기 데이터라인을 포함하는 상기 기판상에 절연 물질을 형성하고, 제3 마스크를 이용하여 패터닝하여 상기 드레인전극이 노출된 제1 콘택홀과 상기 스토리지전극이 노출된 제2 콘택홀을 포함한 보호막을 형성하는 단계; 및 상기 보 호막상에 투명한 도전 물질을 형성하고, 제4 마스크를 이용하여 패터닝하여 상기 드레인전극과 전기적으로 연결된 화소전극과 상기 스토리지전극과 전기적으로 연결된 공통전극을 형성하는 단계를 포함한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명한다.
도 3은 본 발명에 따른 IPS 모드 액정표시장치를 도시한 평면도이고, 도 4는 도 3의 C-C'라인, D-D'라인, E-E'라인 및 F-F'라인을 따라 절단한 단면도이다.
도 3 및 도 4를 참조하면, 본 발명의 IPS 모드 액정표시장치는 기판(41) 상에 제1 방향을 따라 게이트라인(43)이 배치되고, 상기 게이트라인(43)의 끝단의 게이트패드 영역(95)에 게이트패드(46)가 배치된다. 상기 게이트패드(46)는 외부의 구동부와 연결되어 신호를 입력받기 위한 패드이다.
본 발명에서는 게이트라인(43)이 게이트전극의 역할을 수행하므로, 별도로 게이트전극이 배치될 필요가 없다.
상기 게이트라인(43)을 포함하는 상기 기판(41)의 전면에 게이트절연막(47)이 형성된다.
상기 게이트라인(43)에 대응하는 상기 게이트절연막(47)상의 TFT 영역(91)에 반도체층(53)이 배치된다. 상기 반도체층(53)은 액티브층(49)과 오믹 콘택층(51)을 포함한다. 상기 액티브층(49)의 중앙 영역에 대응하는 오믹 콘택층(51)은 이격되어 절연된다.
상기 반도체층(53)을 포함하는 상기 기판(41)상에 상기 게이트라인(43)과 교차하는 제2 방향을 따라 데이터라인(55)이 배치된다. 상기 TFT 영역(91)에는 상기 데이터라인(55)으로부터 연장 형성된 소오스전극(57a)이 배치되고, 상기 소오스전극(57a)과 이격되어 드레인전극(57b)이 배치된다.
또한, 상기 게이트절연막(47)상의 스토리지 영역(93)에 스토리지전극(61)이 배치된다. 상기 스토리지전극(61)은 상기 데이터라인(55)과 상기 소오스/드레인전극(57a, 57b)과 동일층에 배치될 수 있다.
아울러, 상기 데이터라인(55)의 끝단의 데이터패드 영역(97)에 데이터패드(63)가 배치된다. 상기 데이터패드(63)는 외부의 구동부와 연결되어 신호를 입력받기 위한 패드이다.
상기 데이터라인(55), 상기 소오스/드레인전극(57a, 57b) 및 상기 스토리지전극(61)을 포함하는 상기 기판(41)상에 보호막(65)이 형성된다. 상기 보호막(65)은 상기 드레인전극(57b)이 노출되도록 형성된 제1 콘택홀(81), 상기 스토리지전극(61)이 노출되도록 형성된 제2 콘택홀(83), 상기 게이트패드(46)가 노출되도록 형성된 제3 콘택홀(85) 및 상기 데이터패드(63)가 노출되도록 형성된 제4 콘택홀(87)을 포함할 수 있다.
상기 보호막(65)상에는 상기 제1 콘택홀(81)을 통해 상기 드레인전극(57b)과 전기적으로 연결된 화소전극(67), 상기 화소전극(67)으로부터 연장 형성된 화소전극 바들(67a, 67b), 상기 제2 콘택홀(83)을 통해 상기 스토리지전극(61)과 전기적으로 연결된 공통전극(69), 상기 공통전극(69)으로부터 연장 형성된 공통전극 바들(69a, 69b), 상기 제3 콘택홀(85)을 통해 상기 게이트패드(46)와 전기적으로 연결된 제1 콘택전극(71) 및 상기 제4 콘택홀(87)을 통해 상기 데이터패드(63)와 전 기적으로 연결된 제2 콘택전극(73)이 배치된다. 상기 공통전극 바들(69a, 69b)과 상기 화소전극 바들(67a, 67b)은 교대로 배치될 수 있다.
상기 화소전극(67), 상기 화소전극 바들(67a, 67b), 상기 공통전극(69), 상기 공통전극 바들(69a, 69b), 상기 제1 콘택전극(71) 및 상기 제2 콘택전극(73)은 투명한 도전 물질인 ITO나 IZO로 이루어질 수 있다.
상기 화소전극(67)과 상기 스토리지전극(61)은 소정 영역 오버랩되도록 배치될 수 있다. 따라서, 상기 화소전극(67)과 상기 스토리지전극(61) 그리고 상기 화소전극(67)과 상기 스토리지전극(61) 사이에 형성된 보호막(65)에 의해 스토리지 캐패시턴스가 형성될 수 있다.
따라서, 상기 공통전극(69)과 상기 공통전극 바들(69a, 69b)이 상기 화소전극(67)과 동일하게 투명한 도전 물질로 이루어짐에 따라 개구율이 향상될 수 있다.
또한, 상기 게이트절연막(47)상에 스토리지전극(61)을 배치함으로써, 상기 스토리지전극(61)과 상기 화소전극(67) 사이에 보호막(65)만이 위치되게 되므로, 상기 화소전극(67)과 상기 스토리지전극(61) 간의 거리가 줄어들게 되어, 결국 화소전극(67)과 상기 스토리지전극(61) 간에 형성되는 스토리지 캐패시턴스의 용량이 증가될 수 있다. 이와 같이 스토리지 캐패시턴스의 용량이 증가함에 따라, 안전하게 한 프레임동안 화소전극으로 인가된 데이터전압을 유지할 수 있기 때문에 화질이 향상될 수 있다.
도 5a 내지 도 5f는 본 발명의 액정표시장치의 제조 공정을 도시한 도면이다.
먼저, 도 5a에 도시한 바와 같이, 기판(41) 상에 제1 마스크를 이용하여 TFT 영역(91)에 게이트라인(43)을 형성하고, 게이트패드 영역(95)에 상기 게이트라인(43)으로부터 연장된 게이트패드(46)를 형성한다. 상기 게이트라인(43)은 몰리브덴(Mo), 알루미늄네오듐(AlNd), 크롬(Cr), 코발트(Co), 탄탈륨(Ta), 티탄늄(Ti), 텅스텐(W) 등으로 이루어질 수 있다.
이어서, 상기 게이트라인(43)을 포함하는 상기 기판(41)상에 게이트절연막(47), 실리콘 물질(101), 불순물이 도핑된 실리콘 물질(103) 및 금속 물질(105)을 순차적으로 형성한다. 상기 실리콘 물질(101)은 폴리실리콘 물질이나 아몰포스 실리콘 물질일 수 있다. 상기 실리콘 물질(101)과 상기 불순물이 도핑된 실리콘 물질(103)을 포함하여 반도체 물질이라 할 수 있다. 나중에 상기 실리콘 물질(101)에 의해 액티브층이 형성되고, 상기 불순물이 도핑된 실리콘 물질(103)에 의해 오믹 콘택층이 형성될 수 있다. 상기 액티브층과 상기 오믹 콘택층을 포함하여 반도체층이라 할 수 있다.
도 5b에 도시한 바와 같이, 상기 금속 물질(105)상에 포토레지스트 물질(107)을 형성하고, 그 위에 제2 마스크(110), 예컨대 하프톤 마스크를 위치시킨다.
상기 하프톤 마스크(110)는 투과 영역(111), 반투과 영역(113) 및 차단 영역(115)을 포함한다. 상기 투과 영역(111)은 광이 모두 투과되는 영역이고, 상기 반투과 영역(113)은 광이 회절되어 광의 일부만이 투과되는 영역이며, 상기 차단 영역(115)은 광이 투과되지 않는 영역이다.
도 5c에 도시한 바와 같이, 상기 제2 마스크(110)를 대상으로 광을 노광시키는 경우, 상기 제2 마스크(110)의 투과 영역(111)에 의해 광이 모두 투과되므로, 상기 제2 마스크(110)의 투과 영역(111)에 대응된 상기 포토레지스트 물질(107)은 모두 경화된다. 상기 제2 마스크(110)의 반투과 영역(113)에 의해 광의 일부만이 투과되므로, 상기 제2 마스크(110)의 반투과 영역(113)에 대응된 상기 포토레지스트 물질(107)은 그 표면으로부터 일부 두께만 경화된다. 또한, 상기 제2 마스크(110)의 차단 영역(115)에 의해 광이 전혀 투과되지 않게 됨에 따라, 상기 제2 마스크(110)의 상기 차단 영역(115)에 대응된 상기 포토레지스트 물질(107)은 전혀 경화되지 않게 된다. 따라서, 상기 포토레지스트 물질(107)을 현상하는 경우, 상기 제2 마스크(110)의 투과 영역(111)에 대응된 상기 포토레지스트 물질(107)은 모두 제거되고, 상기 반투과 영역(113)에 대응된 상기 포토레지스트 물질(107)은 일부 두께만 제거되며, 상기 차단 영역(115)에 대응된 상기 포토레지스트 물질(107)은 전혀 제거되지 않게 된다. 이러한 결과에 의해 상기 포토레지스트 물질(107)은 제1 포토레지스트 패턴(109)으로 형성될 수 있다.
도 5d에 도시한 바와 같이, 상기 제1 포토레지스트 패턴(109)을 마스크로 하여 상기 기판(41)을 패터닝하여 상기 금속 물질(105), 상기 불순물이 도핑된 실리콘 물질(103) 및 상기 실리콘 물질(101)을 제거한다. 이에 따라, 데이터라인을 형성하기 위한 영역, 소오스/드레인전극을 형성하기 위한 영역, 스토리지전극을 형성하기 위한 영역 및 데이터패드를 형성하기 위한 영역을 제외한 나머지 영역에서 상기 금속 물질(105), 상기 불순물이 도핑된 실리콘 물질(103) 및 상기 실리콘 물 질(101)이 제거될 수 있다.
이에 따라, 액티브층(49), 데이터라인(미도시), 스토리지전극(61) 및 데이터패드(63)가 형성된다. 상기 스토리지전극(61)은 스토리지 영역(93)에 형성될 수 있다. 상기 데이터패드(63)는 상기 데이터라인(55)으로부터 연장되어 데이터패드 영역(97)에 형성될 수 있다. 상기 액티브층(49)은 TFT 영역(91)에 형성될 수 있다.
이어서, 상기 제1 포토레지스트 패턴(109)을 애싱 공정에 의해 식각하여, 상기 제1 포토레지스트 패턴(109)의 두께를 감소시킨다. 상기 애싱 공정은 상기 소오스/드레인전극을 형성하기 위한 영역의 중앙 영역에 대응된 상기 금속 물질(105)이 노출될 때까지 수행될 수 있다. 이와 같이 상기 제1 포토레지스트 패턴(109)의 두께가 감소되어 제2 포토레지스트 패턴(109')으로 형성될 수 있다.
상기 제2 포토레지스트 패턴(109')을 마스크로 하여 먼저 상기 소오스/드레인전극을 형성하기 위한 영역에 노출된 상기 금속 물질(105)을 패터닝하여 제거하고, 이어서 상기 금속 물질(105) 하부에 형성된 상기 불순물이 도핑된 실리콘 물질(103)을 패터닝하여 제거한다.
이에 따라, 상기 소오스/드레인전극을 형성하기 위한 영역에 노출된 금속 물질(105)과 상기 불순물이 도핑된 실리콘 물질(103)이 차례로 제거되어, 오믹콘택층(51), 소오스전극(57a)과 드레인전극(57b)이 형성될 수 있다. 상기 오믹 콘택층(51), 상기 소오스전극(57a) 및 상기 드레인전극(57b)은 상기 TFT 영역(91)에 형성될 수 있다.
상기 데이터라인, 상기 소오스/드레인전극(57a, 57b), 상기 스토리지전 극(61) 및 상기 데이터패드(63)는 몰리브덴(Mo), 알루미늄(AlNd), 크롬(Cr), 코발트(Co), 탄탈륨(Ta), 티탄늄(Ti), 텅스텐(W) 등으로 이루어질 수 있다.
상기 오믹 콘택층(51)과 상기 액티브층(49)에 의해 반도체층(53)이 형성될 수 있다.
이어서, 상기 제2 포토레지스트 패턴(109')을 스트립하여 제거한다.
도 5e에 도시한 바와 같이, 실리콘나이트라이드(SiN)와 같은 무기절연물질이나BCB(benzocyclobutene)과 같은 유기절연물질을 상기 데이터라인, 상기 소오스/드레인전극(57a, 57b), 상기 스토리지전극(61) 및 상기 데이터패드(63)를 포함하는 상기 기판(41)상에 형성한다.
제3 마스크를 이용하여 상기 유기물질이나 상기 절연물질을 패터닝하여, 상기 드레인전극(57b)이 노출된 제1 콘택홀(81), 상기 스토리지전극(61)이 노출된 제2 콘택홀(83), 상기 게이트패드(46)가 노출된 제3 콘택홀(85) 및 상기 데이터패드(63)가 노출된 제4 콘택홀(87)을 포함하는 보호막(65)을 형성한다.
도 5f에 도시한 바와 같이, 상기 제1 내지 제4 콘택홀(81, 83, 85, 87)을 포함하는 상기 보호막(65)상에 ITO나 IZO와 같은 투명한 도전 물질을 형성하고, 제4 마스크를 이용하여 상기 투명한 도전물질을 패터닝하여, 상기 제1 콘택홀(81)을 통해 상기 드레인전극(57b)과 전기적으로 연결된 화소전극(67), 상기 화소전극(67)으로부터 연장된 다수의 화소전극 바들(67a, 67b), 상기 제2 콘택홀(83)을 통해 상기 스토리지전극(61)과 전기적으로 연결된 공통전극(69), 상기 공통전극(69)으로부터 연장된 다수의 공통전극 바들(69a, 69b), 상기 제3 콘택홀(85)을 통해 상기 게이트 패드(46)와 전기적으로 연결된 제1 콘택전극(71) 및 상기 제4 콘택홀(87)을 통해 상기 데이터패드(63)와 전기적으로 연결된 제2 콘택전극(73)을 형성한다.
상기 스토리지전극(61)과 상기 화소전극(67) 사이에 형성된 보호막(65)에 의해 스토리지 캐패시턴스가 형성될 수 있다.
따라서, 본 발명은 공통전극(69)이 투명한 도전 물질로 이루어짐에 따라, 개구율이 향상될 수 있다.
또한, 본 발명은 스토리지전극(61)을 상기 게이트절연막(47)상에 형성하여 상기 스토리지전극(61)과 상기 화소전극(67) 사이에 보호막(65)만을 형성함으로써, 상기 스토리지전극(61)과 상기 화소전극(67) 간의 거리를 감소시켜 스토리지 캐패시턴스의 용량을 증가시킬 수 있다. 이에 따라, 본 발명의 스토리지 캐패시턴스에 의해 한 프레임동안 충분히 상기 화소전극으로 인가된 데이터전압을 유지시켜 줄 수 있어, 화질이 향상될 수 있다.
아울러, 본 발명은 4마스크 공정에 의해 제조될 수 있으므로, 기존의 5마스크 공정에 비해 마스크 수를 줄여 공정 비용을 절감하고 공정수를 줄여 공정을 단순화할 수 있다.
이상에서 살펴본 바와 같이, 본 발명에 의하면, 공통전극이 투명한 도전 물질로 이루어짐에 따라, 개구율이 향상될 수 있다.
본 발명에 의하면, 스토리지전극과 화소전극 간의 거리를 줄여 스토리지 캐 패시턴스의 용량을 증가시켜 화질을 향상시킬 수 있다.
본 발명에 의하면, 4마스크 공정에 의해 액정표시장치를 제조할 수 있으므로, 공정 비용과 공정 단순화를 도모할 수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

Claims (14)

  1. 게이트라인;
    상기 게이트라인상에 형성된 게이트절연막;
    상기 게이트절연막상에 배치된 스토리지전극;
    상기 게이트라인에 교차하여 배치된 데이터라인;
    상기 게이트라인과 상기 데이터라인의 교차하여 배치된 박막트랜지스터;
    상기 스토리지전극, 상기 데이터라인 및 상기 박막트랜지스터에 형성된 보호막;
    상기 박막트랜지스터와 전기적으로 연결된 화소전극; 및
    상기 스토리지전극과 전기적으로 연결된 공통전극을 포함하고,
    상기 스토리지전극과 상기 화소전극은 오버랩되는 액정표시장치.
  2. 제1항에 있어서, 상기 스토리지전극은 상기 데이터라인과 동일층에 배치되는 것을 특징으로 하는 액정표시장치.
  3. 제1항에 있어서, 상기 공통전극은 상기 화소전극과 동일층에 배치되는 것을 특징으로 하는 액정표시장치.
  4. 제1항에 있어서, 상기 보호막은,
    상기 박막트랜지스터와 상기 화소전극을 전기적으로 연결하기 위한 제1 콘택 홀과 상기 스토리지전극과 상기 공통전극을 전기적으로 연결하기 위한 제2 콘택홀을 포함하는 액정표시장치.
  5. 제1항에 있어서, 상기 스토리지전극과 상기 화소전극 사이에 상기 보호막만 형성되는 것을 특징으로 하는 액정표시장치.
  6. 제5항에 있어서, 상기 보호막에 의해 스토리지 캐패시턴스가 형성되는 것을 특징으로 하는 액정표시장치.
  7. 삭제
  8. 제1항에 있어서, 상기 화소전극으로부터 연장 형성된 다수의 화소전극 바들; 및
    상기 공통전극으로부터 연장 형성된 다수의 공통전극 바들을 더 포함하고,
    상기 화소전극 바들과 상기 공통전극 바들은 교대로 배치되는 것을 특징으로 하는 액정표시장치.
  9. 제1 마스크를 이용하여 기판상에 게이트라인을 형성하는 단계;
    상기 게이트라인을 포함하는 상기 기판상에 게이트절연막, 반도체 물질 및 금속 물질을 형성하고, 제2 마스크를 이용하여 패터닝하여 반도체층, 데이터라인, 소오스전극, 드레인전극 및 스토리지전극을 형성하는 단계;
    상기 데이터라인을 포함하는 상기 기판상에 절연 물질을 형성하고, 제3 마스크를 이용하여 패터닝하여 상기 드레인전극이 노출된 제1 콘택홀과 상기 스토리지전극이 노출된 제2 콘택홀을 포함한 보호막을 형성하는 단계; 및
    상기 보호막상에 투명한 도전 물질을 형성하고, 제4 마스크를 이용하여 패터닝하여 상기 드레인전극과 전기적으로 연결된 화소전극과 상기 스토리지전극과 전기적으로 연결된 공통전극을 형성하는 단계를 포함하고,
    상기 스토리지전극과 상기 화소전극은 오버랩되는 액정표시장치의 제조 방법.
  10. 제9항에 있어서, 상기 스토리지전극과 상기 화소전극 사이에 상기 보호막만 형성되는 것을 특징으로 하는 액정표시장치의 제조 방법.
  11. 제10항에 있어서, 상기 보호막에 의해 스토리지 캐패시턴스가 형성되는 것을 특징으로 하는 액정표시장치의 제조 방법.
  12. 삭제
  13. 제9항에 있어서, 상기 제1 마스크를 이용하여 상기 게이트라인으로부터 연장되어 그 끝단에 게이트패드를 형성하는 단계;
    상기 제2 마스크를 이용하여 상기 데이터라인으로부터 연장되어 그 끝단에 데이터패드를 형성하는 단계;
    상기 제3 마스크를 이용하여 상기 보호막에 상기 게이트패드가 노출된 제3 콘택홀과 상기 데이터패드가 노출된 제4 콘택홀을 형성하는 단계; 및
    상기 제4 마스크를 이용하여 상기 게이트패드와 전기적으로 연결된 제1 콘택전극과 상기 데이터패드와 전기적으로 연결된 제2 콘택전극을 형성하는 단계를 더 포함하는 액정표시장치의 제조 방법.
  14. 제9항에 있어서, 상기 제2 마스크는 하프톤 마스크인 것을 특징으로 하는 액정표시장치의 제조 방법.
KR1020070024714A 2007-03-13 2007-03-13 액정표시장치 및 그 제조 방법 KR101354354B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070024714A KR101354354B1 (ko) 2007-03-13 2007-03-13 액정표시장치 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070024714A KR101354354B1 (ko) 2007-03-13 2007-03-13 액정표시장치 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20080083898A KR20080083898A (ko) 2008-09-19
KR101354354B1 true KR101354354B1 (ko) 2014-01-22

Family

ID=40024361

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070024714A KR101354354B1 (ko) 2007-03-13 2007-03-13 액정표시장치 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR101354354B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101050466B1 (ko) 2010-03-12 2011-07-20 삼성모바일디스플레이주식회사 유기 발광 표시 장치의 커패시터 및 그것을 구비한 유기 발광 표시 장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010106862A (ko) * 2000-05-23 2001-12-07 구본준, 론 위라하디락사 횡전계 방식의 액정표시장치 및 그 제조방법
KR20030057028A (ko) * 2001-12-28 2003-07-04 엘지.필립스 엘시디 주식회사 횡전계 방식 액정표시장치용 어레이기판과 그 제조방법
KR100493869B1 (ko) * 1999-12-16 2005-06-10 엘지.필립스 엘시디 주식회사 횡전계 방식의 액정표시장치 및 그 제조방법
KR20060098071A (ko) * 2005-03-08 2006-09-18 엘지.필립스 엘시디 주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100493869B1 (ko) * 1999-12-16 2005-06-10 엘지.필립스 엘시디 주식회사 횡전계 방식의 액정표시장치 및 그 제조방법
KR20010106862A (ko) * 2000-05-23 2001-12-07 구본준, 론 위라하디락사 횡전계 방식의 액정표시장치 및 그 제조방법
KR20030057028A (ko) * 2001-12-28 2003-07-04 엘지.필립스 엘시디 주식회사 횡전계 방식 액정표시장치용 어레이기판과 그 제조방법
KR20060098071A (ko) * 2005-03-08 2006-09-18 엘지.필립스 엘시디 주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법

Also Published As

Publication number Publication date
KR20080083898A (ko) 2008-09-19

Similar Documents

Publication Publication Date Title
KR100456151B1 (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
US8053802B2 (en) Liquid crystal display device and method of fabricating the same
US7692193B2 (en) Array substrate for liquid crystal display device and method of fabricating the same
US8497507B2 (en) Array substrate for liquid crystal display device and method of fabricating the same
JP4908330B2 (ja) 液晶表示装置用アレイ基板の製造方法
JP4713904B2 (ja) 薄膜トランジスタ表示板及びその製造方法
JP5703208B2 (ja) 薄膜トランジスタ表示板及びその製造方法
KR100682358B1 (ko) 액정 표시 패널 및 제조 방법
KR100467944B1 (ko) 반사투과형 액정표시장치 및 그의 제조방법
US7125757B2 (en) Method of manufacturing an array substrate for a liquid crystal display device
US8269937B2 (en) Substrate for liquid crystal display device including peripheral lines having openings and fabricating method thereof
US20060132693A1 (en) Method for fabricating an array substrate for IPS mode liquid crystal display device
US20070291192A1 (en) Thin film array panel
KR101191442B1 (ko) 박막트랜지스터 어레이 기판 및 그 제조 방법
KR100799463B1 (ko) 액정표시장치 및 그 제조방법
US6791651B2 (en) Array substrate for IPS mode liquid crystal display device and fabricating method for the same
KR100498543B1 (ko) 액정표시장치용 어레이 기판 및 그 제조방법
US20060131582A1 (en) Thin film transistor array panel and manufacturing method thereof
KR20100059508A (ko) 액정표시장치의 패드부
US6842202B2 (en) Array substrate having polysilicon TFT for liquid crystal display device and method of manufacturing the same
JP5329019B2 (ja) 薄膜トランジスタアレイ基板及びその製造方法
KR100538327B1 (ko) 수평 전계 인가형 박막 트랜지스터 어레이 기판 및 그제조 방법
KR101354354B1 (ko) 액정표시장치 및 그 제조 방법
KR20040034161A (ko) 액정표시장치 및 그 제조방법
KR20050035684A (ko) 수평 전계 인가형 액정 표시 패널 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20161214

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20171218

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20181226

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20191212

Year of fee payment: 7