KR20060095535A - Cmos image sensor and its fabricating method - Google Patents

Cmos image sensor and its fabricating method Download PDF

Info

Publication number
KR20060095535A
KR20060095535A KR1020060065274A KR20060065274A KR20060095535A KR 20060095535 A KR20060095535 A KR 20060095535A KR 1020060065274 A KR1020060065274 A KR 1020060065274A KR 20060065274 A KR20060065274 A KR 20060065274A KR 20060095535 A KR20060095535 A KR 20060095535A
Authority
KR
South Korea
Prior art keywords
region
forming
trench
conductivity type
photodiode
Prior art date
Application number
KR1020060065274A
Other languages
Korean (ko)
Inventor
한창훈
김범식
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020060065274A priority Critical patent/KR20060095535A/en
Publication of KR20060095535A publication Critical patent/KR20060095535A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76237—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials introducing impurities in trench side or bottom walls, e.g. for forming channel stoppers or alter isolation behavior
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/1461—Pixel-elements with integrated switching, control, storage or amplification elements characterised by the photosensitive area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies

Abstract

본 발명에 따른 시모스 이미지 센서의 제조 방법은 필드 영역과 상기 필드 영역에 의해 정의되는 액티브 영역을 포함하는 저농도의 제 1 도전형 반도체 기판내의 상기 필드 영역에 트렌치를 형성하는 단계; 상기 트렌치의 측부에 형성하기 위한 소정 각도의 이온 주입에 의해 상기 트렌치의 측부에 고농도의 제 1 도전형 불순물 이온 영역을 형성하는 단계; 상기 트렌치내에 소자분리막용 절연막을 충전하여 소자분리막을 형성하는 단계; 및 상기 액티브 영역내의 소정 위치에 저농도의 제 2 도전형 불순물 이온을 주입하는 것을 포함하는 포토다이오드 영역 형성 단계;가 포함되고, 상기 고농도의 제 1 도전형 불순물 이온 영역을 형성하는 단계는, 고농도의 제 1 도전형 불순물 이온을 상기 기판에 소정 각도만큼 경사진 각도(θ)로 트렌치 일측부 또는 양측부에 주입하는 것을 특징으로 한다. A method of manufacturing a CMOS image sensor according to the present invention comprises the steps of: forming a trench in the field region in a low concentration first conductivity type semiconductor substrate comprising a field region and an active region defined by the field region; Forming a high concentration of a first conductivity type impurity ion region at the side of the trench by implanting an ion at a predetermined angle to form at the side of the trench; Filling an insulating film for a device isolation film in the trench to form a device isolation film; And a step of forming a photodiode region including implanting low concentration of the second conductivity type impurity ions at a predetermined position in the active region, wherein forming the high concentration of the first conductivity type impurity ion region includes: The first conductivity type impurity ions are implanted into one side or both sides of the trench at an angle θ tilted by the predetermined angle.

CMOS, 이미지, 센서, 포토다이오드 CMOS, Image, Sensor, Photodiode

Description

시모스 이미지 센서 및 그 제조방법{CMOS Image sensor and its fabricating method}CMOS image sensor and its manufacturing method {CMOS Image sensor and its fabricating method}

도 1은 종래 기술에 따른 CMOS 이미지 센서의 단위화소 구조를 개략적으로 나타낸 회로도.1 is a circuit diagram schematically showing a unit pixel structure of a CMOS image sensor according to the prior art.

도 2는 종래 기술에 따른 CMOS 이미지 센서의 단위화소를 나타낸 레이아웃.2 is a layout illustrating unit pixels of a CMOS image sensor according to the related art.

도 3a 내지 3c는 도 2의 A-A`선에 따른 공정 단면도.3A to 3C are cross-sectional views taken along line AA ′ of FIG. 2.

도 4는 본 발명에 따른 CMOS 이미지 센서의 구조 단면도.4 is a structural cross-sectional view of a CMOS image sensor according to the present invention;

도 5a 내지 5g는 본 발명에 따른 CMOS 이미지 센서의 제조방법을 설명하기 위한 공정단면도.5A to 5G are cross-sectional views illustrating a method of manufacturing a CMOS image sensor according to the present invention.

도 6은 본 발명에 따른 CMOS 이미지 센서의 단위화소를 나타낸 레이아웃.6 is a layout showing unit pixels of a CMOS image sensor according to the present invention;

<도면의 주요 부분에 대한 설명>Description of the main parts of the drawing

122 : 게이트 절연막 123 : 게이트 전극122: gate insulating film 123: gate electrode

129 : 스페이서 401 : 반도체 기판129: spacer 401: semiconductor substrate

406a : 소자분리막 406a: device isolation film

409 : 포토다이오드를 위한 저농도의 제 2 도전형 불순물 이온 영역409: low concentration of the second conductivity type impurity ion region for the photodiode

411 : 중농도의 제 1 도전형 불순물 이온 영역411: medium concentration first conductivity type impurity ion region

440 : 고농도의 제 1 도전형 불순물 이온 영역440: high concentration first conductivity type impurity ion region

본 발명은 CMOS 이미지 센서 및 그 제조방법에 관한 것으로서, 보다 상세하게는 이미지 센서의 액티브 영역과 필드 영역의 경계면이 이온 주입에 의해 손상되지 않는 CMOS 이미지 센서 및 그 제조방법에 관한 것이다.The present invention relates to a CMOS image sensor and a method of manufacturing the same, and more particularly, to a CMOS image sensor and a method of manufacturing the interface between the active area and the field area of the image sensor is not damaged by ion implantation.

이미지 센서는 광학 영상을 전기 신호로 변환시키는 반도체 소자로서, 크게 전하결합소자(CCD : Charge Coupled Device)와 CMOS(Complementary MOS) 이미지 센서로 구분된다. 상기 전하결합소자(CCD)는 각각의 MOS 캐패시터가 서로 매우 근접한 상태에서 전하 캐리어가 캐패시터에 저장 및 이송되는 소자이며, CMOS 이미지 센서는 제어 회로 및 신호 처리 회로를 주변회로로 사용하는 CMOS 기술을 이용하여 화소수만큼의 MOS 트랜지스터를 만들고 이것을 이용하여 출력을 검출하는 스위칭 방식을 채용하는 소자이다.An image sensor is a semiconductor device that converts an optical image into an electrical signal, and is classified into a charge coupled device (CCD) and a complementary MOS (CMOS) image sensor. The charge coupled device (CCD) is a device in which charge carriers are stored and transported in a capacitor in a state in which each MOS capacitor is very close to each other, and a CMOS image sensor uses a CMOS technology using a control circuit and a signal processing circuit as peripheral circuits. To make as many MOS transistors as the number of pixels, and employ a switching method of detecting the output using the same.

상기 전하결합소자(CCD)는 구동 방식이 복잡하고 전력소모가 많으며, 마스크 공정 스텝 수가 많기 때문에 신호 처리 회로를 CCD 칩 내에 구현할 수 없는 등의 단점이 있는바, 최근 이러한 단점을 극복하기 위하여 서브 마이크론 CMOS 제조기술을 이용한 CMOS 이미지 센서의 개발이 많이 연구되고 있다.The charge coupled device (CCD) has a disadvantage in that a signal processing circuit cannot be implemented in a CCD chip because of a complex driving method, high power consumption, and a large number of mask process steps. The development of CMOS image sensor using CMOS manufacturing technology has been studied a lot.

상기 CMOS 이미지 센서는 단위 화소 내에 포토다이오드와 모스(MOS) 트랜지스터를 형성시켜 스위칭 방식으로 신호를 검출함으로써 이미지를 구현하게 되는데, 상술한 바와 같이 CMOS 제조 기술을 이용하므로 전력 소모가 작으며 마스크의 수도 20개 정도로 30∼40개의 마스크가 필요한 CCD 공정에 비해 공정이 매우 단순하다. 이에 따라, 신호 처리 회로를 단일 칩 내에 집적할 수 있어 제품의 소형화를 통해 다양한 응용이 가능하다.The CMOS image sensor implements an image by forming a photodiode and a MOS transistor in a unit pixel to detect a signal by a switching method. As described above, since the CMOS fabrication technology is used, power consumption is small and the number of masks is increased. The process is very simple compared to the CCD process requiring about 30 to 40 masks. As a result, the signal processing circuit can be integrated in a single chip, thereby enabling various applications through miniaturization of the product.

CMOS 이미지 센서의 구성을 설명하면 다음과 같다. 도 1 및 도 2는 종래 기술에 따른 CMOS 이미지 센서의 단위화소 구조를 개략적으로 나타낸 회로도 및 레이아웃이다. 참고로, CMOS 이미지 센서를 구성하는 트랜지스터의 개수는 3개 이상의 다양한 형태이나 설명의 편의상 3개의 트랜지스터로 구성되는 CMOS 이미지 센서를 중심으로 기술하기로 한다.The configuration of the CMOS image sensor is as follows. 1 and 2 are circuit diagrams and layouts schematically showing a unit pixel structure of a conventional CMOS image sensor. For reference, the number of transistors constituting the CMOS image sensor will be described based on the CMOS image sensor composed of three transistors for three or more various forms or for convenience of description.

도 1 및 도 2에 도시한 바와 같이, CMOS 이미지 센서의 단위 화소(100)는 광감지 수단인 포토다이오드(110)와 3개의 NMOS 트랜지스터로 구성된다. 상기 3개의 트랜지스터 중 리셋 트랜지스터(Rx)(120)는 포토다이오드(110)에서 생성된 광전하를 운송하는 역할 및 신호 검출을 위해 전하를 배출하는 역할을 하고, 드라이버 트랜지스터(Dx)(130)는 소스 팔로워(source follower)로서 역할하며, 셀렉트 트랜지스터(Sx)(140)는 스위칭 및 어드레싱(addressing)을 위한 것이다. As shown in Figs. 1 and 2, the unit pixel 100 of the CMOS image sensor is composed of a photodiode 110 which is a light sensing means and three NMOS transistors. The reset transistor (Rx) 120 of the three transistors serves to transport the photocharge generated in the photodiode 110 and discharge the charge for signal detection, the driver transistor (Dx) 130 is Serving as a source follower, the select transistor (Sx) 140 is for switching and addressing.

한편, 상기 단위 화소의 이미지 센서에 있어서, 전하의 이동을 원활하게 하기 위해 상기 포토다이오드(110)가 리셋 트랜지스터(Rx)(120)의 소스 역할을 수행하도록 하고 있으며, 이를 위해 단위 화소의 이미지 센서 제조 과정에서 도 2에 도시한 바와 같이 상기 포토 다이오드(110)의 일부분을 포함한 영역에 저농도 또는 고농도의 불순물 이온을 주입하는 공정을 적용하고 있다. 상기 도 2의 A-A`선에 따른 단면에 대한 제조 공정을 살펴보면 다음과 같다. 참고로, 도 2의 실선은 액티브 영역(160)을 나타낸다.Meanwhile, in the image sensor of the unit pixel, the photodiode 110 serves as a source of the reset transistor Rx 120 in order to facilitate the movement of charge. In the manufacturing process, as shown in FIG. 2, a process of implanting low or high concentration of impurity ions into a region including a portion of the photodiode 110 is applied. Looking at the manufacturing process for the cross section along the line A-A` of FIG. For reference, the solid line of FIG. 2 represents the active region 160.

먼저, 도 3a에 도시한 바와 같이 샐로우 트렌치 아이솔레이션(Shallow Trench Isolation, STI) 공정 등을 이용하여 소자분리막(121) 형성이 완료된 p형 반도체 기판(101) 상에 게이트 절연막(122) 및 게이트 전극(123)을 순차적으로 형성한다. 여기서, 도시하지 않았지만 상기 p형 기판 내에 p형 에피층이 미리 형성될 수 있다. 이어, 상기 기판 전면 상에 감광막을 도포한 다음, 포토리소그래피 공정을 이용하여 포토다이오드 영역을 정의하는 감광막 패턴을 형성한다. 이 때, 상기 감광막 패턴은 상기 게이트 전극을 노출시키지 않는다.First, as shown in FIG. 3A, the gate insulating layer 122 and the gate electrode are formed on the p-type semiconductor substrate 101 on which the isolation layer 121 is formed by using a shallow trench isolation (STI) process or the like. 123 is sequentially formed. Although not shown, a p-type epitaxial layer may be previously formed in the p-type substrate. Subsequently, a photoresist film is coated on the entire surface of the substrate, and then a photoresist pattern defining a photodiode region is formed using a photolithography process. In this case, the photoresist pattern does not expose the gate electrode.

이와 같은 상태에서, 기판 전면 상에 저농도의 불순물 이온 예를 들어, n형의 불순물 이온을 주입하여 상기 기판 내부에 소정 깊이를 갖는 저농도의 불순물 영역(n-)을 형성한다. In this state, a low concentration of impurity ions, for example, n-type impurity ions, are implanted on the entire surface of the substrate to form a low concentration of impurity region n− having a predetermined depth inside the substrate.

이어, 도 3b에 도시한 바와 같이 상기 저농도의 불순물 영역을 노출시키지 않는 또 다른 감광막 패턴을 형성하고 이를 이온주입 마스크로 이용하여 상기 게이트 전극의 드레인 영역에 LDD 구조를 위한 저농도의 불순물 영역을 형성한다.Subsequently, as shown in FIG. 3B, another photoresist layer pattern which does not expose the low concentration impurity region is formed and is used as an ion implantation mask to form a low concentration impurity region for the LDD structure in the drain region of the gate electrode. .

그런 다음, 도 3c에 도시한 바와 같이 상기 게이트 전극의 측벽에 스페이서를 형성하고, 상기 n형 불순물 영역(n-) 상에 p형 불순물 영역(po)을 형성하여 포토다이오드 형성 공정을 완료한다. 상기 포토다이오드가 완성된 상태에서, 고농도의 불순물 이온을 선택적으로 주입하여 상기 게이트 전극의 드레인 영역에 고농도의 불순물 영역(n+)을 형성하면 상기 도 2의 A-A`선에 따른 공정은 완료된다.Then, as illustrated in FIG. 3C, spacers are formed on sidewalls of the gate electrode, and a p-type impurity region p o is formed on the n-type impurity region n− to complete the photodiode forming process. . In the state where the photodiode is completed, when a high concentration of impurity ions are selectively implanted to form a high concentration of impurity region n + in the drain region of the gate electrode, the process according to line AA ′ of FIG. 2 is completed.

종래의 CMOS 이미지 센서 제조방법에 있어서, 포토다이오드 형성을 위한 저농도의 불순물 이온 주입 공정시 액티브 영역은 물론 상기 소자분리막 전면에도 이온 주입이 실시하게 된다. 이 때, 상기 소자분리막과 액티브 영역 사이의 경계면에 주입된 이온에 의해 해당 부분의 기판에 결함이 발생하게 된다.In the conventional CMOS image sensor manufacturing method, ion implantation is performed not only in the active region but also on the entire surface of the device isolation layer during the low concentration impurity ion implantation process for forming the photodiode. At this time, defects are generated in the substrate of the corresponding portion by ions implanted into the interface between the device isolation layer and the active region.

이러한 이온 주입에 의한 결함은 전하 또는 정공 캐리어의 발생을 야기하고 상기 전하 및 정공의 재결합 장소를 제공하게 되며 포토다이오드의 누설 전류를 증가시키게 된다. 즉, 빛이 전혀 없는 상태에서 포토다이오드에서 플로팅 확산 영역으로 전자가 이동되는 현상인 암전류가 발생하게 된다. 상기 암전류는 주로 실리콘 표면 근저, 소자분리막과 po 의 경계, 소자분리막과 n- 의 경계 또는 po와 n-의 경계 및 p 영역, n- 영역에 분포하는 각종 결함들이나 댕글링 본드에서 비롯되며 CMOS 이미지 센서의 저조도(low illumination) 특성을 악화시킨다.Defects caused by such ion implantation cause the generation of charge or hole carriers, provide a place for recombination of the charge and hole, and increase the leakage current of the photodiode. That is, a dark current, which is a phenomenon in which electrons move from the photodiode to the floating diffusion region in the absence of light, is generated. The dark current mainly originates from various defects or dangling bonds at the base of the silicon surface, the boundary between the device isolation layer and p o, the boundary between the device isolation layer and n- or the boundary between p o and n- and the p region, and n region Worsen the low illumination characteristics of the CMOS image sensor.

미국 등록특허 제6,462,365호에서는 포토다이오드의 손상으로 인해 발생되는 암전류를 억제하기 위한 방법으로 포토다이오드 영역에 상응하는 부위에 소자분리막과 트랜스퍼 게이트를 형성하는 것을 제안하였다. 이 밖에도 암전류를 최소화하기 위한 여러 가지 방법이 제안되고 있으나, 소자분리막과 액티브 영역 사이의 경계면에서의 이온 주입에 의한 결함 발생에 대한 효과적인 방법이 아직 제시되고 있지 않다.US Patent No. 6,462,365 proposes forming a device isolation film and a transfer gate at a portion corresponding to the photodiode region as a method for suppressing the dark current generated by damage to the photodiode. In addition, various methods for minimizing dark current have been proposed, but an effective method for generating defects by ion implantation at the interface between the device isolation layer and the active region has not been proposed yet.

본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로서, 이미지 센서의 액티브 영역과 필드 영역의 경계면이 이온 주입에 의해 손상되지 않는 이미지 센서 및 그 제조방법을 제공하는 것을 목적으로 한다.The present invention has been made to solve the above problems, and an object of the present invention is to provide an image sensor and a method of manufacturing the interface between the active area and the field area of the image sensor is not damaged by ion implantation.

본 발명의 실시예에 따른 CMOS 이미지 센서는 필드 영역과 상기 필드 영역에 의해 정의되는 액티브 영역을 포함하는 저농도의 제 1 도전형의 반도체 기판층; 상기 액티브 영역내의 소정 위치에 형성되고, 저농도의 제 2 도전형 확산 영역을 포함하는 포토 다이오드 영역; 상기 필드 영역에 상기 포토다이오드 영역의 둘레를 따라 형성된 소자분리막; 및 상기 소자분리막의 측부쪽에 형성하기 위한 소정 각도의 이온 주입에 의해 상기 소자분리막의 일측부 또는 양측부에 형성되어 있는 고농도의 제 1 도전형 불순물 이온 영역;을 포함하는 것을 특징으로 한다. According to an embodiment of the present invention, a CMOS image sensor may include: a low concentration first conductivity type semiconductor substrate layer including a field region and an active region defined by the field region; A photodiode region formed at a predetermined position in the active region, the photodiode region including a low concentration second conductivity type diffusion region; An isolation layer formed in the field region along a circumference of the photodiode region; And a high concentration first conductivity type impurity ion region formed on one side or both sides of the device isolation film by ion implantation at a predetermined angle to form the side of the device isolation film.

본 발명에 따른 CMOS 이미지 센서의 제조방법은 필드 영역과 상기 필드 영역에 의해 정의되는 액티브 영역을 포함하는 저농도의 제 1 도전형 반도체 기판내의 상기 필드 영역에 트렌치를 형성하는 단계; 상기 트렌치의 측부쪽에 형성하기 위한 소정 각도의 이온 주입에 의해 상기 트렌치의 일측부 또는 양측부에 고농도의 제 1 도전형 불순물 이온 영역을 형성하는 단계; 상기 트렌치내에 소자분리막용 절연막을 충전하여 소자분리막을 형성하는 단계; 및 상기 액티브 영역내의 소정 위치에 저농도의 제 2 도전형 불순물 이온을 주입하는 것을 포함하는 포토다이오드 영역 형성 단계;를 포함하는 것을 특징으로 한다. A method of manufacturing a CMOS image sensor according to the present invention includes the steps of: forming a trench in the field region in a low concentration first conductivity type semiconductor substrate including a field region and an active region defined by the field region; Forming a high concentration of first conductivity type impurity ion region on one side or both sides of the trench by ion implantation at a predetermined angle to form at the side of the trench; Filling an insulating film for a device isolation film in the trench to form a device isolation film; And a step of forming a photodiode region including implanting low concentration of the second conductivity type impurity ions at a predetermined position in the active region.

바람직하게는, 상기 트렌치를 형성하는 단계는, 반도체 기판 상에 희생 산화막과 하드 마스크층을 순차적으로 적층하는 과정과, 상기 기판의 필드 영역에 상기 희생 산화막 및 하드 마스크층의 개구부를 형성시켜 상기 개구부 내의 기판의 표면 을 노출시키는 과정과, 상기 하드 마스크층을 식각 마스크로 이용하여 상기 노출된 기판에 트렌치를 형성하는 과정으로 구성될 수 있다.The forming of the trench may include sequentially stacking a sacrificial oxide film and a hard mask layer on a semiconductor substrate, and forming openings of the sacrificial oxide film and a hard mask layer in a field region of the substrate. And forming a trench in the exposed substrate using the hard mask layer as an etching mask.

바람직하게는, 상기 경사진 각도(θ)는 tanθ = W/(H1+H2)의 식에 따르며, 상기 W는 상기 소자분리막과 게이트 전극 사이의 폭을 말하며, 상기 H1은 포토다이오드 영역을 위한 제 2 도전형의 불순물 이온 영역의 깊이를 말하며, 상기 H2는 상기 중농도 또는 고농도의 제 1 도전형 불순물 이온 주입시 사용되는 희생막 패턴의 높이이다.Preferably, the inclined angle θ is in accordance with the formula tan θ = W / (H 1 + H 2 ), W is the width between the device isolation layer and the gate electrode, H 1 is a photodiode region Depth of the impurity ion region of the second conductivity type for the H 2 is the height of the sacrificial layer pattern used for implanting the medium or high concentration of the first conductivity type impurity ion.

바람직하게는, 고농도의 제 1 도전형 불순물 이온 영역은 100∼300Å의 폭으로 형성할 수 있다.Preferably, the high concentration first conductivity type impurity ion region can be formed in a width of 100 to 300 kPa.

바람직하게는, 상기 고농도의 제 1 도전형 불순물 이온은 붕소(B) 또는 불화붕소(BF2) 이온 중 어느 한 이온일 수 있다.Preferably, the high concentration of the first conductivity type impurity ions may be any one of boron (B) or boron fluoride (BF 2 ) ions.

바람직하게는, 상기 고농도의 제 1 도전형 불순물 이온 영역은 제 1 도전형의 불순물 이온을 1E12∼1E15 ions/cm2의 농도로 주입하여 형성할 수 있다.Preferably, the high concentration first conductivity type impurity ion region may be formed by implanting impurity ions of the first conductivity type at a concentration of 1E12 to 1E15 ions / cm 2 .

본 발명의 특징에 따르면, CMOS 이미지 센서의 단위 화소를 형성함에 있어 포토다이오드를 에워싸는 소자분리막 형성시, 소자분리막을 위한 트렌치의 좌우 측부에 상기 포토다이오드의 (n-) 영역과 반대 도전형인 고농도의 p형 불순물 이온 영역을 미리 형성함에 따라, 포토다이오드의 (n-) 영역의 형성시 유발되는 소자분리막의 경계면 손상으로 인한 암전류 발생 등을 최소화할 수 있게 된다.According to an aspect of the present invention, in forming a device isolation film enclosing a photodiode in forming a unit pixel of a CMOS image sensor, a high concentration of opposite conductivity to the (n-) region of the photodiode is formed on the left and right sides of the trench for the device isolation film. By forming the p-type impurity ion region in advance, it is possible to minimize the dark current generation due to the interface damage of the device isolation film caused when the (n-) region of the photodiode is formed.

이하, 도면을 참조하여 본 발명에 따른 CMOS 이미지 센서의 제조방법을 상세히 설명하기로 한다. 도 4는 본 발명에 따른 CMOS 이미지 센서의 구조를 나타낸 단면도이고, 도 5a 내지 5g는 본 발명에 따른 CMOS 이미지 센서의 제조방법을 설명하기 위한 공정 단면도이다. 도 6은 본 발명에 따른 CMOS 이미지 센서의 단위 화소를 나타낸 레이아웃이다.Hereinafter, a manufacturing method of a CMOS image sensor according to the present invention will be described in detail with reference to the accompanying drawings. 4 is a cross-sectional view illustrating a structure of a CMOS image sensor according to the present invention, and FIGS. 5A to 5G are cross-sectional views illustrating a method of manufacturing a CMOS image sensor according to the present invention. 6 is a layout illustrating unit pixels of a CMOS image sensor according to the present invention.

먼저, 본 발명에 따른 CMOS 이미지 센서의 레이아웃을 살펴보면, 도 6에 도시한 바와 같이 필드 영역에 의해 액티브 영역이 정의되는데, 상기 액티브 영역은 굵은 실선(423)의 내측 영역에 해당된다. 상기 액티브 영역의 소정 부위와 오버랩되도록 리셋 트랜지스터(Rx)(120)의 게이트 전극(123), 드라이버 트랜지스터(Dx)(130)의 게이트 전극 및 셀렉트 트랜지스터(140)의 게이트 전극이 배치된다. First, referring to the layout of a CMOS image sensor according to the present invention, an active region is defined by a field region as shown in FIG. 6, which corresponds to an inner region of a thick solid line 423. The gate electrode 123 of the reset transistor Rx 120, the gate electrode of the driver transistor Dx 130, and the gate electrode of the select transistor 140 are disposed to overlap with a predetermined portion of the active region.

한편, 상기 액티브 영역의 일부분에는 포토다이오드(PD)가 형성되는데, 상기 포토다이오드의 내측 둘레를 따라 반도체 기판과 동일 도전형의 불순물 이온 영역 예를 들면, 고농도의 p형 불순물 이온 영역(p+)(440)이 상기 기판 내부에 형성되어 있다. 즉, 상기 (p+)영역(440)은 필드 영역의 소자분리막과 포토다이오드 영역 사이의 경계면에 형성되어 있다.On the other hand, a photodiode PD is formed in a portion of the active region, and an impurity ion region of the same conductivity type as that of the semiconductor substrate, for example, a high concentration of p-type impurity ion region p + is formed along the inner circumference of the photodiode. 440 is formed inside the substrate. That is, the (p +) region 440 is formed at the interface between the device isolation layer and the photodiode region in the field region.

도 6의 B-B`선에 따른 CMOS 이미지 센서의 단면 구조를 도 4를 참조하여 살펴보면 다음과 같다. The cross-sectional structure of the CMOS image sensor along the line B-B 'of FIG. 6 will be described with reference to FIG. 4.

도 4에 도시한 바와 같이, P++형 반도체 기판(401) 상에 P-형 에피층이 형성되어 있다. 또한, 상기 반도체 기판(401)의 액티브 영역을 격리하기 위해 기 판(401)의 필드 영역에 소자분리막(406a)이 형성되어 있다. 상기 기판(401)의 액티브 영역의 정해진 영역 상에는 게이트 절연막(122)과 게이트 전극(123)이 순차적으로 형성되어 있고 상기 게이트 전극(123) 및 게이트 절연막(122)의 측벽에는 스페이서(129)가 형성되어 있다. As shown in FIG. 4, a P-type epitaxial layer is formed on the P ++ type semiconductor substrate 401. In addition, an isolation layer 406a is formed in the field region of the substrate 401 to isolate the active region of the semiconductor substrate 401. A gate insulating layer 122 and a gate electrode 123 are sequentially formed on a predetermined region of an active region of the substrate 401, and spacers 129 are formed on sidewalls of the gate electrode 123 and the gate insulating layer 122. It is.

상기 게이트 전극(123)과 상기 소자분리막(406a)에 의해 포토다이오드 영역이 정의된다. 상기 포토다이오드는 저농도 n형 불순물 영역(n-)(409)과 하부의 기판(401)인 p형 에피층(p-epi)이 pn 접합을 이루는 형태를 갖는다. 또한, 상기 게이트 전극(123)의 일측의 기판(401) 내부에는 LDD 구조를 갖는 드레인 영역(n+)이 형성되어 있다. A photodiode region is defined by the gate electrode 123 and the device isolation layer 406a. The photodiode has a form in which a low concentration n-type impurity region (n-) 409 and a p-type epi layer (p-epi), which is a lower substrate 401, form a pn junction. In addition, a drain region n + having an LDD structure is formed in the substrate 401 on one side of the gate electrode 123.

한편, 상기 소자분리막(406a)과 포토다이오드 영역 사이의 경계면에는 고농도의 p형 불순물 이온 영역(p+)(440)이 형성되어 있다. 상기 (p+) 영역(440)은 포토다이오드 영역을 위한 저농도 n형 불순물 영역(n-)(409) 형성시 상기 소자분리막(406a)과 포토다이오드 영역 사이의 경계면이 이온 주입으로부터 손상되는 것을 방지하고 전자(electron)와 정공(hole)의 재결합(recombination) 장소를 제공하는 역할을 수행한다.Meanwhile, a high concentration of p-type impurity ion region (p +) 440 is formed at the interface between the device isolation layer 406a and the photodiode region. The (p +) region 440 prevents the interface between the device isolation layer 406a and the photodiode region from being damaged from ion implantation when the low concentration n-type impurity region (n−) 409 is formed for the photodiode region. It serves to provide a place for recombination of electrons and holes.

이와 같은 구조를 갖는 본 발명의 CMOS 이미지 센서의 제조방법을 상세히 설명하면 다음과 같다. 먼저, 도 5a에 도시한 바와 같이 반도체 기판(401), 예를 들어 p형 단결정 실리콘 기판(401)(p++-sub.) 상에 고온 열산화공정에 의해 희생막으로서 희생 산화막(402)을 40∼150Å의 두께로 성장시킨다. 상기 기판(401) 내에 p 형 에피층(p-epi.)이 미리 형성될 수 있다. 상기 p형 에피층(p-epi.)은 포토다이오드에서의 공핍 영역(depletion region)을 크고 깊게 형성시킴으로써 광전하를 모으기 위한 저전압 포토다이오드의 능력을 증가시키고 나아가 광감도를 개선시키는 역할을 수행한다.Referring to the manufacturing method of the CMOS image sensor of the present invention having such a structure in detail as follows. First, as shown in FIG. 5A, the sacrificial oxide film 402 is formed on the semiconductor substrate 401, for example, the p-type single crystal silicon substrate 401 (p ++-sub.), By a high temperature thermal oxidation process. It grows to thickness of -150 kPa. A p-type epi layer (p-epi.) May be formed in the substrate 401 in advance. The p-type epi layer (p-epi.) Serves to increase the ability of the low voltage photodiode to collect photocharges and further improve the photosensitivity by forming a large and deep depletion region in the photodiode.

이어, 상기 희생 산화막(402) 상에 저압 화학기상증착공정에 의해 하드 마스크층으로서 희생 질화막(403)을 500∼1500Å의 두께로 적층시킨다. 상기 희생 산화막(402)은 상기 반도체 기판(401)과 상기 희생 질화막(403)의 스트레스를 완화시켜주기 위한 것이다. 상기 희생 질화막(403)은 트렌치의 형성 때 식각 마스크층으로서 사용되며 후속의 화학기계적연마 공정에서 식각 정지막으로서의 역할도 담당한다.Subsequently, the sacrificial nitride film 403 is laminated on the sacrificial oxide film 402 as a hard mask layer by a low pressure chemical vapor deposition process to a thickness of 500 to 1500 kPa. The sacrificial oxide film 402 is to relieve stress of the semiconductor substrate 401 and the sacrificial nitride film 403. The sacrificial nitride film 403 is used as an etch mask layer in the formation of the trench and also serves as an etch stop film in a subsequent chemical mechanical polishing process.

그런 다음, 기판(401)의 필드 영역에 감광막(도시하지 않음)의 개구부가 위치하도록 상기 감광막의 패턴을 기판(401)의 액티브 영역 상에 형성시키고, 상기 감광막의 패턴을 식각 마스크로 이용하여 상기 개구부 내의 희생 질화막(403)과 희생 산화막(402)을 이방성 식각 특성을 갖는 건식 식각공정, 예를 들어 반응성 이온 에칭(Reactive Ion Etching, RIE) 공정에 의해 완전히 식각시킴으로써 기판(401)의 필드 영역을 노출시킨다. 이후, 상기 감광막의 패턴을 제거시킨다.Then, a pattern of the photoresist film is formed on the active region of the substrate 401 so that an opening of a photoresist film (not shown) is located in the field region of the substrate 401, and the pattern of the photoresist film is used as an etching mask. The field region of the substrate 401 is etched by completely etching the sacrificial nitride film 403 and the sacrificial oxide film 402 in the opening by a dry etching process having anisotropic etching characteristics, for example, a reactive ion etching (RIE) process. Expose Thereafter, the pattern of the photosensitive film is removed.

이어서, 상기 남은 희생 질화막(403)을 식각 마스크층으로 이용하여 상기 노출된 필드 영역의 기판(401)을 반응성 이온 에칭 공정에 의해 3000Å 정도의 얕은 깊이로 식각시킨다. 이에 따라, 기판(401)의 필드 영역에 트렌치(404)가 형성된다.Subsequently, the remaining sacrificial nitride film 403 is used as an etch mask layer to etch the substrate 401 in the exposed field region to a shallow depth of about 3000 mm by a reactive ion etching process. As a result, a trench 404 is formed in the field region of the substrate 401.

이와 같은 상태에서 도 5b에 도시한 바와 같이 상기 잔존하는 희생 질화 막(403)을 이온 주입 마스크로 이용하여 고농도의 p형 불순물 이온 예를 들어, 붕소(B) 또는 불화붕소(BF2) 이온을 기판(401)에 소정 각도만큼 경사진 각도로 1E12∼1E15 ions/cm2 의 농도로 주입하여 상기 트렌치(404) 측부의 기판(401) 내부에 고농도의 p형 불순물 이온 영역(p+)(440)을 형성한다. 상기 (p+) 영역의 폭(d)은 100∼300Å 정도로 형성하는 것이 바람직하다.In this state, as shown in FIG. 5B, the remaining sacrificial nitride film 403 is used as an ion implantation mask to form a high concentration of p-type impurity ions such as boron (B) or boron fluoride (BF 2 ) ions. A high concentration of p-type impurity ion region (p +) 440 is injected into the substrate 401 at a concentration of 1E12 to 1E15 ions / cm 2 at an angle inclined by a predetermined angle to the inside of the substrate 401 on the side of the trench 404. To form. It is preferable to form the width | variety d of the said (p +) area about 100-300 GPa.

이 때, 상기 (p+) 영역을 위한 이온 주입시 각도는 트렌치(404)의 폭(W), 트렌치(404)의 깊이(H2) 및 상기 기판(401) 상의 희생 산화막(402) 및 희생 질화막(403)의 높이(H1)를 고려하여 적절한 각도를 결정하는데 그 상관 관계는 다음의 수학식으로 표현된다.In this case, the ion implantation angle for the (p +) region may include a width W of the trench 404, a depth H 2 of the trench 404, and a sacrificial oxide film 402 and a sacrificial nitride film on the substrate 401. An appropriate angle is determined in consideration of the height H 1 of 403, and the correlation is expressed by the following equation.

tanθ = W/(H1+H2)tanθ = W / (H 1 + H 2 )

상기 (p+) 영역(440)은 포토다이오드 영역 정확히는 후속의 공정으로 형성되는 포토다이오드를 위한 (n-)영역과 소자분리막(406a) 사이의 경계면에 위치하여 암전류 발생을 저감시키는 역할을 수행한다. 보다 구체적으로 살펴보면, 상기 포토다이오드를 형성하기 위해 주입된 불순물 이온(n-)들에 의해 소자분리막(406a)과 포토다이오드 영역 사이의 경계면에 이온 주입으로 인한 결함이 발생하게 되는데, 이들 결함에 의해 전하 캐리어가 발생하게 되고, 발생된 전하 캐리어가 플로팅 확산 영역으로 이동하여 암전류를 유발하게 된다. 상기 (p+) 영역은 상기 전하 캐리 어를 포집하여 암전류 발생을 미연에 방지하는 역할을 수행한다.The (p +) region 440 is located at the interface between the (n−) region and the device isolation layer 406a for the photodiode, which is formed by a subsequent process, to reduce the dark current. In more detail, defects due to ion implantation occur at the interface between the device isolation layer 406a and the photodiode region by impurity ions (n−) implanted to form the photodiode. Charge carriers are generated, and the generated charge carriers move to the floating diffusion region to cause a dark current. The (p +) region traps the charge carrier and prevents dark current from occurring.

한편, 상기 트렌치(404) 측부로의 이온 주입은 1회 이상 실시하며, 특정 방향으로 경사진 각도로 이온 주입한 후, 트렌치(404)의 다른 일측의 측부에도 고농도의 p형 불순물 이온을 주입하기 위하여 반대 방향으로도 동일한 각도로 경사지게 이온을 주입한다. 이에 따라, 트렌치(404)의 양측부의 기판(401) 내부에는 동일한 형태의 고농도의 p형 불순물 이온 영역(440)이 형성된다.On the other hand, the ion implantation into the trench 404 side is performed one or more times, and after implanting the ion at an inclined angle in a specific direction, implanting a high concentration of p-type impurity ions into the other side of the trench 404. In order to implant the ions inclined at the same angle in the opposite direction. As a result, a high concentration of p-type impurity ion region 440 of the same type is formed in the substrate 401 of both sides of the trench 404.

상기 고농도의 p형 불순물 이온 영역(440)이 트렌치(404)의 양측부에 형성된 상태에서, 도 5c에 도시한 바와 같이, 트렌치(404) 내의 반도체 기판(401) 표면 상에 절연막 예를 들어, 열산화막(405)을 열산화막(405) 공정에 의해 200∼400Å의 두께로 성장시킨다. 여기서, 상기 열산화막(405)은 트렌치(404) 형성 후 플라즈마에 의한 손상 및 상기 고농도 p형 불순물 이온 주입으로 인한 손상 등을 치유시키기 위한 것으로서 정확히는, 상기 트렌치(404) 내의 반도체 기판(401) 표면 상의 원자배열에 존재하는 댕글링 본드(dangling bond)를 제거하기 위함이다. 또한, 상기 열산화막(405)은 향후 형성될 소자분리막(406a)과의 접합 특성을 향상시켜주는 역할도 담당한다. 여기서, 상기 열산화막(405)의 형성은 선택적인 것으로서 열산화막(405)을 형성하지 않고 다음 공정을 진행할 수도 있다.In the state where the high concentration of the p-type impurity ion region 440 is formed at both sides of the trench 404, as shown in FIG. 5C, an insulating film, for example, is formed on the surface of the semiconductor substrate 401 in the trench 404. The thermal oxide film 405 is grown to a thickness of 200 to 400 kPa by the thermal oxide film 405 process. Here, the thermal oxide film 405 is intended to cure damage caused by plasma and damage caused by the high concentration of p-type impurity ion implantation after the formation of the trench 404. The surface of the semiconductor substrate 401 in the trench 404 is precisely formed. This is to remove dangling bonds present in the atomic arrangement of the phase. In addition, the thermal oxide film 405 also plays a role of improving the bonding property with the device isolation film 406a to be formed in the future. Here, the formation of the thermal oxide film 405 is optional, and the next process may be performed without forming the thermal oxide film 405.

도 5d를 참조하면, 상기 트렌치(404) 및 그 외측의 희생 질화막(403) 상에 소자분리막용 절연막(406)을 상기 트렌치(404)를 충분히 메우도록 기판(401) 전면에 두껍게 적층한다. 이 때, 상기 트렌치(404) 내의 소자분리막용 절연막(406)에는 빈 공간, 즉 보이드(void)가 존재하지 않는 것이 바람직하다. 여기서, 상기 소자분 리막용 절연막(406)은 반도체 소자의 설계 룰(design rule)에 따라 다소 차이가 있지만, O3-TEOS(Tetra-Ethyl-Ortho-Silicate) 상압 화학기상증착(Atmosphere Pressure Chemical Vapor Deposition, APCVD) 공정이나 고밀도 플라즈마 화학기상증착(High Density Plasma Chemical Vapor Deposition, HDP CVD) 공정에 의해 적층될 수 있다.Referring to FIG. 5D, an insulating film 406 for device isolation layer is thickly stacked on the entire surface of the substrate 401 on the trench 404 and the sacrificial nitride film 403 outside thereof to sufficiently fill the trench 404. At this time, it is preferable that no void, that is, void, exist in the insulating film 406 for device isolation film in the trench 404. Here, the insulating layer 406 for the device isolation film is slightly different according to a design rule of a semiconductor device, but may be O 3 -TEOS (Tetra-Ethyl-Ortho-Silicate) Atmosphere Pressure Chemical Vapor Deposition (APCVD) process or high density plasma chemical vapor deposition (High Density Plasma Chemical Vapor Deposition, HDP CVD) process can be laminated by.

한편, 설명의 편의상 상기 소자분리막용 절연막(406)이 단일층으로 이루어지는 것을 기준으로 설명하였으나, 상기 소자분리막용 절연막(406)이 예를 들어, 산화막과 질화막으로 구성된 2중 이상의 복수층으로 이루어지는 것도 가능하다.On the other hand, for the sake of convenience of description, the insulating film for insulating device 406 is described as a single layer, but the insulating film for device isolation film 406 may include, for example, a plurality of two or more layers composed of an oxide film and a nitride film. It is possible.

이어, 도 5e에 도시한 바와 같이, 상기 소자분리막용 절연막(406)을 화학기계적연마 공정에 의해 연마시킴으로써 상기 희생 질화막(403)에 평탄화시킨다. 그런 다음, 고온 열처리 공정에 의해 상기 트렌치(404) 내의 소자분리막용 절연막(406)을 치밀화시킨다. 이후, 도 5f에 도시한 바와 같이 상기 희생 질화막(403) 및 희생 산화막(402)을 불산 용액 등을 이용하여 식각하여 제거한다. 이에 따라, 상기 트렌치(404) 내에 소자분리막(406a)이 형성된다.5E, the sacrificial nitride film 403 is planarized by polishing the insulating film 406 for the device isolation film by a chemical mechanical polishing process. Then, the insulating film 406 for the isolation layer in the trench 404 is densified by a high temperature heat treatment process. Thereafter, as illustrated in FIG. 5F, the sacrificial nitride film 403 and the sacrificial oxide film 402 are etched away using a hydrofluoric acid solution or the like. As a result, an isolation layer 406a is formed in the trench 404.

이상의 과정을 통해 CMOS 이미지 센서의 소자분리막(406a)이 형성된 상태에서 통상의 CMOS 이미지 센서의 제조 단위 공정을 진행한다. 여기서, 상기 소자분리막(406a)이 형성된 위치를 더 정확히 표현하면, 상기 소자분리막(406a)은 도 6의 포토다이오드 영역을 에워싸는 부위의 소자분리막(406a)을 말한다.Through the above process, in the state in which the device isolation film 406a of the CMOS image sensor is formed, a normal manufacturing unit process of the CMOS image sensor is performed. In this case, the device isolation film 406a is more precisely expressed as a location where the device isolation film 406a is formed.

상기 소자분리막(406a)이 형성된 상태에서, 도 5g에 도시한 바와 같이, 상기 액티브 영역의 소정 부위에 게이트 절연막(122) 및 게이트 전극(123)을 순차적으로 형성한다. 상기 게이트 전극(123)은 리셋 트랜지스터의 게이트 전극(123)일 수 있으며, 4T형 CMOS 이미지 센서인 경우에는 트랜스퍼 트랜지스터의 게이트 전극(123)에 해당된다. 그런 다음, 상기 게이트 전극(123)의 소스 또는 드레인 영역에 LDD 구조를 위한 저농도의 불순물 이온 영역을 형성한다. 상기 LDD 구조를 위한 저농도의 불순물 이온 영역의 형성은 후속의 포토다이오드 영역을 위한 불순물 이온 주입 공정 이후에 실시하는 것도 가능하다.In the state where the device isolation layer 406a is formed, as shown in FIG. 5G, the gate insulating layer 122 and the gate electrode 123 are sequentially formed at predetermined portions of the active region. The gate electrode 123 may be a gate electrode 123 of a reset transistor, and, in the case of a 4T type CMOS image sensor, corresponds to the gate electrode 123 of a transfer transistor. Then, a low concentration impurity ion region for the LDD structure is formed in the source or drain region of the gate electrode 123. The formation of the low concentration impurity ion region for the LDD structure may be performed after the impurity ion implantation process for the subsequent photodiode region.

이와 같은 상태에서, 상기 기판(401) 전면 상에 감광막을 도포한 다음, 선택적으로 패터닝하여 포토다이오드 영역을 정의하는 감광막 패턴(421)을 형성한다. 즉, 상기 감광막 패턴에 의해 게이트 전극(123)과 상기 소자분리막(406a) 사이의 기판(401) 표면이 노출된다. 그런 다음, 기판(401) 전면 상에 포토다이오드 형성을 위한 저농도의 불순물 이온 공정을 실시한다. 이에 따라, 상기 포토다이오드를 위한 저농도의 불순물 이온 영역(n-)(409)이 형성되며 상기 기판(401)의 p-에피층(p--epi)과 pn 접합을 이루는 포토다이오드가 완성된다.In this state, a photoresist film is coated on the entire surface of the substrate 401, and then selectively patterned to form a photoresist pattern 421 defining a photodiode region. That is, the surface of the substrate 401 between the gate electrode 123 and the device isolation layer 406a is exposed by the photoresist pattern. Then, a low concentration impurity ion process for forming a photodiode is performed on the entire surface of the substrate 401. As a result, a low concentration of impurity ion regions (n-) 409 for the photodiode is formed, and a photodiode forming a pn junction with the p-epi layer (p -- epi) of the substrate 401 is completed.

상기의 공정을 통해 형성되는 상기 포토다이오드를 위한 저농도의 불순물 이온 영역(n-)(409)은 상기 소자분리막(406a)과 접하게 되는데, 상기 소자분리막(406a)의 측부에 고농도의 p형 불순물 이온 영역(440)이 미리 형성되어 있기 때문에, 상기 (n-) 영역 형성시 이온 주입으로 인해 유발되는 소자분리막(406a)과 포토다이오드 영역 사이의 경계면에서의 제반 문제점 즉, 전자 또는 정공 캐리어의 발생, 포토다이오드에서의 전류 누설 등은 상기 고농도의 p형 불순물 이온 영역이 전자와 정공의 재결합 장소를 제공함에 의해 미연에 방지할 수 있게 된다.The low concentration impurity ion region (n-) 409 for the photodiode formed through the above process comes into contact with the device isolation film 406a, and has a high concentration of p-type impurity ion on the side of the device isolation film 406a. Since the region 440 is formed in advance, all problems at the interface between the device isolation layer 406a and the photodiode region caused by ion implantation when the (n-) region is formed, that is, generation of electron or hole carriers, Current leakage and the like in the photodiode can be prevented by providing a high concentration of p-type impurity ion regions in place of electrons and holes.

이후, 도면에 도시하지 않았지만 포토다이오드 영역의 기판(401) 표면 내부에 중농도의 p형 불순물 이온 주입, 플로팅 확산 영역 형성 등의 통상의 CMOS 이미지 센서의 제조 단위 공정을 적용하면 본 발명에 따른 CMOS 이미지 센서의 제조방법은 완료된다.Subsequently, although not shown in the drawings, a conventional CMOS image sensor manufacturing unit process, such as implanting a medium concentration of p-type impurity ions and forming a floating diffusion region, may be applied to the inside of the substrate 401 in the photodiode region. The manufacturing method of the image sensor is completed.

본 발명에 따른 CMOS 이미지 센서 및 그 제조방법은 다음과 같은 효과가 있다.CMOS image sensor and a method of manufacturing the same according to the present invention has the following effects.

CMOS 이미지 센서의 단위 화소를 형성함에 있어 포토다이오드를 에워싸는 소자분리막 형성시, 소자분리막을 위한 트렌치의 좌우 측부에 상기 포토다이오드의 (n-) 영역과 반대 도전형인 고농도의 p형 불순물 이온 영역을 미리 형성함에 따라, 포토다이오드의 (n-) 영역의 형성시 유발되는 소자분리막의 경계면 손상으로 인한 암전류 발생 등을 최소화할 수 있게 된다.In forming a device isolation film enclosing a photodiode in forming a unit pixel of a CMOS image sensor, a high concentration of p-type impurity ion region opposite to the (n-) region of the photodiode in advance is formed in the left and right sides of the trench for the device isolation film. As a result, it is possible to minimize dark current generation due to the interface damage of the device isolation film caused when the (n−) region of the photodiode is formed.

Claims (7)

필드 영역과 상기 필드 영역에 의해 정의되는 액티브 영역을 포함하는 저농도의 제 1 도전형의 반도체 기판층;A low concentration first conductivity type semiconductor substrate layer including a field region and an active region defined by the field region; 상기 액티브 영역내의 소정 위치에 형성되고, 저농도의 제 2 도전형 확산 영역을 포함하는 포토 다이오드 영역;A photodiode region formed at a predetermined position in the active region, the photodiode region including a low concentration second conductivity type diffusion region; 상기 필드 영역에 상기 포토다이오드 영역의 둘레를 따라 형성된 소자분리막; 및An isolation layer formed in the field region along a circumference of the photodiode region; And 상기 소자분리막의 측부쪽에 형성하기 위한 소정 각도의 이온 주입에 의해 상기 소자분리막의 일측부 또는 양측부에 형성되어 있는 고농도의 제 1 도전형 불순물 이온 영역;을 포함하는 것을 특징으로 하는 CMOS 이미지 센서.And a high concentration first conductivity type impurity ion region formed in one or both sides of the device isolation film by ion implantation at a predetermined angle for forming at the side of the device isolation film. 필드 영역과 상기 필드 영역에 의해 정의되는 액티브 영역을 포함하는 저농도의 제 1 도전형 반도체 기판내의 상기 필드 영역에 트렌치를 형성하는 단계;Forming a trench in said field region in a low concentration first conductivity type semiconductor substrate comprising a field region and an active region defined by said field region; 상기 트렌치의 측부쪽에 형성하기 위한 소정 각도의 이온 주입에 의해 상기 트렌치의 일측부 또는 양측부에 고농도의 제 1 도전형 불순물 이온 영역을 형성하는 단계;Forming a high concentration of first conductivity type impurity ion region on one side or both sides of the trench by ion implantation at a predetermined angle to form at the side of the trench; 상기 트렌치내에 소자분리막용 절연막을 충전하여 소자분리막을 형성하는 단계; 및Filling an insulating film for a device isolation film in the trench to form a device isolation film; And 상기 액티브 영역내의 소정 위치에 저농도의 제 2 도전형 불순물 이온을 주 입하는 것을 포함하는 포토다이오드 영역 형성 단계;를 포함하는 것을 특징으로 하는 CMOS 이미지 센서의 제조방법.And a photodiode region forming step of implanting a low concentration of the second conductivity type impurity ions at a predetermined position in the active region. 제 2 항에 있어서,The method of claim 2, 상기 포토다이오드 영역의 반도체 기판 상부에 중농도의 제 1 도전형 불순물 이온 영역을 형성하는 단계를 더 포함하는 것을 특징으로 하는 CMOS 이미지 센서의 제조방법.And forming a medium concentration of a first conductivity type impurity ion region on the semiconductor substrate of the photodiode region. 제 2 항에 있어서,The method of claim 2, 상기 트렌치를 형성하는 단계는, Forming the trench, 반도체 기판 상에 희생 산화막과 하드 마스크층을 순차적으로 적층하는 단계와, Sequentially depositing a sacrificial oxide film and a hard mask layer on a semiconductor substrate, 상기 기판의 필드 영역에 상기 희생 산화막 및 하드 마스크층의 개구부를 형성시켜 상기 개구부 내의 기판의 표면을 노출시키는 단계와, Forming openings in the sacrificial oxide film and the hard mask layer in the field region of the substrate to expose the surface of the substrate in the openings; 상기 하드 마스크층을 식각 마스크로 이용하여 상기 노출된 기판에 트렌치를 형성하는 단계를 포함하는 것을 특징으로 하는 CMOS 이미지 센서의 제조방법.And forming a trench in the exposed substrate using the hard mask layer as an etch mask. 제 2 항에 있어서,The method of claim 2, 상기 소자분리막 형성 단계는 열처리 공정을 더 포함하는 것을 특징으로 하는 CMOS 이미지 센서의 제조방법.The method of forming a device isolation film further includes a heat treatment process. 제 2 항에 있어서,The method of claim 2, 상기 고농도의 제 1 도전형 불순물 이온 영역을 형성한 후에 트렌치내의 바닥 및 측벽에 열산화막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 CMOS 이미지 센서의 제조방법.And forming a thermal oxide film on the bottom and sidewalls of the trench after forming the high concentration first conductivity type impurity ion region. 제 2 항에 있어서,The method of claim 2, 상기 고농도의 제 1 도전형 불순물 이온 영역은 상기 소자분리막과 상기 포토다이오드 영역 간의 경계면을 따라 형성되는 것을 특징으로 하는 CMOS 이미지 센서의 제조방법.The high concentration first conductivity type impurity ion region is formed along a boundary between the device isolation layer and the photodiode region.
KR1020060065274A 2006-07-12 2006-07-12 Cmos image sensor and its fabricating method KR20060095535A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060065274A KR20060095535A (en) 2006-07-12 2006-07-12 Cmos image sensor and its fabricating method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060065274A KR20060095535A (en) 2006-07-12 2006-07-12 Cmos image sensor and its fabricating method

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020030101553A Division KR100619396B1 (en) 2003-12-31 2003-12-31 CMOS Image sensor and its fabricating method

Publications (1)

Publication Number Publication Date
KR20060095535A true KR20060095535A (en) 2006-08-31

Family

ID=37625152

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060065274A KR20060095535A (en) 2006-07-12 2006-07-12 Cmos image sensor and its fabricating method

Country Status (1)

Country Link
KR (1) KR20060095535A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101030300B1 (en) * 2008-10-06 2011-04-20 주식회사 동부하이텍 Method for fabricating of CMOS Image sensor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101030300B1 (en) * 2008-10-06 2011-04-20 주식회사 동부하이텍 Method for fabricating of CMOS Image sensor

Similar Documents

Publication Publication Date Title
KR100619396B1 (en) CMOS Image sensor and its fabricating method
KR100748342B1 (en) Method for manufacturing a cmos image sensor
US8268662B2 (en) Fabricating method of complementary metal-oxide-semiconductor (CMOS) image sensor
US7741143B2 (en) Image sensor having 3-dimensional transfer transistor and its method of manufacture
KR100535924B1 (en) CMOS Image sensor and its fabricating method
US20060276014A1 (en) Self-aligned high-energy implantation for deep junction structure
JP2006041538A (en) Image sensor having enhanced charge transmission efficiency and its fabrication process
KR100853792B1 (en) CMOS Image Sensor and Method of Manufaturing Thereof
US7429496B2 (en) Buried photodiode for image sensor with shallow trench isolation technology
JP2009088447A (en) Solid-state image sensing device and its manufacturing method
US8679884B2 (en) Methods for manufacturing semiconductor apparatus and CMOS image sensor
KR100535911B1 (en) CMOS image sensor and its fabricating method
KR100601106B1 (en) CMOS Image sensor and its fabricating method
KR20060095535A (en) Cmos image sensor and its fabricating method
KR20050040262A (en) Cmos image sensor and method for manufacturing the same
KR100619408B1 (en) Imase sensor with improved capability of protection against crosstalk and method for fabricating thereof
KR100790287B1 (en) Fabricating method of Image sensor
KR100535920B1 (en) Method for fabricating CMOS Image sensor
KR20100050331A (en) Image sensor and fabricating method thereof
KR20100046503A (en) Image sensor and method for manufacturing the sensor
KR20040059759A (en) CMOS image sensor with new shape isolation layer and method for fabricating the same
KR100971209B1 (en) Method for fabricating of CMOS Image sensor
KR100749254B1 (en) Fabricating method of image sensor with improved charge transfer efficiency
KR100873292B1 (en) Image sensor with improved isolation property and method thereof
KR20100077986A (en) Image sensor and method for manufacturing the sensor

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E90F Notification of reason for final refusal
AMND Amendment
E601 Decision to refuse application
E801 Decision on dismissal of amendment
J201 Request for trial against refusal decision
AMND Amendment
B601 Maintenance of original decision after re-examination before a trial
E801 Decision on dismissal of amendment
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20071226

Effective date: 20080624