KR100601106B1

KR100601106B1 - CMOS Image sensor and its fabricating method

Info

Publication number: KR100601106B1
Application number: KR1020030101547A
Authority: KR
Inventors: 한창훈
Original assignee: 동부일렉트로닉스 주식회사
Priority date: 2003-12-31
Filing date: 2003-12-31
Publication date: 2006-07-19
Also published as: KR20050070935A

Abstract

본 발명은 이미지 센서의 액티브 영역과 필드 영역의 경계면이 이온 주입에 의해 손상되지 않는 CMOS 이미지 센서 및 그 제조방법에 관한 것으로서,The present invention relates to a CMOS image sensor and a method of manufacturing the same, wherein the interface between the active area and the field area of the image sensor is not damaged by ion implantation.

본 발명의 CMOS 이미지 센서는 액티브 영역의 포토다이오드 영역을 정의하며 제 1 도전형의 반도체 기판 표면으로부터 소정 두께만큼 돌출되어 형성된 소자분리막;과, 상기 소자분리막 좌우의 기판 표면 상에 형성된 희생 산화막;과, 상기 소자분리막 격벽에 접하며 상기 희생 산화막 상에 형성된 스페이서 형태의 이온 주입 방지막;과, 상기 이온 주입 방지막 하부의 기판 내부에 형성된 제 1 도전형의 불순물 이온 영역을 포함하여 이루어지는 것을 특징으로 한다.According to an exemplary embodiment of the present invention, a CMOS image sensor may include a device isolation layer defining a photodiode region of an active region and protruding from a surface of a semiconductor substrate of a first conductivity type by a predetermined thickness; And an ion implantation prevention film in the form of a spacer formed on the sacrificial oxide film and in contact with the device isolation film partition wall, and an impurity ion region of a first conductivity type formed inside the substrate under the ion implantation protection film.

CMOS, 이미지, 센서, 포토다이오드CMOS, Image, Sensor, Photodiode

Description

CMOS image sensor and its manufacturing method {CMOS Image sensor and its fabricating method}

도 1은 종래 기술에 따른 CMOS 이미지 센서의 단위화소 구조를 개략적으로 나타낸 회로도.1 is a circuit diagram schematically showing a unit pixel structure of a CMOS image sensor according to the prior art.

도 2는 종래 기술에 따른 CMOS 이미지 센서의 단위화소를 나타낸 레이아웃.2 is a layout illustrating unit pixels of a CMOS image sensor according to the related art.

도 3a 내지 3c는 도 2의 A-A`선에 따른 공정 단면도.3A to 3C are cross-sectional views taken along line AA ′ of FIG. 2.

도 4는 본 발명에 따른 CMOS 이미지 센서의 구조 단면도.4 is a structural cross-sectional view of a CMOS image sensor according to the present invention;

도 5a 내지 5g는 본 발명에 따른 CMOS 이미지 센서의 제조방법을 설명하기 위한 공정단면도.5A to 5G are cross-sectional views illustrating a method of manufacturing a CMOS image sensor according to the present invention.

도 6은 본 발명에 따른 CMOS 이미지 센서의 단위화소를 나타낸 레이아웃.6 is a layout showing unit pixels of a CMOS image sensor according to the present invention;

<도면의 주요 부분에 대한 설명>Description of the main parts of the drawing

122 : 게이트 절연막 123 : 게이트 전극122: gate insulating film 123: gate electrode

129 : 스페이서 401 : 반도체 기판129: spacer 401: semiconductor substrate

402 : 희생 산화막 406a: 소자분리막402: sacrificial oxide film 406a: device isolation film

407a: 이온 주입 방지막407a: ion implantation prevention film

409 : 포토다이오드를 위한 저농도 불순물 이온 영역409: low concentration impurity ion region for photodiode

410 : LDD 구조를 위한 저농도 불순물 이온 영역410: low concentration impurity ion region for LDD structure

411 : 중농도의 p형 불순물 이온 영역411: P-type impurity ion region of medium concentration

412 : 중농도 또는 고농도의 p형 불순물 이온 영역412: medium or high concentration of p-type impurity ion region

422 : 감광막 패턴422 photosensitive film pattern

본 발명은 CMOS 이미지 센서 및 그 제조방법에 관한 것으로서, 보다 상세하게는 이미지 센서의 액티브 영역과 필드 영역의 경계면이 이온 주입에 의해 손상되지 않는 CMOS 이미지 센서 및 그 제조방법에 관한 것이다.The present invention relates to a CMOS image sensor and a method of manufacturing the same, and more particularly, to a CMOS image sensor and a method of manufacturing the interface between the active area and the field area of the image sensor is not damaged by ion implantation.

이미지 센서는 광학 영상을 전기 신호로 변환시키는 반도체 소자로서, 크게 전하결합소자(CCD : Charge Coupled Device)와 CMOS(Complementary MOS) 이미지 센서로 구분된다. 상기 전하결합소자(CCD)는 각각의 MOS 캐패시터가 서로 매우 근접한 상태에서 전하 캐리어가 캐패시터에 저장 및 이송되는 소자이며, CMOS 이미지 센서는 제어 회로 및 신호 처리 회로를 주변회로로 사용하는 CMOS 기술을 이용하여 화소수만큼의 MOS 트랜지스터를 만들고 이것을 이용하여 출력을 검출하는 스위칭 방식을 채용하는 소자이다.An image sensor is a semiconductor device that converts an optical image into an electrical signal, and is classified into a charge coupled device (CCD) and a complementary MOS (CMOS) image sensor. The charge coupled device (CCD) is a device in which charge carriers are stored and transported in a capacitor in a state in which each MOS capacitor is very close to each other, and a CMOS image sensor uses a CMOS technology using a control circuit and a signal processing circuit as peripheral circuits. To make as many MOS transistors as the number of pixels, and employ a switching method of detecting the output using the same.

상기 전하결합소자(CCD)는 구동 방식이 복잡하고 전력소모가 많으며, 마스크 공정 스텝 수가 많기 때문에 신호 처리 회로를 CCD 칩 내에 구현할 수 없는 등의 단점이 있는바, 최근 이러한 단점을 극복하기 위하여 서브 마이크론 CMOS 제조기술을 이용한 CMOS 이미지 센서의 개발이 많이 연구되고 있다.The charge coupled device (CCD) has a disadvantage in that a signal processing circuit cannot be implemented in a CCD chip because of a complex driving method, high power consumption, and a large number of mask process steps. The development of CMOS image sensor using CMOS manufacturing technology has been studied a lot.

상기 CMOS 이미지 센서는 단위 화소 내에 포토다이오드와 모스(MOS) 트랜지스터를 형성시켜 스위칭 방식으로 신호를 검출함으로써 이미지를 구현하게 되는데, 상술한 바와 같이 CMOS 제조 기술을 이용하므로 전력 소모가 작으며 마스크의 수도 20개 정도로 30∼40개의 마스크가 필요한 CCD 공정에 비해 공정이 매우 단순하다. 이에 따라, 신호 처리 회로를 단일 칩 내에 집적할 수 있어 제품의 소형화를 통해 다양한 응용이 가능하다.The CMOS image sensor implements an image by forming a photodiode and a MOS transistor in a unit pixel to detect a signal by a switching method. As described above, since the CMOS fabrication technology is used, power consumption is small and the number of masks is increased. The process is very simple compared to the CCD process requiring about 30 to 40 masks. As a result, the signal processing circuit can be integrated in a single chip, thereby enabling various applications through miniaturization of the product.

CMOS 이미지 센서의 구성을 설명하면 다음과 같다. 도 1 및 도 2는 종래 기술에 따른 CMOS 이미지 센서의 단위화소 구조를 개략적으로 나타낸 회로도 및 레이아웃이다. 참고로, CMOS 이미지 센서를 구성하는 트랜지스터의 개수는 3개 이상의 다양한 형태이나 설명의 편의상 3개의 트랜지스터로 구성되는 CMOS 이미지 센서를 중심으로 기술하기로 한다.The configuration of the CMOS image sensor is as follows. 1 and 2 are circuit diagrams and layouts schematically showing a unit pixel structure of a conventional CMOS image sensor. For reference, the number of transistors constituting the CMOS image sensor will be described based on the CMOS image sensor composed of three transistors for three or more various forms or for convenience of description.

도 1 및 도 2에 도시한 바와 같이, CMOS 이미지 센서의 단위 화소(100)는 광감지 수단인 포토다이오드(110)와 3개의 NMOS 트랜지스터로 구성된다. 상기 3개의 트랜지스터 중 리셋 트랜지스터(Rx)(120)는 포토다이오드(110)에서 생성된 광전하를 운송하는 역할 및 신호 검출을 위해 전하를 배출하는 역할을 하고, 드라이버 트랜지스터(Dx)(130)는 소스 팔로워(source follower)로서 역할하며, 셀렉트 트랜지스터(Sx)(140)는 스위칭 및 어드레싱(addressing)을 위한 것이다. As shown in Figs. 1 and 2, the unit pixel 100 of the CMOS image sensor is composed of a photodiode 110 which is a light sensing means and three NMOS transistors. The reset transistor (Rx) 120 of the three transistors serves to transport the photocharge generated in the photodiode 110 and discharge the charge for signal detection, the driver transistor (Dx) 130 is Serving as a source follower, the select transistor (Sx) 140 is for switching and addressing.

한편, 상기 단위 화소의 이미지 센서에 있어서, 전하의 이동을 원활하게 하기 위해 상기 포토다이오드(110)가 리셋 트랜지스터(Rx)(120)의 소스 역할을 수행하도록 하고 있으며, 이를 위해 단위 화소의 이미지 센서 제조 과정에서 도 2에 도시한 바와 같이 상기 포토 다이오드(110)의 일부분을 포함한 영역에 저농도 또는 고농도의 불순물 이온을 주입하는 공정을 적용하고 있다. 상기 도 2의 A-A`선에 따른 단면에 대한 제조 공정을 살펴보면 다음과 같다. 참고로, 도 2의 실선은 액티브 영역(160)을 나타낸다.Meanwhile, in the image sensor of the unit pixel, the photodiode 110 serves as a source of the reset transistor Rx 120 in order to facilitate the movement of charge. In the manufacturing process, as shown in FIG. 2, a process of implanting low or high concentration of impurity ions into a region including a portion of the photodiode 110 is applied. Looking at the manufacturing process for the cross section along the line A-A` of FIG. For reference, the solid line of FIG. 2 represents the active region 160.

먼저, 도 3a에 도시한 바와 같이 샐로우 트렌치 아이솔레이션(Shallow Trench Isolation, STI) 공정 등을 이용하여 소자분리막(121) 형성이 완료된 p형 반도체 기판(101) 상에 게이트 절연막(122) 및 게이트 전극(123)을 순차적으로 형성한다. 여기서, 도시하지 않았지만 상기 p형 기판 내에 p형 에피층이 미리 형성될 수 있다. 이어, 상기 기판 전면 상에 감광막을 도포한 다음, 포토리소그래피 공정을 이용하여 포토다이오드 영역을 정의하는 감광막 패턴을 형성한다. 이 때, 상기 감광막 패턴은 상기 게이트 전극을 노출시키지 않는다.First, as shown in FIG. 3A, the gate insulating layer 122 and the gate electrode are formed on the p-type semiconductor substrate 101 on which the isolation layer 121 is formed by using a shallow trench isolation (STI) process or the like. 123 is sequentially formed. Although not shown, a p-type epitaxial layer may be previously formed in the p-type substrate. Subsequently, a photoresist film is coated on the entire surface of the substrate, and then a photoresist pattern defining a photodiode region is formed using a photolithography process. In this case, the photoresist pattern does not expose the gate electrode.

이와 같은 상태에서, 기판 전면 상에 저농도의 불순물 이온 예를 들어, n형의 불순물 이온을 주입하여 상기 기판 내부에 소정 깊이를 갖는 저농도의 불순물 영역(n-)을 형성한다. In this state, a low concentration of impurity ions, for example, n-type impurity ions, are implanted on the entire surface of the substrate to form a low concentration of impurity region n− having a predetermined depth inside the substrate.

이어, 도 3b에 도시한 바와 같이 상기 저농도의 불순물 영역을 노출시키지 않는 또 다른 감광막 패턴을 형성하고 이를 이온주입 마스크로 이용하여 상기 게이트 전극의 드레인 영역에 LDD 구조를 위한 저농도의 불순물 영역을 형성한다.Subsequently, as shown in FIG. 3B, another photoresist layer pattern which does not expose the low concentration impurity region is formed and is used as an ion implantation mask to form a low concentration impurity region for the LDD structure in the drain region of the gate electrode. .

그런 다음, 도 3c에 도시한 바와 같이 상기 게이트 전극의 측벽에 스페이서를 형성하고, 상기 n형 불순물 영역(n-) 상에 p형 불순물 영역(p^o)을 형성하여 포토다이오드 형성 공정을 완료한다. 상기 포토다이오드가 완성된 상태에서, 고농도의 불순물 이온을 선택적으로 주입하여 상기 게이트 전극의 드레인 영역에 고농도의 불순물 영역(n+)을 형성하면 상기 도 2의 A-A`선에 따른 공정은 완료된다.Then, as illustrated in FIG. 3C, spacers are formed on sidewalls of the gate electrode, and a p-type impurity region p ^o is formed on the n-type impurity region n− to complete the photodiode forming process. . In the state where the photodiode is completed, when a high concentration of impurity ions are selectively implanted to form a high concentration of impurity region n + in the drain region of the gate electrode, the process according to line AA ′ of FIG. 2 is completed.

종래의 CMOS 이미지 센서 제조방법에 있어서, 포토다이오드 형성을 위한 저농도의 불순물 이온 주입 공정시 액티브 영역은 물론 상기 소자분리막 전면에도 이온 주입이 실시하게 된다. 이 때, 상기 소자분리막과 액티브 영역 사이의 경계면에 주입된 이온에 의해 해당 부분의 기판에 결함이 발생하게 된다.In the conventional CMOS image sensor manufacturing method, ion implantation is performed not only in the active region but also on the entire surface of the device isolation layer during the low concentration impurity ion implantation process for forming the photodiode. At this time, defects are generated in the substrate of the corresponding portion by ions implanted into the interface between the device isolation layer and the active region.

이러한 이온 주입에 의한 결함은 전하 또는 정공 캐리어의 발생을 야기하고 상기 전하 및 정공의 재결합 장소를 제공하게 되며 포토다이오드의 누설 전류를 증가시키게 된다. 즉, 빛이 전혀 없는 상태에서 포토다이오드에서 플로팅 확산 영역으로 전자가 이동되는 현상인 암전류가 발생하게 된다. 상기 암전류는 주로 실리콘 표면 근저, 소자분리막과 p^o 의 경계, 소자분리막과 n- 의 경계 또는 p^o와 n-의 경계 및 p 영역, n- 영역에 분포하는 각종 결함들이나 댕글링 본드에서 비롯되며 CMOS 이미지 센서의 저조도(low illumination) 특성을 악화시킨다.Defects caused by such ion implantation cause the generation of charge or hole carriers, provide a place for recombination of the charge and hole, and increase the leakage current of the photodiode. That is, a dark current, which is a phenomenon in which electrons move from the photodiode to the floating diffusion region in the absence of light, is generated. The dark current mainly originates from various defects or dangling bonds at the base of the silicon surface, the boundary between the device isolation layer and p ^o, the boundary between the device isolation layer and n- or the boundary between p ^o and n- and the p region, and n region Worsen the low illumination characteristics of the CMOS image sensor.

미국 등록특허 제6,462,365호에서는 포토다이오드의 손상으로 인해 발생되는 암전류를 억제하기 위한 방법으로 포토다이오드 영역에 상응하는 부위에 소자분리막과 트랜스퍼 게이트를 형성하는 것을 제안하였다. 이 밖에도 암전류를 최소화하기 위한 여러 가지 방법이 제안되고 있으나, 소자분리막과 액티브 영역 사이의 경계면에서의 이온 주입에 의한 결함 발생에 대한 효과적인 방법이 아직 제시되고 있지 않다.US Patent No. 6,462,365 proposes forming a device isolation film and a transfer gate at a portion corresponding to the photodiode region as a method for suppressing the dark current generated by damage to the photodiode. In addition, various methods for minimizing dark current have been proposed, but an effective method for generating defects by ion implantation at the interface between the device isolation layer and the active region has not been proposed yet.

본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로서, 이미지 센서의 액티브 영역과 필드 영역의 경계면이 이온 주입에 의해 손상되지 않는 이미지 센서 및 그 제조방법을 제공하는 것을 목적으로 한다.
The present invention has been made to solve the above problems, and an object of the present invention is to provide an image sensor and a method of manufacturing the interface between the active area and the field area of the image sensor is not damaged by ion implantation.

상기의 목적을 달성하기 위한 본 발명의 CMOS 이미지 센서는 액티브 영역의 포토다이오드 영역을 정의하며 제 1 도전형의 반도체 기판 표면으로부터 소정 두께만큼 돌출되어 형성된 소자분리막;과, 상기 소자분리막 좌우의 기판 표면 상에 형성된 희생 산화막;과, 상기 소자분리막 격벽에 접하며 상기 희생 산화막 상에 형성된 스페이서 형태의 이온 주입 방지막;과, 상기 이온 주입 방지막 하부의 기판 내부에 형성된 제 1 도전형의 불순물 이온 영역을 포함하여 이루어지는 것을 특징으로 한다.According to an aspect of the present invention, a CMOS image sensor includes: a device isolation layer defining a photodiode region of an active region and protruding a predetermined thickness from a surface of a semiconductor substrate of a first conductivity type; A sacrificial oxide film formed on the sacrificial oxide film, an ion implantation prevention film formed in contact with the device isolation layer partition wall and formed on the sacrificial oxide film, and an impurity ion region of a first conductivity type formed inside the substrate under the ion implantation prevention film. Characterized in that made.

바람직하게는, 상기 이온 주입 방지막은 질화막으로 구성될 수 있다.Preferably, the ion implantation prevention film may be composed of a nitride film.

바람직하게는, 상기 이온 주입 방지막은 500∼1500Å의 두께로 형성될 수 있다.Preferably, the ion implantation prevention film may be formed to a thickness of 500 ~ 1500Å.

바람직하게는, 상기 이온 주입 방지막은 소정 폭을 갖고 상기 포토다이오드의 내측 둘레를 따라 형성될 수 있다.Preferably, the ion implantation prevention film has a predetermined width and may be formed along the inner circumference of the photodiode.

본 발명에 따른 CMOS 이미지 센서의 제조방법은 제 1 도전형의 반도체 기판 상에 기판에 돌출된 형상을 갖는 소자분리막을 형성하는 단계;와, 상기 소자분리막 좌우의 격벽에 스페이서 형상의 이온 주입 방지막을 형성하는 단계;와, 상기 반도체 기판 상에 게이트 절연막 및 게이트 전극을 순차적으로 형성하는 단계;와, 상기 게이트 전극과 상기 이온 주입 방지막 사이의 기판 내부에 포토다이오드를 위한 제 2 도전형의 불순물 영역을 형성하는 단계;와, 상기 게이트 전극의 측벽에 스페이서를 형성하는 단계;와, 상기 이온 주입 방지막 하부의 기판 내부에 중농도 또는 고농도의 제 1 도전형의 불순물 이온 영역을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 한다.According to an aspect of the present invention, there is provided a method of fabricating a CMOS image sensor, the method including: forming an isolation layer having a shape protruding onto a substrate on a first conductive semiconductor substrate; And sequentially forming a gate insulating film and a gate electrode on the semiconductor substrate; and forming a second conductivity type impurity region for a photodiode in the substrate between the gate electrode and the ion implantation prevention film. Forming a spacer on sidewalls of the gate electrode; and forming a medium or high concentration impurity ion region in the substrate under the ion implantation prevention film. It is characterized by.

바람직하게는, 상기 소자분리막을 형성하는 단계는, 반도체 기판 상에 희생 산화막과 하드 마스크층을 순차적으로 적층하는 과정과, 상기 기판의 필드 영역에 상기 희생 산화막 및 하드 마스크층의 개구부를 형성시켜 상기 개구부 내의 기판의 표면을 노출시키는 과정과, 상기 하드 마스크층을 식각 마스크로 이용하여 상기 노출된 기판에 트렌치를 형성하는 과정과, 상기 트렌치 내에 소자분리막용 절연막을 매립시킨 후 상기 하드 마스크층에 평탄화하는 과정과, 상기 하드 마스크층을 제거하여 소자분리막을 형성하는 과정으로 구성될 수 있다.The forming of the device isolation layer may include sequentially stacking a sacrificial oxide film and a hard mask layer on a semiconductor substrate, and forming openings of the sacrificial oxide film and the hard mask layer in a field region of the substrate. Exposing the surface of the substrate in the opening, forming a trench in the exposed substrate using the hard mask layer as an etch mask, and planarizing the hard mask layer after the insulating film for device isolation layer is buried in the trench. And removing the hard mask layer to form an isolation layer.

바람직하게는, 상기 이온 주입 방지막 하부의 기판 내부에 형성되는 중농도 또는 고농도의 제 1 도전형의 불순물 이온 영역을 상기 포토다이오드를 위한 제 2 도전형의 불순물 영역의 깊이에 상응하도록 형성할 수 있다.Preferably, the medium or high concentration of impurity ion regions of the first conductivity type formed in the substrate under the ion implantation prevention film may be formed to correspond to the depth of the impurity regions of the second conductivity type for the photodiode. .

본 발명의 특징에 따르면, 포토다이오드와 접하는 소자분리막의 형상을 기판보다 돌출되게 형성하고 소자분리막의 격벽에 스페이서 형태의 이온 주입 방지막을 형성함으로써 포토다이오드 형성시 주입되는 불순물 이온이 소자분리막과 액티브 영역 사이의 경계면의 기판에 주입되지 않게 되어 해당 경계면에서의 이온 주입에 의한 결함 발생을 미연에 방지할 수 있게 된다. 또한, 상기 이온 주입 방지막 하부의 기판 내부에 상기 포토다이오드 (n-)영역과 반대 도전형인 (p+)영역을 형성함으로써 포토다이오드 영역의 (n-)영역과 소자분리막 사이에서의 암전류 발생 가능성을 최소화할 수 있어 CMOS 이미지 센서의 동작 신뢰성을 향상시킬 수 있게 된다.According to a feature of the present invention, an impurity ion implanted during photodiode formation is formed by forming a device isolation layer in contact with a photodiode so as to protrude from a substrate and forming a spacer-type ion implantation prevention barrier on a partition wall of the device isolation layer. Since it is not injected into the board | substrate of the interface between them, defect generation by ion implantation in the said interface can be prevented beforehand. In addition, by forming a (p +) region opposite to the photodiode (n−) region inside the substrate under the ion implantation prevention layer, the possibility of dark current between the (n−) region of the photodiode region and the device isolation layer is minimized. This can improve the operational reliability of the CMOS image sensor.

이하, 도면을 참조하여 본 발명에 따른 CMOS 이미지 센서 및 그 제조방법을 상세히 설명하기로 한다. 도 4는 본 발명에 따른 CMOS 이미지 센서의 구조를 나타낸 단면도이고, 도 5a 내지 5g는 본 발명에 따른 CMOS 이미지 센서의 제조방법을 설명하기 위한 공정 단면도이다. 도 6은 본 발명에 따른 CMOS 이미지 센서의 단위 화소를 나타낸 레이아웃이다.Hereinafter, a CMOS image sensor and a method of manufacturing the same according to the present invention will be described in detail with reference to the accompanying drawings. 4 is a cross-sectional view illustrating a structure of a CMOS image sensor according to the present invention, and FIGS. 5A to 5G are cross-sectional views illustrating a method of manufacturing a CMOS image sensor according to the present invention. 6 is a layout illustrating unit pixels of a CMOS image sensor according to the present invention.

먼저, 본 발명에 따른 CMOS 이미지 센서의 레이아웃을 살펴보면, 도 6에 도시한 바와 같이 필드 영역에 의해 액티브 영역(423)이 정의되는데, 상기 액티브 영역은 굵은 실선(423)의 내측 영역에 해당된다. 상기 액티브 영역의 소정 부위와 오버랩되도록 리셋 트랜지스터(Rx)(120)의 게이트 전극(123), 드라이버 트랜지스터(Dx)(130)의 게이트 전극 및 셀렉트 트랜지스터(140)의 게이트 전극이 배치된다. First, referring to the layout of the CMOS image sensor according to the present invention, as shown in FIG. 6, an active region 423 is defined by a field region, which corresponds to an inner region of a thick solid line 423. The gate electrode 123 of the reset transistor Rx 120, the gate electrode of the driver transistor Dx 130, and the gate electrode of the select transistor 140 are disposed to overlap with a predetermined portion of the active region.

한편, 상기 액티브 영역의 일부분에는 포토다이오드(PD)가 형성되는데, 상기 포토다이오드의 내측 둘레를 따라 이온 주입 방지막(407a)이 형성되어 있다. 상기 이온 주입 방지막(407a)은 상기 포토다이오드 형성을 위한 저농도 불순물 이온 주입시 상기 필드 영역의 소자분리막과 포토다이오드 영역 사이의 경계면에 불순물 이온이 주입되는 것을 방지하는 역할을 수행한다. 또한, 상기 이온 주입 방지막(407a)이 형성된 영역의 기판 내부에는 상기 포토다이오드 형성을 위한 불순물 이온과 반대 도전형의 불순물 이온이 주입되어 있다.On the other hand, a photodiode PD is formed in a portion of the active region, and an ion implantation prevention film 407a is formed along the inner circumference of the photodiode. The ion implantation prevention layer 407a prevents impurity ions from being injected into the interface between the device isolation layer and the photodiode region in the field region during the implantation of low concentration impurity ions for forming the photodiode. In addition, impurity ions opposite to the impurity ions for forming the photodiode are implanted into the substrate in the region where the ion implantation prevention film 407a is formed.

도 6의 B-B`선에 따른 CMOS 이미지 센서의 단면 구조를 살펴보면 다음과 같다. Looking at the cross-sectional structure of the CMOS image sensor along the line B-B` of Figure 6 as follows.

도 4에 도시한 바와 같이, P++형 반도체 기판 상에 P-형 에피층이 형성되어 있다. 또한, 상기 반도체 기판(401)의 액티브 영역을 격리하기 위해 기판의 필드 영역에 소자분리막(406a)이 형성되어 있다. 상기 기판의 액티브 영역의 정해진 영역 상에는 게이트 절연막(122)과 게이트 전극(123)이 순차적으로 형성되어 있고 상기 게이트 전극 및 게이트 절연막의 측벽에는 스페이서(129)가 형성되어 있다. As shown in FIG. 4, a P-type epitaxial layer is formed on a P ++ type semiconductor substrate. In addition, an isolation layer 406a is formed in the field region of the substrate to isolate the active region of the semiconductor substrate 401. The gate insulating layer 122 and the gate electrode 123 are sequentially formed on a predetermined region of the active region of the substrate, and spacers 129 are formed on sidewalls of the gate electrode and the gate insulating layer.

상기 게이트 전극(123)과 상기 소자분리막(406a)에 의해 포토다이오드 영역(408)이 정의된다. 상기 포토다이오드(408)는 저농도 n형 불순물 영역과 p형 불순물 영역의 조합으로 구성된다. 또한, 상기 게이트 전극(123)의 일측의 기판 내부에는 LDD 구조를 갖는 드레인 영역(n+)이 형성되어 있다. The photodiode region 408 is defined by the gate electrode 123 and the device isolation layer 406a. The photodiode 408 is composed of a combination of a low concentration n-type impurity region and a p-type impurity region. In addition, a drain region n + having an LDD structure is formed in the substrate on one side of the gate electrode 123.

한편, 상기 소자분리막(406a)은 일정 두께만큼 기판(401)으로부터 돌출된 형상을 갖는다. 상기 소자분리막(406a) 좌우의 기판 상에는 희생 산화막(402)이 형성되어 있고, 상기 소자분리막 격벽의 희생 산화막(402) 상에는 이온 주입 방지막(407a)이 스페이서의 형태로 형성되어 있다. 상기 스페이서 형태의 이온 주입 방지막(407a)에 의해 포토다이오드 형성을 위한 저농도의 불순물 이온(n-) 주입 공정시 상기 소자분리막과 액티브 영역 사이의 경계면에 이온이 주입되는 것을 방지할 수 있게 된다.On the other hand, the device isolation film 406a has a shape protruding from the substrate 401 by a predetermined thickness. A sacrificial oxide film 402 is formed on the substrates on the left and right of the device isolation film 406a, and an ion implantation prevention film 407a is formed on the sacrificial oxide film 402 of the device isolation film partition wall in the form of a spacer. By the spacer type ion implantation prevention film 407a, it is possible to prevent the implantation of ions into the interface between the device isolation layer and the active region during the low concentration impurity ion (n−) implantation process for forming the photodiode.

또한, 상기 이온 주입 방지막(407a) 하부의 기판 내부에는 상기 포토다이오드 형성을 위한 불순물 이온(n-)과는 반대 도전형의 불순물 이온이 상기 소자분리막의 높이에 상응하도록 주입되어 있다. In addition, an impurity ion of a conductivity type opposite to the impurity ion (n−) for forming the photodiode is implanted into the substrate under the ion implantation prevention film 407a to correspond to the height of the device isolation layer.

이와 같은 구조를 갖는 본 발명의 CMOS 이미지 센서의 제조방법을 상세히 설명하기로 한다. 먼저, 도 5a에 도시한 바와 같이 단결정 실리콘 기판(401)과 같은 반도체 기판(401) 상에 고온 열산화공정에 의해 희생막으로서 희생 산화막(402)을 40∼150Å의 두께로 성장시킨다. 이어, 상기 희생 산화막(402) 상에 저압 화학기상증착공정에 의해 하드 마스크층으로서 희생 질화막(403)을 500∼1500Å의 두께로 적층시킨다. 상기 희생 산화막(402)은 상기 반도체 기판(401)과 상기 희생 질화막(403)의 스트레스를 완화시켜주기 위한 것이다. 상기 희생 질화막(403)은 트렌치(404)의 형성 때 식각 마스크층으로서 사용되며 후속의 화학기계적연마 공정에서 식각 정지막으로서의 역할도 담당한다.The manufacturing method of the CMOS image sensor of the present invention having such a structure will be described in detail. First, as shown in FIG. 5A, the sacrificial oxide film 402 is grown to a thickness of 40 to 150 으로서 as a sacrificial film on a semiconductor substrate 401 such as a single crystal silicon substrate 401 by a high temperature thermal oxidation process. Subsequently, the sacrificial nitride film 403 is laminated on the sacrificial oxide film 402 as a hard mask layer by a low pressure chemical vapor deposition process to a thickness of 500 to 1500 kPa. The sacrificial oxide film 402 is to relieve stress of the semiconductor substrate 401 and the sacrificial nitride film 403. The sacrificial nitride film 403 is used as an etch mask layer in the formation of the trench 404 and also serves as an etch stop film in a subsequent chemical mechanical polishing process.

그런 다음, 기판(401)의 필드 영역에 감광막(도시하지 않음)의 개구부가 위 치하도록 상기 감광막의 패턴을 기판(401)의 액티브 영역 상에 형성시키고, 상기 감광막의 패턴을 식각 마스크로 이용하여 상기 개구부 내의 희생 질화막(403)과 희생 산화막(402)을 이방성 식각 특성을 갖는 건식 식각공정, 예를 들어 반응성 이온 에칭(Reactive Ion Etching, RIE) 공정에 의해 완전히 식각시킴으로써 기판(401)의 필드 영역을 노출시킨다. 이후, 상기 감광막의 패턴을 제거시킨다.Then, a pattern of the photoresist film is formed on the active region of the substrate 401 so that an opening of a photoresist film (not shown) is positioned in the field region of the substrate 401, and the pattern of the photoresist film is used as an etching mask. The sacrificial nitride film 403 and the sacrificial oxide film 402 in the openings are completely etched by a dry etching process having anisotropic etching characteristics, for example, a reactive ion etching (RIE) process, thereby forming a field region of the substrate 401. Expose Thereafter, the pattern of the photosensitive film is removed.

이어서, 상기 남은 희생 질화막(403)을 식각 마스크층으로 이용하여 상기 노출된 필드 영역의 기판(401)을 반응성 이온 에칭 공정에 의해 3000Å 정도의 얕은 깊이로 식각시킨다. 이에 따라, 기판(401)의 필드 영역에 트렌치(404)가 형성된다.Subsequently, the remaining sacrificial nitride film 403 is used as an etch mask layer to etch the substrate 401 in the exposed field region to a shallow depth of about 3000 mm by a reactive ion etching process. As a result, a trench 404 is formed in the field region of the substrate 401.

도 5b를 참조하면, 상기 트렌치(404)의 형성이 완료되고 나면, 트렌치(404) 내의 반도체 기판(401) 표면 상에 절연막 예를 들어, 열산화막(405)을 열산화막 공정에 의해 200∼400Å의 두께로 성장시킨다. 여기서, 상기 열산화막(405)은 트렌치(404) 형성 후 플라즈마에 의해 손상된 트렌치(404) 내의 반도체 기판(401) 표면을 치유시키기 위한 것으로서 정확히는 상기 트렌치(404) 내의 반도체 기판(401) 표면 상의 원자배열에 존재하는 댕글링 본드(dangling bond)를 제거하기 위함이다. 또한, 상기 열산화막(405)은 향후 형성될 소자분리막(406)과의 접합 특성을 향상시켜주는 역할도 담당한다. 여기서, 상기 열산화막의 형성은 선택적인 것으로서 열산화막을 형성하지 않고 다음 공정을 진행할 수도 있다.Referring to FIG. 5B, after the formation of the trench 404 is completed, an insulating film, for example, a thermal oxide film 405 is formed on the surface of the semiconductor substrate 401 in the trench 404 by a thermal oxide film process. Grow to the thickness of. Here, the thermal oxide film 405 is to heal the surface of the semiconductor substrate 401 in the trench 404 damaged by the plasma after the trench 404 is formed, which is precisely an atom on the surface of the semiconductor substrate 401 in the trench 404. This is to remove dangling bonds in the array. In addition, the thermal oxide film 405 also plays a role of improving the bonding characteristics with the device isolation film 406 to be formed in the future. Here, the formation of the thermal oxide film is optional, and the next step may be performed without forming the thermal oxide film.

도 5c를 참조하면, 상기 트렌치(404) 및 그 외측의 희생 질화막(403) 상에 소자분리막용 절연막(406)을 상기 트렌치(404)를 충분히 메우도록 기판(401) 전면에 두껍게 적층한다. 이 때, 상기 트렌치(404) 내의 소자분리막용 절연막(406)에는 빈 공간, 즉 보이드(void)가 존재하지 않는 것이 바람직하다. 여기서, 상기 소자분리막용 절연막(406)은 반도체 소자의 설계 룰(design rule)에 따라 다소 차이가 있지만, O₃-TEOS(Tetra-Ethyl-Ortho-Silicate) 상압 화학기상증착(Atmosphere Pressure Chemical Vapor Deposition, APCVD) 공정이나 고밀도 플라즈마 화학기상증착(High Density Plasma Chemical Vapor Deposition, HDP CVD) 공정에 의해 적층될 수 있다.Referring to FIG. 5C, an insulating film 406 for device isolation layer is thickly stacked on the entire surface of the substrate 401 on the trench 404 and the sacrificial nitride film 403 outside thereof to sufficiently fill the trench 404. At this time, it is preferable that no void, that is, void, exist in the insulating film 406 for device isolation film in the trench 404. Here, the insulating layer 406 for the device isolation layer is slightly different depending on the design rule of the semiconductor device, but is O ₃ -TEOS (Tetra-Ethyl-Ortho-Silicate) Atmosphere Pressure Chemical Vapor Deposition It may be deposited by an APCVD process or a High Density Plasma Chemical Vapor Deposition (HDP CVD) process.

한편, 설명의 편의상 상기 소자분리막용 절연막(406)이 단일층으로 이루어지는 것을 기준으로 설명하였으나, 상기 소자분리막용 절연막(406)이 예를 들어, 산화막과 질화막으로 구성된 2중 이상의 복수층으로 이루어지는 것도 가능하다.On the other hand, for the sake of convenience of description, the insulating film for insulating device 406 is described as a single layer, but the insulating film for device isolation film 406 may include, for example, a plurality of two or more layers composed of an oxide film and a nitride film. It is possible.

이어, 도 5d에 도시한 바와 같이, 상기 소자분리막용 절연막(406)을 화학기계적연마 공정에 의해 연마시킴으로써 상기 희생 질화막(403)에 평탄화시킨다. 그런 다음, 상기 희생 질화막(403)을 인산 용액 등을 이용하여 습식 식각시킴으로써 상기 희생 산화막(402)을 노출시킨다. 이에 따라, 소자분리막(406a)이 완성되는데 상기 소자분리막은 종래의 소자분리막과는 달리 상기 희생 질화막(403)과 희생 산화막(402)의 높이만큼 기판으로부터 일정 부분 돌출된 형상을 갖는다. 5D, the sacrificial nitride film 403 is planarized by polishing the insulating film 406 for the device isolation film by a chemical mechanical polishing process. Thereafter, the sacrificial nitride film 403 is wet-etched using a phosphoric acid solution or the like to expose the sacrificial oxide film 402. As a result, the device isolation film 406a is completed. Unlike the conventional device isolation film, the device isolation film has a shape protruding from the substrate by the height of the sacrificial nitride film 403 and the sacrificial oxide film 402.

이와 같은 상태에서 도 5e에 도시한 바와 같이, 상기 소자분리막(406a)을 포함한 기판 전면 상에 절연막, 예를 들어 질화막(407)을 저압 화학기상증착 공정을 이용하여 500∼1500Å의 두께로 적층한다. In this state, as shown in FIG. 5E, an insulating film, for example, a nitride film 407, is laminated on the entire surface of the substrate including the device isolation film 406a to a thickness of 500 to 1500 kW using a low pressure chemical vapor deposition process. .

상기 질화막(407)이 적층된 상태에서 도 5f에 도시한 바와 같이, 에치백 공 정으로 이방성 식각 특성을 갖는 반응성 이온 에칭 공정을 이용하여 액티브 영역의 반도체 기판(401) 및 상기 소자분리막(406a)의 상부면이 노출될 때까지 상기 질화막(407) 및 희생 산화막(402)을 건식 식각한다. 이에 따라, 상기 소자분리막(406a)의 측벽에만 상기 질화막 즉, 이온 주입 방지막(407a)이 스페이서의 형태로 남게된다. As shown in FIG. 5F, the nitride film 407 is stacked, the semiconductor substrate 401 and the device isolation layer 406a in the active region using a reactive ion etching process having anisotropic etching characteristics as an etch back process. The nitride film 407 and the sacrificial oxide film 402 are dry etched until the top surface of the substrate is exposed. Accordingly, the nitride film, that is, the ion implantation prevention film 407a, remains only in the sidewall of the device isolation film 406a in the form of a spacer.

이와 같이, 상기 소자분리막의 측벽에 스페이서의 형태로 이온 주입 방지막(407a)이 형성된 상태에서 도 5g에 도시한 바와 같이, 상기 액티브 영역의 소정 부위에 게이트 절연막(122) 및 게이트 전극(123)을 순차적으로 형성한다. 상기 게이트 전극(123)은 리셋 트랜지스터의 게이트 전극일 수 있으며, 4T형 CMOS 이미지 센서인 경우에는 트랜스퍼 트랜지스터의 게이트 전극에 해당된다. 그런 다음, 상기 게이트 전극(123)의 소스 또는 드레인 영역에 LDD 구조를 위한 저농도의 불순물 이온 영역(410)을 형성한다. 상기 LDD 구조를 위한 저농도의 불순물 이온 영역(410)의 형성은 후속의 포토다이오드 영역을 위한 불순물 이온 주입 공정 이후에 실시하는 것도 가능하다.As illustrated in FIG. 5G, the gate insulating film 122 and the gate electrode 123 are formed on a predetermined portion of the active region in the state where the ion implantation prevention film 407a is formed on the sidewall of the device isolation film. Form sequentially. The gate electrode 123 may be a gate electrode of a reset transistor. In the case of a 4T type CMOS image sensor, the gate electrode 123 corresponds to a gate electrode of a transfer transistor. Then, a low concentration impurity ion region 410 for the LDD structure is formed in the source or drain region of the gate electrode 123. The formation of the low concentration impurity ion region 410 for the LDD structure may be performed after the impurity ion implantation process for the subsequent photodiode region.

이와 같은 상태에서, 상기 기판 전면 상에 감광막을 도포한 다음, 선택적으로 패터닝하여 포토다이오드 영역을 정의하는 감광막 패턴(421)을 형성한다. 즉, 상기 감광막 패턴에 의해 게이트 전극(123)과 상기 이온 주입 방지막(407a) 사이의 기판(401) 표면이 노출된다. 그런 다음, 기판 전면 상에 포토다이오드 형성을 위한 저농도의 불순물 이온 공정을 실시한다. 이에 따라, 상기 포토다이오드를 위한 저농도의 불순물 이온 영역(n-)(409)이 형성되며 상기 기판의 P-에피층과 pn 접합을 이루는 포토다이오드가 완성된다.In this state, a photoresist film is coated on the entire surface of the substrate and then selectively patterned to form a photoresist pattern 421 defining a photodiode region. That is, the surface of the substrate 401 between the gate electrode 123 and the ion implantation prevention film 407a is exposed by the photosensitive film pattern. Then, a low concentration impurity ion process for forming a photodiode is performed on the entire surface of the substrate. As a result, a low concentration of impurity ion regions (n-) 409 for the photodiode is formed, and a photodiode forming a pn junction with the P-epi layer of the substrate is completed.

이어, 도 5h에 도시한 바와 같이 상기 게이트 전극(123)의 좌우 측벽에 스페이서(129)를 형성한다. 그런 다음, 상기 기판 전면 상에 감광막을 도포한 다음, 선택적으로 패터닝하여 상기 스페이서(129)와 이온 주입 방지막(407a) 사이의 기판 표면을 노출시키는 감광막 패턴(422)을 형성한다. 이어서, 상기 감광막 패턴(422)을 이온 주입 마스크로 이용하여 상기 기판 전면 상에 중농도의 p형 불순물 이온을 기판(401)에 수직한 방향으로 주입한다. 이에 따라, 소자분리막(406a)과 스페이서(129)에 의해 정의되는 액티브 영역의 기판 내부에는 중농도의 불순물 영역(p^o)(411)이 형성된다. 상기 중농도의 불순물 영역(411)은 상기 포토다이오드의 (n-) 영역(409) 상부에 위치한다. 여기서, 상기 (p^o) 영역(411)은 상기 포토다이오드 영역의 기판 표면에서 발생하는 암전류를 저감시키는 역할을 수행한다. 보다 구체적으로 살펴보면, 상기 포토다이오드를 형성하기 위해 주입된 불순물 이온(n-)들에 의해 포토다이오드 영역의 기판 표면에 결함이 발생하게 되는데, 이들 결함에 의해 전하 캐리어가 발생하게 되고, 발생된 전하 캐리어가 플로팅 확산 영역으로 이동하여 암전류를 유발하게 된다. 상기 (p^o) 영역(411)은 상기 전하 캐리어를 포집하여 암전류 발생을 미연에 방지하는 역할을 수행한다.Subsequently, as illustrated in FIG. 5H, spacers 129 are formed on the left and right sidewalls of the gate electrode 123. Then, a photoresist film is coated on the entire surface of the substrate, and then selectively patterned to form a photoresist pattern 422 exposing the surface of the substrate between the spacer 129 and the ion implantation prevention film 407a. Subsequently, a medium concentration of p-type impurity ions is implanted in the direction perpendicular to the substrate 401 using the photoresist pattern 422 as an ion implantation mask. As a result, a medium concentration impurity region (p ^o ) 411 is formed in the substrate of the active region defined by the isolation layer 406a and the spacer 129. The medium concentration impurity region 411 is positioned above the (n−) region 409 of the photodiode. Here, the (p ^o ) region 411 serves to reduce dark current generated on the substrate surface of the photodiode region. In more detail, defects are generated on the surface of the substrate of the photodiode region by impurity ions (n−) implanted to form the photodiode, and these defects generate charge carriers and generate generated charges. The carrier moves into the floating diffusion region causing a dark current. The (p ^o ) region 411 captures the charge carriers and prevents dark current from occurring.

이와 같은 상태에서, 도 5i에 도시한 바와 같이 상기 도 5h의 감광막 패턴(422)을 그대로 유지한 상태에서 고농도의 p형 불순물 이온을 기판에 소정 각도만큼 경사진 각도로 주입하여 상기 이온 주입 방지막(407a) 하부의 기판 내부에 고농도의 불순물 이온 영역(p+)(412)을 형성한다. In such a state, as shown in FIG. 5I, a high concentration of p-type impurity ions are implanted into the substrate at an inclined angle by a predetermined angle while the photoresist pattern 422 of FIG. 5H is maintained as it is. A high concentration of impurity ion regions (p +) 412 is formed inside the substrate under 407a.

이 때, 상기 (p+)영역을 위한 이온 주입시 각도는 게이트 전극(123)과 소자분리막(406a) 사이의 폭(W), 포토다이오드 영역의 n형 불순물 이온 영역(n-)의 깊이(H₁) 및 감광막 패턴의 높이(H₂)를 고려하여 적절한 각도를 결정하는데 그 상관 관계는 다음의 수학식으로 표현된다.At this time, the ion implantation angle for the (p +) region is the width W between the gate electrode 123 and the device isolation layer 406a, and the depth H of the n-type impurity ion region n− of the photodiode region. ₁ ) and an appropriate angle are determined in consideration of the height H ₂ of the photoresist pattern. The correlation is expressed by the following equation.

tanθ = W/(H₁+H₂)tanθ = W / (H ₁ + H ₂ )

상기 (p+) 영역(412)은 상기 포토다이오드의 (n-) 영역(409) 상부에 형성되는 (p^o)(411) 영역과 마찬가지로, 암전류 발생을 최소화하는 역할을 수행한다. 즉, 포토다이오드 영역과 소자분리막(406a) 사이에 상기 포토다이오드의 (n-) 영역(409)에 반대되는 도전형의 (p+) 영역(412)을 형성됨으로써 전하, 정공이 쌍(Electron hole pair, EHP)을 이루어 포토다이오드 영역과 소자분리막(406a) 사이의 경계면에서 발생하는 암전류를 미연에 방지할 수 있게 된다. 한편, (p+) 영역은 그 깊이(d3)가 상기 포토다이오드의 (n-) 영역의 깊이에 상응하도록 형성하거나, 소자분리막(406a)의 깊이에 상응하도록 형성한다.The (p +) region 412 plays a role of minimizing dark current generation, similar to the (p ^o ) 411 region formed on the (n−) region 409 of the photodiode. That is, a conductive (p +) region 412 opposite to the (n−) region 409 of the photodiode is formed between the photodiode region and the device isolation layer 406a so that charge and hole pairs are formed. , EHP) can prevent the dark current generated at the interface between the photodiode region and the device isolation film 406a in advance. Meanwhile, the (p +) region is formed such that the depth d3 corresponds to the depth of the (n−) region of the photodiode or corresponds to the depth of the device isolation film 406a.

이후, 도면에 도시하지 않았지만 소스/드레인 형성을 위한 고농도의 n형 불순물 이온 주입 공정 등과 같은 통상의 CMOS 이미지 센서 제조 단위 공정을 적용하면 본 발명에 따른 CMOS 이미지 센서의 제조방법은 완료된다.Subsequently, although not shown in the drawings, if a conventional CMOS image sensor manufacturing unit process such as a high concentration n-type impurity ion implantation process for source / drain formation is applied, the method of manufacturing a CMOS image sensor according to the present invention is completed.

이상과 같은 본 발명의 CMOS 이미지 센서의 제조방법은 전술한 바와 같이 도 6의 B-B`선에 따른 단면을 기준으로 설명하였으나, 포토다이오드와 접하는 모든 필드 영역의 소자분리막(406a)에 대해서도 동일하게 적용된다.As described above, the method of manufacturing the CMOS image sensor according to the present invention has been described with reference to the section taken along the line BB ′ of FIG. 6, but the same applies to the device isolation film 406a in all the field regions in contact with the photodiode. do.

또한, 본 발명의 실시예는 3T형 CMOS 이미지 센서를 중심으로 설명하였으나, 액티브 영역과 필드 영역의 경계면에서의 이온 주입에 의한 기판 손상의 방지라는 기술적 사상을 구현함에 있어서 3T형 이상의 모든 CMOS 이미지 센서에 동일하게 적용할 수 있음은 물론이다.In addition, although the embodiment of the present invention has been described with reference to the 3T type CMOS image sensor, all the CMOS image sensors of type 3T or higher in implementing the technical idea of preventing damage to the substrate by ion implantation at the interface between the active region and the field region. Of course, the same can be applied to.

본 발명에 따른 CMOS 이미지 센서 및 그 제조방법은 다음과 같은 효과가 있다.CMOS image sensor and a method of manufacturing the same according to the present invention has the following effects.

포토다이오드와 접하는 소자분리막의 형상을 기판보다 돌출되게 형성하고 소자분리막의 격벽에 스페이서 형태의 이온 주입 방지막을 형성함으로써 포토다이오드 형성시 주입되는 불순물 이온이 소자분리막과 액티브 영역 사이의 경계면의 기판에 주입되지 않게 되어 해당 경계면에서의 이온 주입에 의한 결함 발생을 미연에 방지할 수 있게 된다. Impurity ions implanted during photodiode implantation are implanted into the substrate at the interface between the device isolation layer and the active region by forming the device isolation layer in contact with the photodiode so as to protrude from the substrate and forming an ion implantation prevention layer in the form of a spacer on the partition wall of the device isolation layer. This prevents the occurrence of defects due to ion implantation at the interface, in advance.

또한, 상기 이온 주입 방지막 하부의 기판 내부에 상기 포토다이오드 (n-)영역과 반대 도전형인 (p+)영역을 형성함으로써 포토다이오드 영역의 (n-)영역과 소자분리막 사이에서의 암전류 발생 가능성을 최소화할 수 있어 CMOS 이미지 센서의 동작 신뢰성을 향상시킬 수 있게 된다.In addition, by forming a (p +) region opposite to the photodiode (n−) region inside the substrate under the ion implantation prevention layer, the possibility of dark current between the (n−) region of the photodiode region and the device isolation layer is minimized. This can improve the operational reliability of the CMOS image sensor.

Claims

An isolation layer defining a photodiode region of the active region and protruding from the surface of the first conductive semiconductor substrate by a predetermined thickness;

A sacrificial oxide film formed on the substrate surfaces on the left and right sides of the device isolation film;

An ion implantation prevention layer in contact with the device isolation layer partition wall and formed on the sacrificial oxide layer;

And a high concentration of a first conductivity type impurity ion region formed inside the substrate under the ion implantation prevention film.

The CMOS image sensor as claimed in claim 1, wherein the ion implantation prevention film is formed of a nitride film.

The CMOS image sensor as claimed in claim 1, wherein the ion implantation prevention film is formed to a thickness of 500 to 1500 kPa.

The CMOS image sensor of claim 1, wherein the ion implantation prevention layer has a predetermined width and is formed along an inner circumference of the photodiode.

Forming a device isolation film having a shape protruding from the substrate on the first conductive semiconductor substrate;

Forming a spacer-type ion implantation prevention film on left and right partitions of the device isolation film;

Sequentially forming a gate insulating film and a gate electrode on the semiconductor substrate;

Forming an impurity region of a second conductivity type for a photodiode in the substrate between the gate electrode and the ion implantation prevention film;

Forming a spacer on sidewalls of the gate electrode;

And forming a high concentration of the first conductivity type impurity ion region in the substrate under the ion implantation prevention film.

The method of claim 5, wherein the forming of the device isolation film,

Sequentially depositing a sacrificial oxide film and a hard mask layer on a semiconductor substrate,

Forming an opening of the sacrificial oxide film and the hard mask layer in the field region of the substrate to expose a surface of the substrate in the opening;

Forming a trench in the exposed substrate using the hard mask layer as an etching mask;

Filling the insulating film for device isolation film in the trench and then planarizing the hard mask layer;

And removing the hard mask layer to form an isolation layer.

The method of claim 5, wherein the first concentration of the first conductivity type impurity ion region formed in the substrate below the ion implantation prevention film to correspond to the depth of the second conductivity type impurity region for the photodiode. Method of manufacturing a CMOS image sensor.

The method of claim 5, wherein the ion implantation prevention film is formed of a nitride film.

6. The method of manufacturing a CMOS image sensor according to claim 5, wherein said insulating film is formed to a thickness of 500-1500 GPa.

The method of claim 5, wherein the forming of a high concentration of the first conductivity type impurity ion region in the substrate under the ion implantation prevention film comprises:

A method of manufacturing a CMOS image sensor, characterized by injecting a high concentration of first conductivity type impurity ions onto a substrate at an angle [theta] inclined by a predetermined angle to the substrate.

The method of claim 10, wherein the inclination angle (θ) is

according to the formula tanθ = W / (H ₁ + H ₂ ),

W denotes the width between the device isolation layer and the gate electrode, H ₁ denotes the depth of the second conductivity type impurity ion region for the photodiode region, and H ₂ denotes the high concentration of the first conductivity type impurity ion A method of manufacturing a CMOS image sensor characterized by referring to the height of the photosensitive film pattern used in the injection.