KR20060088218A - 전자 방출 소자 - Google Patents

Abstract

본 발명은 스페이서 주위의 시인성과 표시 균일도를 높이기 위한 전자 방출 소자에 관한 것으로서, 본 발명에 따른 전자 방출 소자는 서로 대향 배치되는 제1 기판 및 제2 기판과, 제1 기판에 형성되는 구동 전극들과, 적어도 하나의 구동 전극들에 전기적으로 연결되며 제1 기판 상에 설정되는 단위 화소마다 제공되는 전자 방출부들과, 제2 기판 위에서 적어도 하나의 전자 방출부에 대응하여 배치되는 형광층들과, 제1 기판과 제2 기판 사이에 배치되는 스페이서들을 포함한다. 이 때, 스페이서를 사이에 두고 위치하는 스페이서 일측 열들과 타측 열들의 전자 방출부들은 해당 단위 화소에서 스페이서를 향해 위치하고, 스페이서와 인접한 스페이서 양측 열의 전자 방출부들은 제1 기판의 상면과 예각의 경사각을 두고 위치한다.

스페이서, 전자방출부, 캐소드전극, 게이트전극, 절연층, 대향전극, 형광층, 애노드전극

Description

전자 방출 소자 {ELECTRON EMISSION DEIVCE}

도 1은 본 발명의 제1 실시예에 따른 전자 방출 소자의 부분 분해 사시도이다.

도 2는 본 발명의 제1 실시예에 따른 전자 방출 소자의 부분 단면도이다.

도 3은 도 1에 도시한 캐소드 전극의 부분 확대도이다.

도 4는 본 발명의 제2 실시예에 따른 전자 방출 소자의 부분 단면도이다.

본 발명은 전자 방출 소자에 관한 것으로서, 보다 상세하게는 스페이서 주위의 시인성과 표시 균일도를 높이기 위하여 제1 기판 상의 화소 배열을 개선한 전자 방출 소자에 관한 것이다.

일반적으로 전자 방출 소자는 전자원의 종류에 따라 열음극(hot cathode)을 이용하는 방식과 냉음극(cold cathode)을 이용하는 방식으로 분류할 수 있다.

여기서, 냉음극을 이용하는 방식의 전자 방출 소자로는 전계 방출 어레이(field emitter array; FEA)형, 표면 전도 에미션(surface conduction emission; SCE)형, 금속-절연층-금속(metal-insulator-metal; MIM)형 및 금속-절연층-반도체 (metal-insulator-semiconductor; MIS)형 등이 알려져 있다.

상기 MIM형과 MIS형 전자 방출 소자는 각각 금속/절연층/금속(MIM)과 금속/절연층/반도체(MIS) 구조로 이루어진 전자 방출부를 형성하고, 절연층을 사이에 두고 위치하는 두 금속 또는 금속과 반도체 사이에 전압을 인가할 때 높은 전자 전위를 갖는 금속 또는 반도체로부터 낮은 전자 전위를 갖는 금속쪽으로 전자가 이동 및 가속되면서 방출되는 원리를 이용한다.

상기 SCE형 전자 방출 소자는 일 기판 위에 서로 마주보며 배치된 제1 전극과 제2 전극 사이에 도전 박막을 제공하고 이 도전 박막에 미세 균열을 제공함으로써 전자 방출부를 형성하며, 양 전극에 전압을 인가하여 도전 박막의 표면으로 전류가 흐를 때 전자 방출부로부터 전자가 방출되는 원리를 이용한다.

그리고 상기 FEA형 전자 방출 소자는 일 함수(work function)가 낮거나 종횡비가 큰 물질을 전자원으로 사용할 경우 진공 중에서 전계에 의해 쉽게 전자가 방출되는 원리를 이용한 것으로서, 몰리브덴(Mo) 또는 실리콘(Si) 등을 주 재질로 하는 선단이 뾰족한 팁 구조물이나 카본 나노튜브, 흑연, 다이아몬드상 카본과 같은 카본계 물질을 전자원으로 적용한 예가 개발되고 있다.

이와 같이 냉음극을 이용하는 전자 방출 소자는 진공 용기를 구성하는 두 기판 중 제1 기판 위에 전자 방출부와 더불어 전자 방출부의 전자 방출을 제어하는 구동 전극들을 구비하며, 제2 기판 위에 형광층과 더불어 제1 기판 측에서 방출된 전자들이 형광층을 향해 효율적으로 가속되도록 하는 전자 가속 전극을 구비하여 소정의 발광 또는 표시 작용을 하게 된다.

상기 진공 용기 내부의 제1 기판과 제2 기판 사이에는 제2 기판 상의 비발광 영역에 대응하는 위치에 다수의 스페이서가 설치된다. 이들 스페이서는 제1 기판과 제2 기판의 간격을 일정하게 유지시키고, 외기압에 의한 진공 용기의 변형 또는 파손을 방지하는 역할을 한다.

그런데 상기한 전자 방출 소자들 중 몇몇의 전자 방출 소자들에서는 전자 방출부의 구조 특성상 전자 방출부에서 제2 기판을 향해 전자들이 방출될 때, 전자들의 평균 행로가 제2 기판 면에 수직하지 않고 비스듬한 각도를 가지게 된다. 이 경우, 스페이서에 전자들이 부딪혀 스페이서가 쉽게 대전되며, 대전된 스페이서는 스페이서 주위를 지나는 전자빔 경로를 왜곡시켜 스페이서 주위의 시인성과 표시 균일도를 저하시킨다.

따라서 본 발명은 상기한 문제점을 해소하기 위한 것으로서, 본 발명의 목적은 스페이서의 대전을 억제하여 스페이서 주위의 시인성과 표시 균일도를 높일 수 있는 전자 방출 소자를 제공하는데 있다.

상기의 목적을 달성하기 위하여, 본 발명은 서로 대향 배치되는 제1 기판 및 제2 기판과, 제1 기판에 형성되는 구동 전극들과, 적어도 하나의 구동 전극들에 전기적으로 연결되며 제1 기판 상에 설정되는 단위 화소마다 제공되는 전자 방출부들과, 제2 기판 위에서 적어도 하나의 전자 방출부에 대응하여 배치되는 형광층들과, 제1 기판과 제2 기판 사이에 배치되는 스페이서들을 포함하는 전자 방출 소자를 제 공한다. 이 때, 스페이서를 사이에 두고 위치하는 스페이서 일측 열들과 타측 열들의 전자 방출부들은 해당 단위 화소에서 스페이서를 향해 위치하고, 스페이서와 인접한 스페이서 양측 열의 전자 방출부들은 제1 기판의 상면과 예각의 경사각을 두고 위치하여 실질적으로 스페이서의 높이 방향을 따라 스페이서와 평행한 전자빔 평균 행로를 가진다.

이하, 첨부한 도면을 참고하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하면 다음과 같다.

도 1은 본 발명의 제1 실시예에 따른 전자 방출 소자의 부분 분해 사시도이고, 도 2는 도 1의 조립 상태를 나타내는 부분 단면도이며, 도 3은 도 1에 도시한 캐소드 전극의 부분 확대도이다.

도면을 참고하면, 전자 방출 소자는 내부 공간부를 사이에 두고 서로 대향 배치되어 진공 용기를 구성하는 제1 기판(2)과 제2 기판(4)을 포함한다. 이 기판들 중 제1 기판(2)에는 전자 방출을 위한 구성이 제공되고, 제2 기판(4)에는 전자에 의해 가시광을 방출하여 소정의 발광 또는 표시를 행하는 구성이 제공된다.

보다 구체적으로, 제1 기판(2) 위에는 게이트 전극들(6)이 제1 기판(2)의 일 방향(도면의 x축 방향)을 따라 스트라이프 패턴으로 형성되고, 게이트 전극들(6)을 덮으면서 제1 기판(2) 전체에 절연층(8)이 형성된다. 절연층(8) 위에는 캐소드 전극들(10)이 게이트 전극(6)과 직교하는 방향(도면의 y축 방향)을 따라 스트라이프 패턴으로 형성된다.

상기 게이트 전극(6)과 캐소드 전극(10)의 교차 영역이 단위 화소(서브-픽 셀) 영역을 이루며, 각 단위 화소 영역마다 전자 방출부(12)가 캐소드 전극(10)과 접촉하며 위치한다. 전자 방출부(12)는 절연층(8) 위에서 캐소드 전극(10)의 측면과 접촉하며 위치할 수 있는데, 일례로 캐소드 전극(10)이 일측 가장자리에 오목부들(10a)을 형성하고, 전자 방출부(12)가 이 오목부들(10a)을 채우며 그 내측에 위치할 수 있다.

상기 캐소드 전극(10)에 오목부(10a)를 형성한 구조에서는 캐소드 전극(10)에 둘러싸이지 않고 개방된 전자 방출부(12)의 일측 가장자리에 전자 방출을 위한 전계를 집중시킬 수 있으며, 전자 방출부들(12) 사이로 담을 형성하는 캐소드 전극(10) 부위가 이웃 단위 화소에 인가된 구동 전압에 의한 전자 방출부(12)로의 전계 침투를 차단하여 단위 화소별 구동을 정확하게 제어하는데 도움을 준다.

본 실시예에서 전자 방출부(12)는 전계가 가해지면 전자를 방출하는 물질들, 가령 카본계 물질 또는 나노미터(nm) 사이즈 물질로 이루어진다. 전자 방출부(12)로 사용 바람직한 물질로는 카본 나노튜브, 흑연, 흑연 나노파이버, 다이아몬드, 다이아몬드상 카본, C₆₀, 실리콘 나노와이어 및 이들의 조합 물질이 있으며, 제조법으로는 직접 성장, 스크린 인쇄, 화학기상증착 또는 스퍼터링 등이 적용될 수 있다.

그리고 절연층(8) 위로 대향 전극(14)이 전자 방출부(12)와 임의의 거리를 두고 위치한다. 대향 전극(14)은 절연층(8)에 형성된 비어 홀(via hole, 8a)을 통해 게이트 전극(6)과 접촉하여 이와 전기적으로 연결되며, 전자 방출 소자 작용시 게이트 전극(6)과 동일한 구동 전압을 인가받는다.

상기 대향 전극(14)은 캐소드 전극(10)과 게이트 전극(6)에 소정의 구동 전압이 인가되어 전자 방출부(12) 주위에 전자 방출을 위한 전계를 형성할 때, 그 자신을 통해 전자 방출부(12) 주위에 전자 방출을 위한 전계를 추가로 형성하여 전자 방출부(12)에 가해지는 전계 세기를 높이는 역할을 한다. 따라서 대향 전극(14)을 구비한 전자 방출 소자는 게이트 전극들(6)에 구동 전압을 낮게 걸면서도 전자 방출부(12)로부터 전자들을 양호하게 방출시키는 장점을 갖는다.

다음으로, 제1 기판(2)에 대향하는 제2 기판(4)의 일면에는 형광층(16), 일례로 적색과 녹색 및 청색의 형광층들(16R, 16G, 16B)이 서로간 임의의 간격을 두고 형성되고, 각 형광층(16) 사이로 화면의 콘크라스트 향상을 위한 흑색층(18)이 형성된다. 형광층(16)은 제1 기판(2) 상에 설정된 단위 화소 영역에 일대일로 대응 배치되거나, 캐소드 전극(10) 방향을 따라 하나 이상의 단위 화소 영역에 대응하여 배치될 수 있다. 이 때, 세가지 색 형광층(16R, 16G, 16B)에 대응하는 3개의 단위 화소가 모여 하나의 화소를 이룬다.

상기 형광층(16)과 흑색층(18) 위로는 알루미늄과 같은 금속막으로 이루어진 애노드 전극(20)이 형성된다. 애노드 전극(20)은 외부로부터 전자빔 가속에 필요한 전압을 인가받으며, 형광층(16)에서 방사된 가시광 중 제1 기판(2)을 향해 방사된 가시광을 제2 기판(4) 측으로 반사시켜 화면의 휘도를 높이는 역할을 한다.

한편, 애노드 전극(20)은 금속막이 아닌 투명한 도전막으로 이루어질 수 있다. 이 경우, 애노드 전극(20)은 제2 기판(4)을 향한 형광층(16)과 흑색층(18)의 일면에 배치되며, 소정의 패턴으로 구분되어 복수개로 형성될 수 있다.

그리고 제1 기판(2)과 제2 기판(4) 사이에는 복수의 스페이서(22, 도면에서는 하나의 스페이서 만을 도시)가 설치되어 양 기판 사이의 간격을 일정하게 유지시킨다. 스페이서(22)는 형광층(16)을 침범하지 않도록 흑색층(18)이 위치하는 비발광 영역에 배치되며, 일례로 립(rib) 구조로 이루어져 서로 이웃한 두 열의 캐소드 전극(10) 사이에서 캐소드 전극(10)과 나란하게 위치한다.

상기 스페이서(22)의 형상은 립 구조에 한정되지 않고, 원 기둥, 사각 기둥, 십자 기둥 또는 그 이외의 형상으로 이루어질 수 있다.

이 때, 스페이서(22)를 중심으로 스페이서(22)의 일측에 위치하는 캐소드 전극들(10)과 스페이서(22)의 타측에 위치하는 캐소드 전극들(10)을 각각의 그룹으로 구분지으면, 이 두 그룹의 캐소드 전극들(10)은 스페이서(22)를 향한 일측면에 전자 방출부(12)를 배치한다. 이로써 두 그룹의 캐소드 전극들(10)에 제공된 전자 방출부들(12)은 스페이서(22)를 사이에 두고 서로 마주보는 배열 구조를 이룬다.

그리고 스페이서(22)와 가장 인접하게 배치되는 단위 화소들의 전자 방출부(12)와 대향 전극(14)은, 제1 기판(2)의 상면으로부터 제2 기판(4)을 향해 예각의 경사각(??, 도 2 참고)을 두고 비스듬하게 위치한다. 이는 스페이서(22)와 가장 가까운 단위 화소의 전자 방출부(12)에서 전자가 방출될 때, 방출 전자의 초기 발사각을 스페이서(22)의 높이 방향(도면의 z축 방향)과 실질적으로 평행하게 만들기 위함이다.

이를 위해 스페이서(22)가 놓이는 제1 기판(2) 부위에는 제2 기판(4)을 향해 돌출되는 돌출부(24)가 형성된다. 이 돌출부(24)는 스페이서(22)가 놓이는 평탄부(24a)와, 제1 기판(2)의 상면과 평탄부(24a)를 연결하며 제1 기판(2)의 상면과 예각의 경사각(??)을 두고 위치하는 경사부(24b)로 이루어지고, 이 경사부(24b)에 전자 방출부(12)와 대향 전극(14)이 위치한다. 제1 기판(2) 위에 게이트 전극들(6)을 형성하기 전, 에칭 등의 공법으로 제1 기판(2) 표면을 요철 처리하여 돌출부(24)를 형성할 수 있다.

이 때, 도 1 및 도 2에 도시한 구성이 게이트 전극(6) 방향을 따라 동일한 형상으로 반복 배치되며, 수십개 내지 수백개의 캐소드 전극들(10) 마다 하나의 스페이서(22)가 위치한다.

상기 구성의 전자 방출 소자는 외부로부터 게이트 전극(6)과 캐소드 전극(10) 및 애노드 전극(20)에 소정의 전압을 공급하여 구동하는데, 예를 들어 게이트 전극(6)과 캐소드 전극(10)에는 수 내지 수십 볼트의 전압 차를 갖는 구동 전압이 인가되고, 애노드 전극(20)에는 수백 내지 수천 볼트의 직류 전압이 인가된다.

이로써 게이트 전극(6)과 캐소드 전극(10)간 전압 차가 임계치 이상인 단위 화소에서 전자 방출부(12) 주위에 전계가 형성되어 이로부터 전자가 방출되고, 방출된 전자들은 애노드 전극(20)에 인가된 고전압에 이끌려 대응되는 형광층(16)에 충돌하여 이를 발광시킨다.

이 과정에서 전자 방출부(12)에서 방출되는 전자들의 평균 행로를 살펴보면, 이 평균 행로는 제2 기판(4) 면에 수직하지 않고 제2 기판(4)의 법선과 임의의 경사각을 갖게 되는데, 스페이서(22)와 가장 가까운 단위 화소의 전자 방출부(12)는 전술한 돌출부(24)에 의해 제1 기판(2)의 상면과 예각의 경사각(??)을 두고 비스듬하게 위치함에 따라, 이 화소의 전자 방출부(12)에서 나오는 전자들은 실질적으로 스페이서(22)의 높이 방향을 따라 스페이서(22)와 평행하게 진행하게 된다.

따라서, 본 실시예의 전자 방출 소자는 스페이서(22)에 전자가 충돌하는 것을 억제하여 스페이서(22)의 대전을 최소화할 수 있으며, 그 결과 스페이서(22)의 대전으로 인한 전자빔 경로 왜곡을 방지하여 스페이서(22) 주위의 시인성과 표시 균일도를 높일 수 있다. 이 때, 제1 기판(2) 상에 설정되는 단위 화소들과 제2 기판(4)에 형성되는 형광층(16)은 서로가 동일한 간격을 두고 위치한다.

도 4는 본 발명의 제2 실시예에 따른 전자 방출 소자의 부분 단면도이다. 도면의 편의를 위해 절연층과 게이트 전극은 생략하였다.

도면을 참고하면, 본 실시예는 전술한 제1 실시예의 구성을 기본으로 하면서 각 화소간 이격 거리가 한 화소내 단위 화소들간 이격 거리보다 크게 이루어지는 구성을 제공한다. 이 때, 각 화소간 이격 거리는 모두 동일한 값을 가진다.

즉, 도 3에서 한 화소내 단위 화소들의 중심간 거리를 A로 표시하고, 다른 화소에 속하는 서로 이웃한 두 단위 화소의 중심간 거리를 B로 표시하면, B가 A보다 큰 값을 가진다. 도시한 A와 B의 크기는 소자 전체에 동일하게 설정되며, 이러한 관계는 제2 기판(4)에 형성되는 형광층(16)에도 동일하게 적용된다. 도면에서는 편의상 스페이서(22) 주위의 형광층(16)을 작은 폭으로 도시하였으나, 모든 형광층(16)은 동일한 폭으로 형성된다.

상기 전자 방출부들(12)이 스페이서(22)를 사이에 두고 서로 마주보는 배열 구조에서는 필연적으로 스페이서(22)와 가장 멀리 떨어진 부위에서 서로 이웃한 두 열의 전자 방출부(12)가 서로 등을 지고 위치하기 때문에, 이 부위에서 휘도 저하가 일어날 수 있다. 그런데 상기와 같이 각 화소간 이격 거리를 크게 적용한 구조에서는 상기 지점에서의 휘도 저하를 시청자가 인지하지 못하게 되며, 그 결과 화면의 표시 균일도가 높아지는 효과를 얻을 수 있다.

상기에서는 FEA형 전자 방출 소자에 대해 설명하였으나, 본 발명은 여기에 한정되지 않고 전자빔의 평균 행로가 제2 기판 면에 수직하지 않은 다른 전자 방출 소자들, 예를 들어 SCE형 전자 방출 소자에도 용이하게 적용될 수 있다.

또한, 상기에서는 본 발명의 바람직한 실시예에 대하여 설명하였지만, 본 발명은 이에 한정되는 것이 아니고 특허청구범위와 발명의 상세한 설명 및 첨부한 도면의 범위 안에서 여러 가지로 변형하여 실시하는 것이 가능하고 이 또한 본 발명의 범위에 속하는 것은 당연하다.

이와 같이 본 발명에 따르면, 스페이서와 가까운 단위 화소의 전자 방출부에서 나오는 전자들은 실질적으로 스페이서의 높이 방향을 따라 스페이서와 평행하게 진행한다. 따라서 본 발명의 전자 방출 소자는 스페이서에 전자가 충돌하는 것을 억제하여 스페이서의 대전을 최소화하고, 그 결과 스페이서의 대전으로 인한 전자빔 경로 왜곡을 억제하여 스페이서 주위의 시인성과 표시 균일도를 높일 수 있다.

Claims (10)

1. 서로 대향 배치되는 제1 기판 및 제2 기판과;

   상기 제1 기판에 형성되는 구동 전극들과;

   상기 적어도 하나의 구동 전극들에 전기적으로 연결되며 상기 제1 기판 상에 설정되는 단위 화소마다 제공되는 전자 방출부들과;

   상기 제2 기판 위에서 상기 적어도 하나의 전자 방출부에 대응하여 배치되는 형광층들; 및

   상기 제1 기판과 제2 기판 사이에 배치되는 스페이서들을 포함하며,

   상기 스페이서를 사이에 두고 위치하는 스페이서 일측 열들과 타측 열들의 전자 방출부들이 해당 단위 화소에서 스페이서를 향해 위치하고,

   상기 스페이서와 인접한 스페이서 양측 열의 전자 방출부들이 상기 제1 기판의 상면과 예각의 경사각을 두고 위치하여 실질적으로 스페이서의 높이 방향을 따라 스페이서와 평행한 전자빔 평균 행로를 가지는 전자 방출 소자.
2. 제1항에 있어서,

   상기 구동 전극들이 상기 제1 기판 위에 형성되는 게이트 전극들과, 절연층을 사이에 두고 게이트 전극들 상부에 형성되는 캐소드 전극들을 포함하며,

   상기 전자 방출부가 상기 절연층 위에서 상기 캐소드 전극의 일측면과 접촉하며 위치하는 전자 방출 소자.
3. 제2항에 있어서,

   상기 캐소드 전극이 일측 가장자리를 따라 오목부를 형성하고, 상기 전자 방출부가 오목부를 채우며 오목부 내측에 위치하는 전자 방출 소자.
4. 제2항에 있어서,

   상기 절연층 위에서 상기 전자 방출부와 이격되어 위치함과 아울러 상기 게이트 전극과 전기적으로 연결되어 동일 전압을 인가받는 대향 전극을 더욱 포함하는 전자 방출 소자.
5. 제1항에 있어서,

   상기 전자 방출부가 카본 나노튜브, 흑연, 흑연 나노파이버, 다이아몬드, 다이아몬드상 카본, C₆₀ 및 실리콘 나노와이어 이루어진 군으로부터 선택된 적어도 하나의 물질을 포함하는 전자 방출 소자.
6. 제1항에 있어서,

   상기 제1 기판이 상기 스페이서가 고정되는 위치마다 돌출부를 형성하고,

   상기 돌출부는 스페이서가 놓이는 평탄부와, 제1 기판의 상면과 예각의 경사각을 가지며 평탄부와 제1 기판의 상면을 연결하는 경사부를 포함하며,

   상기 전자 방출부가 상기 경사부 위에 형성되는 전자 방출 소자.
7. 제1항에 있어서,

   상기 스페이서가 립(rib) 형상을 갖는 전자 방출 소자.
8. 제1항에 있어서,

   상기 제1 기판 상에 설정되는 단위 화소들과 상기 형광층들이 서로가 동일한 간격을 두고 위치하는 전자 방출 소자.
9. 제1항에 있어서,

   상기 형광층들이 적색, 녹색 및 청색의 형광층을 포함하고, 세가지 색 형광층에 대응하는 3개의 단위 화소들이 하나의 화소를 구성하며,

   상기 각 화소간 이격 거리가 한 화소내 단위 화소들간 이격 거리보다 크게 이루어지는 전자 방출 소자.
10. 제1항에 있어서,

    상기 형광층의 어느 일면에 위치하는 적어도 하나의 애노드 전극을 더욱 포함하는 전자 방출 소자.

Images