KR20080016039A - 전자 방출 디바이스 및 이를 이용한 전자 방출 디스플레이 - Google Patents

Abstract

본 발명은 서브픽셀 간 휘도 균일도를 높일 수 있는 전자 방출 디바이스 및 이를 이용한 전자 방출 디스플레이에 관한 것이다. 본 발명에 따른 전자 방출 디바이스 및 이를 이용한 전자 방출 디스플레이는 제1 기판과, 제1 기판 위에 형성되는 캐소드 전극들과, 캐소드 전극들에 전기적으로 연결되는 전자 방출부들과, 절연층을 사이에 두고 캐소드 전극들 상부에 위치하며 캐소드 전극들과 조합되어 복수의 서브픽셀을 형성하는 게이트 전극들을 포함하고, 게이트 전극들이 서브픽셀마다 전자 방출부 개방을 위한 개구부들을 20 내지 30개 형성한다.

휘도균일도, 캐소드전극, 전자방출부, 게이트전극, 개구부

Description

전자 방출 디바이스 및 이를 이용한 전자 방출 디스플레이 {ELECTRON EMISSION DEVICE AND ELECTRON EMISSION DISPLAY USING THE SAME}

도 1은 본 발명의 일 실시예에 따른 전자 방출 디스플레이의 부분 분해 사시도이다.

도 2는 본 발명의 일 실시예에 따른 전자 방출 디스플레이의 부분 단면도이다.

도 3은 본 발명의 일 실시예에 따른 전자 방출 디바이스의 부분 평면도이다.

도 4는 본 발명의 일 실시예에 따른 전자 방출 디스플레이에서 서브픽셀간 휘도 균일도 변화를 측정하여 나타낸 그래프이다.

본 발명은 전자 방출 디바이스에 관한 것으로서, 보다 상세하게는 서브픽셀 간 휘도 균일도를 높일 수 있는 전자 방출 디바이스 및 이를 이용한 전자 방출 디스플레이에 관한 것이다.

일반적으로 전자 방출 소자(electron emission element)는 전자원의 종류에 따라 열음극을 이용하는 방식과 냉음극을 이용하는 방식으로 분류할 수 있다.

여기서, 냉음극을 이용하는 방식의 전자 방출 소자로는 전계 방출 어레이(Field Emission Array; FEA)형, 표면 전도 에미션(Surface-Conductor Emission; SCE)형, 금속-절연층-금속(Metal-Insulator-Metal; MIM)형 및 금속-절연층-반도체(Metal-Insulator-Semiconductor; MIS)형 등이 알려져 있다.

이 중 전계 방출 어레이(FEA)형 전자 방출 소자는 전자 방출부와 더불어 구동 전극으로서 하나의 캐소드 전극과 하나의 게이트 전극을 구비하며, 전자 방출부의 구성 물질로 일 함수가 낮거나 종횡비가 큰 물질, 일례로 탄소계 물질 또는 나노미터 사이즈 물질을 사용하여 진공 중에서 전계에 의해 쉽게 전자가 방출되는 원리를 이용한다.

전자 방출 소자는 제1 기판 위에 어레이를 이루며 배치되어 제1 기판과 함께 전자 방출 디바이스를 구성하고, 형광층과 흑색층 및 애노드 전극 등으로 이루어진 발광 유닛이 제1 기판을 향한 제2 기판의 일면에 배치되어 전자 방출 디바이스와 함께 전자 방출 디스플레이를 구성한다.

전술한 전자 방출 디스플레이에서 적색과 녹색 및 청색 형광층들이 하나의 픽셀을 형성하며, 적색과 녹색 및 청색 형광층 각각은 대응하는 서브픽셀의 전자 방출부로부터 전자들을 제공받아 전자 방출량에 상응하는 세기로 발광한다.

제1 기판 위에서 게이트 전극들은 절연층을 사이에 두고 캐소드 전극들 상부에서 이와 교차하는 방향을 따라 형성되며, 전자 방출부는 서로 연통되는 게이트 전극 개구부와 절연층 개구부 내측으로 캐소드 전극 위에 하나씩 형성되는 것이 일 반적이다. 전자 방출 디바이스 전체에서 전자 방출부들은 동일한 크기로 형성되며, 서브픽셀별 전자 방출량은 해당 서브픽셀에 위치하는 전자 방출부의 개수에 비례한다.

전술한 구성에서 적색과 녹색 및 청색 형광층에 각각 대응하는 서브픽셀은 전자 방출부의 개수가 많을수록 휘도 균일도 확보에 유리하지만, 개구부 형성 방법과 공정 마진 및 개구부 형상 정밀도 등을 고려할 때 각 서브픽셀에 형성할 수 있는 전자 방출부와 개구부들의 개수는 제한적일 수 밖에 없다.

따라서 본 발명은 상기한 문제점을 해소하기 위한 것으로서, 본 발명의 목적은 서브픽셀별 휘도 균일도를 높이면서 공정 효율과 개구부 형상 정밀도를 우수하게 확보할 수 있는 전자 방출 디바이스 및 이를 이용한 전자 방출 디스플레이를 제공하는데 있다.

상기의 목적을 달성하기 위하여 본 발명은,

제1 기판과, 제1 기판 위에 형성되는 캐소드 전극들과, 캐소드 전극들에 전기적으로 연결되는 전자 방출부들과, 절연층을 사이에 두고 캐소드 전극들 상부에 위치하며 캐소드 전극들과 조합되어 복수의 서브픽셀을 형성하는 게이트 전극들을 포함하고, 게이트 전극들이 서브픽셀마다 전자 방출부 개방을 위한 개구부들을 20 내지 30개 형성하는 전자 방출 디바이스를 제공한다.

상기 절연층은 게이트 전극의 개구부와 연통하는 개구부를 형성할 수 있고, 게이트 전극 개구부와 절연층 개구부마다 하나의 전자 방출부가 대응하여 위치할 수 있다.

상기 게이트 전극의 개구부들은 서브픽셀에서 복수개의 열을 이루며 배열될 수 있다.

상기 전자 방출 디바이스는 게이트 전극들 상부에서 게이트 전극들과 절연되어 위치하는 집속 전극을 더욱 포함할 수 있다.

그리고 게이트 전극의 개구부들이 서브픽셀에서 복수개의 열을 이루며 배치되고, 집속 전극이 서브픽셀에서 각 열의 게이트 전극 개구부들마다 하나의 개구부를 형성할 수 있다.

상기 전자 방출부는 탄소 나노튜브, 흑연, 흑연 나노파이버, 다이아몬드, 다이아몬드상 탄소, 훌러렌(fullerene; C₆₀), 실리콘 나노와이어 및 이들의 조합으로 이루어진 군에서 선택된 물질을 포함할 수 있다.

또한, 상기의 목적을 달성하기 위하여 본 발명은,

서로 대향 배치되는 제1 기판 및 제2 기판과, 제1 기판 위에 형성되는 캐소드 전극들과, 캐소드 전극들에 전기적으로 연결되는 전자 방출부들과, 절연층을 사이에 두고 캐소드 전극들 상부에 위치하며 캐소드 전극들과 조합되어 복수의 서브픽셀을 형성하는 게이트 전극들과, 제2 기판의 일면에 형성되는 형광층들과, 형광층들의 일면에 형성되는 애노드 전극을 포함하고, 게이트 전극들이 서브픽셀마다 전자 방출부 개방을 위한 개구부들을 20 내지 30개 형성하는 전자 방출 디스플레이를 제공한다.

또한, 형광층은 적색과 녹색 및 청색의 형광층들을 포함하고, 서브픽셀마다 한 가지 색 형광층이 위치할 수 있다.

상기 전자 방출 디스플레이는 형광층들 사이에 위치하는 흑색층과, 흑색층에 대응하여 제1 기판과 제2 기판 사이에 위치하는 스페이서들을 더욱 포함할 수 있다.

이하, 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.

도 1과 도 2는 각각 본 발명의 일 실시예에 따른 전자 방출 디스플레이의 부분 분해 사시도와 부분 단면도이고, 도 3은 도 1에 도시한 전자 방출 디바이스의 부분 평면도이다.

도면을 참고하면, 전자 방출 디스플레이는 소정의 간격을 두고 평행하게 대향 배치되는 제1 기판(2)과 제2 기판(4)을 포함한다. 제1 기판(2)과 제2 기판(4)의 가장자리에는 밀봉 부재(도시하지 않음)가 배치되어 두 기판을 접합시키며, 내부 공간이 대략 10^-6 Torr의 진공도로 배기되어 제1 기판(2)과 제2 기판(4) 및 밀봉 부재가 진공 용기를 구성한다.

상기 제1 기판(2) 중 제2 기판(4)과의 대향면에는 전자 방출 소자들로 이루어진 전자 방출 유닛(100)이 제공되어 제1 기판(2)과 함께 전자 방출 디바이스를 구성하고, 제1 기판(2)을 향한 제2 기판(4)의 일면에는 발광 유닛(110)이 제공되어 진공 용기와 전자 방출 유닛(100) 및 발광 유닛(110)이 전자 방출 디스플레이를 구성한다.

먼저, 제1 기판(2) 위에는 제1 전극인 캐소드 전극들(6)이 제1 기판(2)의 일 방향을 따라 스프라이프 패턴으로 형성되고, 캐소드 전극들(6)을 덮으면서 제1 기판(2) 전체에 제1 절연층(8)이 형성된다. 제1 절연층(8) 위에는 제2 전극인 게이트 전극들(10)이 캐소드 전극(6)과 직교하는 방향을 따라 스트라이프 패턴으로 형성된다.

캐소드 전극(6)과 게이트 전극(10)의 교차 영역을 서브픽셀로 정의하면, 캐소드 전극들(6) 위로 각 서브픽셀마다 전자 방출부(22)가 형성된다. 그리고 제1 절연층(8)과 게이트 전극(10)에는 각 전자 방출부(12)에 대응하는 개구부(81,101)가 형성되어 제1 기판(2) 상에 전자 방출부(12)가 노출되도록 한다.

전자 방출부(12)는 진공 중에서 전계가 가해지면 전자를 방출하는 물질들, 가령 탄소계 물질 또는 나노미터 사이즈 물질로 이루어질 수 있다. 전자 방출부(12)는 일례로 탄소 나노튜브, 흑연, 흑연 나노파이버, 다이아몬드, 다이아몬드상 탄소, 훌러렌(fullerene; C₆₀), 실리콘 나노와이어 및 이들의 조합으로 이루어진 군에서 선택된 물질을 포함할 수 있다.

제1 절연층(8)은 공지의 스크린 인쇄법을 통해 대략 2 내지 5㎛의 두께로 형성되며, 습식 식각법으로 개구부(81)를 형성할 수 있다. 이 개구부(81) 내측에 위 치하는 전자 방출부(12)는 전술한 전자 방출 물질을 포함하는 혼합물을 제1 기판(2)에 스크린 인쇄하고, 이를 건조 및 소성하는 과정들로써 형성될 수 있다. 스크린 인쇄법은 공정이 용이하고, 대형 디스플레이 제작에 유리한 장점이 있다.

그리고 게이트 전극들(10)과 제1 절연층(8) 위로 제3 전극인 집속 전극(14)이 형성될 수 있다. 이 경우 집속 전극(14) 하부에는 제2 절연층(16)이 위치하여 게이트 전극(10)과 집속 전극(14)을 절연시키며, 집속 전극(14)과 제2 절연층(16)에도 전자빔 통과를 위한 개구부(141,161)가 마련된다.

집속 전극(14)은 전자 방출부(12)마다 이에 대응하는 하나의 개구부를 형성하여 각 전자 방출부(12)에서 방출되는 전자들을 개별적으로 집속하거나, 서브픽셀마다 2개 이상의 개구부를 형성하여 복수개의 전자 방출부(12)에서 방출되는 전자들을 포괄적으로 집속할 수 있다.

도 1과 도 3에서는 서브픽셀마다 전자 방출부들(12)과 게이트 전극(10)의 개구부들(101) 및 제1 절연층의 개구부들(81))이 3개의 열을 이루며 배치되고, 집속 전극(14)과 제2 절연층(16)이 각 열의 전자 방출부들(12)에 대응하여 서브픽셀마다 3개의 개구부(141,161)를 형성하는 경우를 도시하였다.

다음으로, 제2 기판(4)의 일면에는 형광층(18), 일례로 적색과 녹색 및 청색의 형광층들(18R,18G,18B)이 서로간 임의의 간격을 두고 형성되고, 각 형광층(18) 사이로 화면의 콘트라스트 향상을 위한 흑색층(20)이 형성된다. 형광층(18)은 하나의 서브픽셀에 한 가지 색의 형광층(18R,18G,18B)이 대응하도록 배치된다.

그리고 형광층(18)과 흑색층(20) 위로 알루미늄과 같은 금속막으로 이루어진 애노드 전극(22)이 형성된다. 애노드 전극(22)은 진공 용기 외부로부터 전자빔 가속에 필요한 고전압을 인가받아 형광층(18)을 고전위 상태로 유지시키며, 형광층(18)에서 방사된 가시광 중 제1 기판(2)을 향해 방사된 가시광을 제2 기판(4) 측으로 반사시켜 화면의 휘도를 높인다.

한편 애노드 전극은 ITO(Indium Tin Oxide)와 같은 투명 도전막으로 이루어질 수 있다. 이 경우 애노드 전극은 제2 기판(4)을 향한 형광층(18)과 흑색층(20)의 일면에 위치한다. 또한 애노드 전극으로서 전술한 금속막과 투명 도전막을 동시에 형성하는 구조도 가능하다.

그리고 제1 기판(2)과 제2 기판(4) 사이에는 진공 용기에 가해지는 압축력을 지지하고 두 기판의 간격을 일정하게 유지시키는 스페이서들(24)이 배치된다. 스페이서들(24)은 형광층(18)을 침범하지 않도록 흑색층(20)에 대응하여 위치한다.

전술한 구성의 전자 방출 디스플레이는 외부로부터 캐소드 전극(6), 게이트 전극(10), 집속 전극(14) 및 애노드 전극(22)에 소정의 전압을 공급하여 구동한다.

일례로 캐소드 전극(6)과 게이트 전극(10) 중 어느 한 전극들이 주사 구동 전압을 인가받아 주사 전극들로 기능하고, 다른 한 전극들이 데이터 구동 전압을 인가받아 데이터 전극들로 기능한다. 그리고 집속 전극(14)은 전자빔 집속에 필요한 전압, 일례로 0 볼트(V) 또는 수 내지 수십 볼트(V)의 음의 직류 전압을 인가받으며, 애노드 전극(22)은 전자빔 가속에 필요한 전압, 일례로 수백 내지 수천 볼트(V)의 양의 직류 전압을 인가받는다.

그러면 캐소드 전극(6)과 게이트 전극(10)의 전압 차가 임계치 이상인 서브 픽셀들에서 전자 방출부(12) 주위에 전계가 형성되어 이로부터 전자들이 방출된다. 방출된 전자들은 집속 전극(14)의 개구부(141)를 통과하면서 전자빔 다발의 중심부로 집속되고, 애노드 전극(22)에 인가된 고전압에 이끌려 대응하는 서브픽셀의 형광층(18)에 충돌함으로써 이를 발광시킨다.

전술한 구조에서 서브픽셀간 휘도 균일도는 전자 방출부(12)의 개수에 비례하는데, 본 실시예에서 전자 방출부(12)는 게이트 전극(10)의 개구부(101) 내측에 하나씩 위치하므로 서브픽셀간 휘도 균일도는 게이트 전극(10)의 개구부(101) 개수에 비례한다고 볼 수 있다.

도 4는 본 발명의 일 실시예의 전자 방출 디스플레이에서 서브픽셀에 형성되는 게이트 전극(10)의 개구부(101) 개수에 따른 서브픽셀간 휘도 균일도 변화를 측정하여 나타낸 그래프이다. 그래프의 세로축에 표시한 서브픽셀간 휘도 균일도는 모든 서브픽셀에 동일한 양의 전자들을 제공하였을 때, 가장 높은 휘도를 나타내는 서브픽셀과 가장 낮은 휘도를 나타내는 서브픽셀의 휘도 차이를 퍼센트(%) 단위로 나타낸 것이다.

도 4의 그래프를 참고하면, 서브픽셀당 게이트 전극(10)의 개구부(101)가 대략 20개 이상일 때 서브픽셀간 휘도 균일도가 80% 이상의 조건을 만족하고 있음을 알 수 있다. 즉, 서브픽셀간 휘도 균일도가 80% 미만이면 서브픽셀들의 휘도 불균일이 심해져 화면의 색순도와 색재현율이 저하되므로 실질적인 표시 품질 저하가 발생하게 된다.

한편, 제1 절연층(8)이 대략 2 내지 5㎛의 두께로 형성되고 습식 식각으로 개구부를 형성하는 조건에서, 하나의 서브픽셀에 최대로 형성할 수 있는 게이트 전극(10)의 개구부(101) 개수는 대략 50개이다.

그런데 전술한 구성에서 본 실시예의 제1 절연층 개구부(81)는 습식 식각의 등방성 식각 특성에 의해 게이트 전극(10)을 향할수록 그 폭이 점점 커지는 경사진 측벽을 가지게 된다. 이러한 제1 절연층 개구부(81)의 형상 때문에, 게이트 전극(10)의 일부가 제1 절연층 개구부(81) 위에 떠 있게 된다. 이를 방지하기 위하여 게이트 전극(10)은 추가 패터닝 공정을 통해 확대된 제1 절연층 개구부(81)의 형상에 맞는 확대된 게이트 전극 개구부(101)를 가지게 된다.

이에 따라 게이트 전극 개구부들(101) 사이의 여유 공간 확보와 개구부(101)의 형상 정밀도 등을 고려하였을 때, 하나의 서브픽셀에 형성할 수 있는 게이트 전극(10)의 최적 개구부(101) 개수는 30개라 할 수 있다.

한편, 본 실시예에서 전자 방출부들(12) 및 게이트 전극 개구부들(101)은 서브픽셀의 전자 방출 균일도를 높이기 위하여 전술한 바와 같이 캐소드 전극(6)의 길이 방향 및 폭 방향을 따라 복수개의 열을 이루며 배열될 수 있다.

이와 같이 본 실시예의 게이트 전극(10)은 서브픽셀마다 20 내지 30개의 개구부(101)를 형성하며, 본 실시예의 조건을 만족하는 전자 방출 디바이스 및 전자 방출 디스플레이는 서브픽셀간 휘도 균일도를 높임으로써 화면의 색재현율과 색순도를 높여 표시 품질을 향상시킬 수 있다.

또한, 본 실시예의 전자 방출 디바이스 및 전자 방출 디스플레이는 게이트 전극의 개구부 형상 정밀도 및 배열 상태 등을 최적으로 유지하여 제작이 용이한 효과가 예상된다.

상기에서는 본 발명의 바람직한 실시예에 대하여 설명하였지만, 본 발명은 이에 한정되는 것이 아니고 특허청구범위와 발명의 상세한 설명 및 첨부한 도면의 범위 안에서 여러 가지로 변형하여 실시하는 것이 가능하고 이 또한 본 발명의 범위에 속하는 것은 당연하다.

이와 같이 본 발명에 의한 전자 방출 디바이스 및 이를 이용한 전자 방출 디스플레이는 서브픽셀마다 최적화된 개수의 게이트 전극 개구부를 형성하여 서브픽셀간 휘도 균일도를 높이고, 게이트 전극의 형상 정밀도와 배열을 최적으로 유지하는 효과가 있다. 따라서 본 발명의 전자 방출 디바이스 및 이를 이용한 전자 방출 디스플레이는 제작이 용이하며, 색재현율과 색순도를 높여 표시 품질을 향상시키는 효과를 가진다.

Claims (9)

1. 제1 기판과;

   상기 제1 기판 위에 형성되는 캐소드 전극들과;

   상기 캐소드 전극들에 전기적으로 연결되는 전자 방출부들; 및

   절연층을 사이에 두고 상기 캐소드 전극들 상부에 위치하며 상기 캐소드 전극들과 조합되어 복수의 서브픽셀을 형성하는 게이트 전극들

   을 포함하고,

   상기 게이트 전극들이 상기 서브픽셀마다 상기 전자 방출부 개방을 위한 개구부들을 20 내지 30개 형성하는 전자 방출 디바이스.
2. 제1항에 있어서,

   상기 절연층이 상기 게이트 전극의 개구부와 연통하는 개구부를 형성하고,

   상기 게이트 전극 개구부와 절연층 개구부마다 상기 하나의 전자 방출부가 대응하여 위치하는 전자 방출 디바이스.
3. 제2항에 있어서,

   상기 게이트 전극의 개구부들이 상기 서브픽셀에서 복수개의 열을 이루며 배열되는 전자 방출 디바이스.
4. 제1항에 있어서,

   상기 게이트 전극들 상부에서 상기 게이트 전극들과 절연되어 위치하는 집속 전극을 더욱 포함하는 전자 방출 디바이스.
5. 제4항에 있어서,

   상기 게이트 전극의 개구부들이 상기 서브픽셀에서 복수개의 열을 이루며 배치되고,

   상기 집속 전극이 상기 서브픽셀에서 상기 각 열의 게이트 전극 개구부들마다 하나의 개구부를 형성하는 전자 방출 디바이스.
6. 제1항에 있어서,

   상기 전자 방출부가 탄소 나노튜브, 흑연, 흑연 나노파이버, 다이아몬드, 다이아몬드상 탄소, 훌러렌(fullerene; C₆₀), 실리콘 나노와이어 및 이들의 조합으로 이루어진 군에서 선택된 물질을 포함하는 전자 방출 디바이스.
7. 제1항 내지 제6항 중 어느 한 항에 기재된 전자 방출 디바이스와;

   상기 제1 기판에 대향 배치되는 제2 기판과;

   상기 제2 기판의 일면에 형성되는 형광층들; 및

   상기 형광층들의 일면에 형성되는 애노드 전극을 포함하는 전자 방출 디스플 레이.
8. 제7항에 있어서,

   상기 형광층이 적색과 녹색 및 청색의 형광층들을 포함하고,

   상기 서브픽셀마다 한 가지 색 형광층이 위치하는 전자 방출 디스플레이.
9. 제7항에 있어서,

   상기 형광층들 사이에 위치하는 흑색층과;

   상기 흑색층에 대응하여 상기 제1 기판과 제2 기판 사이에 위치하는 스페이서들을 더욱 포함하는 전자 방출 디스플레이.

Images