KR20070013453A - 전자 방출 소자 - Google Patents

Abstract

본 발명은 에미션 효율을 높이고 전자빔 퍼짐을 최소화하기 위한 전자 방출 소자에 관한 것으로서,

본 발명에 따른 전자 방출 소자는, 기판 위에 기판의 일 방향을 따라 형성되는 스캔 전극들과, 기판 위에 절연층을 사이에 두고 스캔 전극들과 교차하도록 형성되며 홀수열 또는 짝수열의 스캔 전극들과 교차 영역을 이루어 서브픽셀 영역을 형성하는 확장부들 및 확장부들 사이에서 확장부보다 작은 폭을 가지는 연결부들을 구비하는 데이터 전극들과, 서브픽셀 영역에 형성되는 전자 방출부들을 포함한다. 이때 홀수열의 스캔 전극들과 서브픽셀 영역을 형성하는 데이터 전극과 짝수열의 스캔 전극들과 서브픽셀 영역을 형성하는 데이터 전극이 번갈아 위치한다.

전자방출부, 캐소드전극, 게이트전극, 스캔전극, 데이터전극, 형광층, 애노드전극, 그리드전극

Description

전자 방출 소자 {ELECTRON EMISSION DEVICE}

도 1은 본 발명의 실시예에 따른 전자 방출 소자의 부분 분해 사시도이다.

도 2는 본 발명의 실시예에 따른 전자 방출 소자의 부분 단면도이다.

도 3은 본 발명의 실시예에 따른 전자 방출 소자 중 제1 기판의 부분 평면도이다.

도 4는 본 발명의 실시예에 따른 전자 방출 소자 중 제2 기판의 부분 평면도이다.

도 5는 본 발명의 실시예에 따른 전자 방출 소자에서 서브픽셀 영역과 그리드 전극을 도시한 개략도이다.

도 6은 본 발명의 실시예에 따른 전자 방출 소자에서 전자빔 스폿을 도시한 개략도이다.

도 7은 전자 방출부의 개수 변화에 따른 에미션 전류 변화를 나타낸 그래프이다.

도 8 내지 도 12는 스페이서의 변형예들을 설명하기 위해 도시한 제2 기판의 부분 평면도이다.

본 발명은 전자 방출 소자에 관한 것으로서, 보다 상세하게는 에미션 효율을 높이고 전자빔 퍼짐을 최소화하기 위하여 구동 전극들과 전자 방출부의 형상을 개선한 전자 방출 소자에 관한 것이다.

일반적으로 전자 방출 소자는 전자원의 종류에 따라 열음극(hot cathode)을 이용하는 방식과 냉음극(cold cathode)을 이용하는 방식으로 분류할 수 있다.

여기서, 냉음극을 이용하는 방식의 전자 방출 소자로는 전계 방출 어레이(field emitter array; FEA)형, 표면 전도 에미션(surface-conduction emission; SCE)형, 금속-절연층-금속(metal-insulator-metal; MIM)형 및 금속-절연층-반도체(metal-insulator-semiconductor; MIS)형 등이 알려져 있다.

이 가운데 FEA형 전자 방출 소자는 일 함수(work function)가 낮거나 종횡비가 큰 물질을 전자원으로 사용할 경우 진공 중에서 전계에 의해 쉽게 전자가 방출되는 원리를 이용한 것으로서, 몰리브덴(Mo) 또는 실리콘(Si) 등을 주 재질로 하는 선단이 뾰족한 팁 구조물로 전자 방출부를 형성하거나, 카본 나노튜브와 같은 카본계 물질로 전자 방출부를 형성한 예가 개발되고 있다.

공지의 FEA형 전자 방출 소자는 진공 용기를 구성하는 2개의 기판 중 제1 기판 위에 구동 전극들로서 캐소드 전극과 게이트 전극을 구비하고, 캐소드 전극과 게이트 전극이 교차하는 서브픽셀 영역마다 캐소드 전극에 다수의 전자 방출부를 형성하며, 제2 기판 위에 형광층과 더불어 제1 기판 측에서 방출된 전자들이 형광층을 향해 양호하게 가속되도록 하는 애노드 전극을 구비하고 있다.

이로써 캐소드 전극과 게이트 전극에 소정의 구동 전압을 인가하면, 두 전극간 전압 차가 임계치 이상인 서브픽셀들에서 전자 방출부 주위에 전계가 형성되어 이로부터 전자들이 방출되고, 방출된 전자들은 애노드 전극에 인가된 고전압에 이끌려 대응하는 형광층에 충돌함으로써 이를 발광시키게 된다.

상기 FEA형 전자 방출 소자에서는 그 작용시 각 서브픽셀에서 방출된 전자들이 제2 기판을 향해 진행할 때 소정의 발산각을 가지고 퍼지며 진행하는 경향이 있다. 이로써 제2 기판에 도달하는 전자빔 스폿이 해당 서브픽셀의 형광층 뿐만 아니라 형광층을 둘러싸는 흑색층을 포함할 수 있으며, 심지어는 이웃한 다른 서브픽셀의 타색 형광층도 포함할 수 있다. 이 경우 타색 발광이 일어나 화면의 색순도와 색재현율이 저하된다.

또한, 상기와 같이 퍼지며 진행된 전자들은 제1 기판과 제2 기판 사이에 설치되는 스페이서에도 충돌하여 스페이서 표면을 대전시킨다. 대전된 스페이서는 그 주위를 지나는 전자빔 경로를 왜곡시켜 역시 이상 발광을 일으키는 원인으로 작용한다.

한편, 상기 FEA형 전자 방출 소자에서는 각 서브픽셀에서 방출되는 전자량을 크게 할수록 고휘도 화면을 구현하고, 구동 전압을 낮출 수 있다. 이를 위해서는 서브픽셀 영역의 크기를 확대시켜 서브픽셀당 배치되는 전자 방출부의 개수를 늘려야 한다. 그런데 구동 전극들간 거리를 좁혀 서브픽셀 영역의 크기를 확대시키면, 네이버링 이펙트(neighboring effect)와 같은 구동 전극들간 간섭이 일어날 수 있 으므로 서브픽셀 영역의 크기 확대에는 일정한 한계가 있다.

따라서 본 발명은 상기한 문제점을 해소하기 위한 것으로서, 본 발명의 목적은 전자빔 퍼짐을 최소화하여 스페이서 차징과 이상 발광을 억제하고, 서브픽셀 영역의 크기와 서브픽셀당 배치되는 전자 방출부의 개수를 늘려 화면의 휘도를 높이면서 구동 전압을 낮출 수 있는 전자 방출 소자를 제공하는데 있다.

상기의 목적을 달성하기 위하여 본 발명은,

서로 대향 배치되는 제1 기판 및 제2 기판과, 제1 기판 위에 제1 기판의 일 방향을 따라 형성되는 스캔 전극들과, 제1 기판 위에 절연층을 사이에 두고 스캔 전극들과 교차하도록 형성되며 홀수열 또는 짝수열의 스캔 전극들과 교차 영역을 이루어 서브픽셀 영역을 형성하는 확장부들 및 확장부들 사이에서 확장부보다 작은 폭을 가지는 연결부들을 구비하는 데이터 전극들과, 서브픽셀 영역에 형성되는 전자 방출부들과, 제2 기판의 일면에 형성되는 형광층들과, 형광층들의 어느 일면에 형성되는 애노드 전극을 포함하며, 홀수열의 스캔 전극들과 서브픽셀 영역을 형성하는 데이터 전극과 짝수열의 스캔 전극들과 서브픽셀 영역을 형성하는 데이터 전극이 번갈아 위치하는 전자 방출 소자를 제공한다.

상기 홀수열의 스캔 전극과 짝수열의 스캔 전극에 걸쳐 삼각형으로 배열된 3개의 서브픽셀이 하나의 화소를 구성한다.

상기 스캔 전극은 데이터 전극보다 제1 기판으로부터 멀리 배치될 수 있으며, 전자 방출부들은 데이터 전극에 형성될 수 있다. 상기 전자 방출부들은 각각의 서브픽셀 영역에서 원형의 그룹을 이루며 형성될 수 있다.

상기 형광층들은 서로간 소정의 간격을 두고 서브픽셀 영역에 일대일로 대응 배치되며, 각 형광층은 원형으로 이루어질 수 있다.

상기 제1 기판과 제2 기판 사이에는 다수의 개구부를 갖는 그리드 전극이 위치할 수 있다. 그리드 전극의 개구부는 서브픽셀 영역에 일대일로 대응 배치되며, 각 개구부는 원형으로 이루어질 수 있다.

상기 서브픽셀 영역을 서로간 접점을 가지는 원형으로 가정할 때, 그리드 전극의 개구부 직경은 서브픽셀 영역 직경의 39% 내지 51%로 이루어질 수 있다. 또한, 전자 방출부들이 원형의 그룹을 이루며 배치될 때, 그리드 전극의 개구부는 전자 방출부들의 원형 그룹과 동일한 직경을 가질 수 있다.

이하, 첨부한 도면을 참고하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하면 다음과 같다.

도 1은 본 발명의 일 실시예에 따른 전자 방출 소자의 부분 분해 사시도이고, 도 2와 도 3은 각각 도 1에 도시한 전자 방출 소자의 부분 결합 단면도와 부분 평면도이다.

도면을 참고하면, 전자 방출 소자는 소정의 간격을 두고 평행하게 대향 배치되는 제1 기판(2)과 제2 기판(4)을 포함한다. 제1 기판(2)과 제2 기판(4)의 가장자리에는 밀봉 부재(도시하지 않음)가 배치되어 두 기판을 접합시키며, 제1 기판(2)과 제2 기판(4) 및 밀봉 부재가 진공 용기를 구성한다.

상기 제1 기판(2) 중 제2 기판(4)과의 대향면에는 제2 기판(4)을 향해 전자 들을 방출하는 구조물이 제공되고, 제2 기판(4) 중 제1 기판(2)과의 대향면에는 상기 전자들에 의해 가시광을 방출하는 구조물이 제공된다.

먼저, 제1 기판(2) 위에는 캐소드 전극들(6)이 제1 기판(2)의 일 방향을 따라 나란히 형성되고, 캐소드 전극들(6)을 덮으면서 제1 기판(2) 전체에 절연층(8)이 형성된다. 절연층(8) 위에는 게이트 전극들(10)이 캐소드 전극(6)과 직교하는 방향을 따라 스트라이프 패턴으로 형성된다.

본 실시예에서 각각의 캐소드 전극(6)은 홀수열 또는 짝수열의 게이트 전극(10)과 교차 영역을 이루며 서브픽셀 영역을 형성하는 확장부들(61)과, 확장부들(61) 사이에서 확장부(61)보다 작은 폭을 가지는 연결부들(62)이 번갈아 형성된 구성으로 이루어진다. 확장부(61)는 도면에 도시한 다각형 이외에 원형, 타원형 등 여러 가지 모양일 수 있으며, 연결부(62)는 일정한 폭을 갖는 띠 모양으로 이루어진다.

그리고 서로 이웃하는 캐소드 전극(6)의 확장부들(61)은 게이트 전극(10) 방향을 따라 일렬로 위치하지 않고, 지그재그 형태로 서로 엇갈리게 배치된다. 즉, 어느 한 캐소드 전극(6)의 확장부(61) 양측으로 이웃 캐소드 전극들(6)의 연결부(62)가 위치하고, 어느 한 캐소드 전극(6)의 연결부(62) 양측으로 이웃 캐소드 전극들(6)의 확장부(61)가 위치한다. 이로써 3개의 서브픽셀 영역이 삼각형을 이루며 배치된다.

상기 확장부(61) 위에는 다수의 전자 방출부들(12)이 형성되고, 게이트 전극(10)과 절연층(8)에 게이트 홀들(14)이 형성되어 각각의 전자 방출부(12)를 제1 기 판(2) 상에 노출시킨다.

본 실시예에서 전자 방출부들(12)은 바람직하게 각각의 서브픽셀 영역에서 원형의 그룹을 이루며 형성된다. 다시 말해 각각의 확장부(61) 위에서 소정의 전자 방출부들(12)이 서로간 임의의 거리를 두고 원형의 띠를 이루며 배치되고, 띠 안쪽으로 소정의 전자 방출부들(12)이 서로간 임의의 거리를 두고 배치된다. 이러한 전자 방출부들(12)의 원형 배치는 후술하는 전자 방출 소자 작용시 제2 기판(4)에 형성되는 전자빔 스폿을 원형으로 만들기 위한 것이다.

상기 전자 방출부(12)는 진공 중에서 전계가 가해지면 전자를 방출하는 물질들, 가령 카본계 물질 또는 나노미터(nm) 사이즈 물질로 이루어질 수 있다. 전자 방출부(12)는 일례로 카본 나노튜브, 흑연, 흑연 나노파이버, 다이아몬드, 다이아몬드상 카본, C₆₀, 실리콘 나노와이어 및 이들의 조합 물질을 포함할 수 있으며, 그 제조법으로는 스크린 인쇄, 직접 성장, 화학기상증착 및 스퍼터링 등이 적용될 수 있다.

또한, 전자 방출부(12)는 전술한 카본계 물질 또는 나노미터 사이즈 물질 이외에 몰리브덴(Mo) 또는 실리콘(Si) 등을 주 재질로 하는 선단이 뾰족한 팁 구조물로 이루어질 수 있다.

다음으로, 제1 기판(2)에 대향하는 제2 기판(4)의 일면에는 형광층(16), 일례로 적색과 녹색 및 청색의 형광층들(16R, 16G, 16B)이 서로간 임의의 거리를 두고 형성되고, 각 형광층(16) 사이로 화면의 콘트라스트 향상을 위한 흑색층(18)이 형성된다. 그리고 형광층(16)과 흑색층(18) 위로 알루미늄과 같은 금속막으로 이루어진 애노드 전극(20)이 형성된다.

상기 애노드 전극(20)은 외부로부터 전자빔 가속에 필요한 고전압을 인가받으며, 형광층(16)에서 방사된 가시광 중 제1 기판(2)을 향해 방사된 가시광을 제2 기판(4) 측으로 반사시켜 화면의 휘도를 높이는 역할을 한다.

한편, 애노드 전극(20)은 금속막이 아닌 ITO(indium tin oxide)와 같은 투명 도전막으로 이루어질 수 있으며, 이 경우 애노드 전극은 제2 기판(4)을 향한 형광층(16)과 흑색층(18)의 일면에 위치한다. 또한, 애노드 전극으로서 전술한 투명 도전막과 금속막이 동시에 형성되는 구조도 가능하다.

도 1과 도 4를 참고하면, 본 실시예에서 각각의 형광층(16)은 제1 기판(2)에 제공된 전자 방출부들(12) 그룹 형상에 대응하여 원형으로 이루어진다. 그리고 이 형광층들(16)은 제1 기판(2)에 제공된 확장부들(61) 배열 구조에 대응하여 적색, 녹색 및 청색의 3개 형광층(16R, 16G, 16B)이 삼각형을 이루도록 배치된다. 이들 3개 형광층(16R, 16G, 16B)의 삼각 배열은 제2 기판(2)의 일 방향, 보다 구체적으로 캐소드 전극(6)과 나란한 방향을 따라 반복된다.

상기 제1 기판(2)과 제2 기판(4) 사이에는 전자빔 통과를 위한 다수의 개구부(221)를 갖는 그리드 전극(22)이 위치한다. 그리드 전극(22)은 일정한 두께를 갖는 얇은 금속판으로 이루어지며, 스페이서들(24)에 의해 제1 및 제2 기판(2, 4)과 일정한 간격을 유지하며 위치하거나, 절연성 접착제를 이용해 제1 기판(2)에 제공된 구조물의 최상부에 부착될 수 있다. 후자의 경우 도시는 생략하였다.

본 실시예에서 그리드 전극(22)의 개구부(221)는 캐소드 전극(6)의 확장부(61), 즉 서브픽셀 영역에 일대일로 대응하도록 배치되며, 그 형상은 전자 방출부들(12) 그룹 형상에 대응하여 원형으로 이루어진다. 원형의 개구부(221)는 전자 방출부들(12)의 원형 배치와 마찬가지로 전자 방출 소자 작용시 제2 기판(4)에 형성되는 전자빔 스폿을 원형으로 만드는 역할을 한다.

상기 그리드 전극(22)에는 캐소드 전극(6) 및 게이트 전극(10)의 구동 전압보다 높고 애노드 전압보다 낮은 중간 단계의 전압이 인가된다. 이러한 그리드 전극(22)은 제1 기판(2) 측에서 제2 기판(4)을 향해 진행하는 전자들을 집속시키고, 이웃 서브픽셀의 형광층(16)을 향해 퍼지며 진행하는 전자들을 차단하며, 애노드 전압이 전자 방출부(12)에 미치는 영향을 차단하여 애노드 전압에 의한 오동작을 방지하는 역할을 한다.

이때 그리드 전극(22)의 개구부(221) 직경(d1)은 제1 기판(2)에 제공된 전자 방출부들(12)의 그룹 직경(d2)과 동일하게 이루어질 수 있다(도 2 참고).

또한, 도 5에 도시한 바와 같이 각 서브픽셀 영역(26)을 원형으로 가정할 때, 그리드 전극(22)의 개구부(221) 직경(d1)은 서브픽셀 영역(26) 직경(d3)의 39% 내지 51%가 바람직하다. 그리드 전극(22)의 개구부(221) 직경이 서브픽셀 영역(26) 직경의 39% 미만이면 그리드 전극(22)이 각 서브픽셀에서 방출되는 전자들을 충분히 통과시키기 어렵고, 그리드 전극(22)의 개구부(221) 직경이 서브픽셀 영역(26) 직경의 51%를 초과하면 그리드 전극(22)의 집속 효과가 저하되어 빔퍼짐이 발생하게 된다.

한편, 스페이서들(24)은 형광층(16)을 침범하지 않도록 흑색층(18)에 대응하여 위치한다. 바람직하게 스페이서들(22)은 캐소드 전극(6)의 연결부(62) 상부에 배치되어 캐소드 전극(6)의 길이 방향 및 게이트 전극(10)의 길이 방향을 따라 위치하는 이웃한 형광층들(16) 사이에 위치한다. 도면에서는 일례로 스페이서들(24)이 원주형인 경우를 도시하였다.

상기 구성의 전자 방출 소자는 외부로부터 캐소드 전극(6), 게이트 전극(10), 그리드 전극(22) 및 애노드 전극(20)에 소정의 전압을 공급하여 구동한다. 보다 구체적으로, 캐소드 전극(6)이 데이터 전압을 인가받아 데이터 전극으로 기능하고, 게이트 전극(10)이 스캔 전압을 인가받아 스캔 전극으로 기능한다. 그리드 전극(22)에는 일례로 수 내지 수십 볼트의 (+)전압을 인가하고, 애노드 전극(20)에는 수백 내지 수천 볼트의 (+)전압을 인가한다.

그러면 캐소드 전극(6)과 게이트 전극(10)간 전압 차가 임계치 이상인 서브픽셀들에서 전자 방출부(12) 주위에 전계가 형성되어 이로부터 전자들이 방출된다. 방출된 전자들은 그리드 전극(22)의 개구부(221)를 통과하면서 집속되고, 애노드 전극(20)에 인가된 고전압에 이끌려 대응하는 형광층(16)에 충돌함으로써 이를 발광시킨다.

이 과정에서 본 실시예의 전자 방출 소자는 전자 방출부들(12)의 원형 배치와 그리드 전극(22)의 원형 개구부(221)로 인해 도 6에 도시한 바와 같이 제2 기판에 원형의 전자빔 스폿(28)이 형성된다. 이 전자빔 스폿들(28)은 그리드 전극(22)의 집속 작용에 의해 서로 중첩되는 부분 없이 독립적으로 형성되며, 스페이서들 (24)이 배치된 영역과 중첩되지 않고 해당 형광층(16)만을 온전하게 발광시킬 수 있다.

따라서 본 실시예의 전자 방출 소자는 타색 발광을 억제하여 화면 품질을 높이고, 스페이서(24) 차징을 억제하여 스페이서(24) 차징에 의한 전자빔 왜곡을 방지하는 효과를 갖는다.

또한, 본 실시예의 전자 방출 소자는 전술한 캐소드 전극(6)의 확장부(61)와 연결부(62) 구성에 의해 서브픽셀 영역 사이의 데드 스페이스를 줄여 각 서브픽셀 영역의 크기를 확대시킬 수 있다. 그리고 그 결과로 서브픽셀당 배치되는 전자 방출부(12)의 개수를 증가시킬 수 있다.

도 7은 전자 방출부의 개수 변화에 따른 에미션 전류 변화를 나타낸 그래프이다. 그래프에서 A 곡선은 서브픽셀당 10개의 전자 방출부를 구비한 비교예의 전자 방출 소자에서 측정한 에미션 전류를 나타내고, B 곡선은 서브픽셀당 20개의 전자 방출부를 구비한 본 실시예의 전자 방출 소자에서 측정한 에미션 전류를 나타낸다.

상기 비교예의 전자 방출 소자는 캐소드 전극이 게이트 전극과 직교하는 방향을 따라 스트라이프 패턴으로 형성되고, 캐소드 전극과 게이트 전극이 교차하는 서브픽셀 영역마다 캐소드 전극의 길이 방향을 따라 10개의 전자 방출부가 일렬로 배열된 구조를 가진다.

도 7에 나타낸 결과에 의하면, 실시예의 전자 방출 소자가 비교예의 전자 방출 소자보다 낮은 구동 전압에서 보다 높은 에미션 전류값을 나타내고 있다. 일례 로 전자 방출 소자에 요구되는 에미션 전류값이 250㎂일 때, 실시예의 전자 방출 소자가 비교예의 전자 방출 소자보다 대략 7V 낮은 구동 전압을 보이며, 구동 전압의 감소치는 대략 12.5%가 된다.

본 실시예에서 서브픽셀당 배치되는 전자 방출부의 개수는 캐소드 전극의 확장부와 게이트 전극의 폭 및 전자 방출부 제조법 등에 따라 상이하지만, 스크린 인쇄법을 적용하여 전자 방출부를 형성하는 경우를 가정할 때 최대 40개 정도까지 예상된다. 서브픽셀당 배치되는 전자 방출부의 개수 증가에 따라 에미션 전류가 높아지고 구동 전압이 낮아지는 결과를 얻을 수 있다.

도 8 내지 도 12는 형광층과 스페이서의 윗면을 나타낸 부분 평면도로서, 스페이서의 변형예들을 나타내었다.

먼저 도 8에 도시한 스페이서(24a)는 삼각의 평면 형상을 가지며, 도 9에 도시한 스페이서(24b)는 직사각의 평면 형상을 가진다. 도 10에 도시한 스페이서(24c)는 한 쌍의 장변이 오목하게 굽어진 아령 모양의 평면 형상을 가지며, 도 11에 도시한 스페이서(24d)와 도 12에 도시한 스페이서(24e)는 한 쌍의 장변과 한 쌍의 단변이 모두 오목하게 굽어진 평면 형상을 가진다.

한편, 상기 구성의 전자 방출 소자는 2개의 스캔 전극에 스캔 전압을 동시에 인가하는 방법을 통해 소정의 화면을 구현할 수 있다.

즉, 제1 스캔 전극과 제2 스캔 전극에 동시에 스캔 전압이 인가될 때 두 스캔 전극에 걸쳐 삼각형으로 배열된 3개의 R, G, B 서브픽셀이 모여 하나의 화소를 구성하며, 제2 스캔 전극에 배열된 서브픽셀들은 제2 스캔 전극과 제3 스캔 전극에 동시에 스캔 전압이 인가될 때 제3 스캔 전극에 배열된 서브픽셀들과 조합되어 새로운 화소를 구성한다.

상기 방법에 의하면 종래의 전자 방출 소자가 3m개의 데이터 전극과 n개의 스캔 전극을 구비하여 mＸn의 해상도를 구현할 때, 본 실시예의 전자 방출 소자는 3m개의 데이터 전극과 (n+1)개의 스캔 전극을 구비하여 mＸn의 해상도를 구현한다. 반면 mＸn의 해상도를 구현하기 위해 필요한 서브픽셀의 개수는 본 실시예의 전자 방출 소자가 종래의 전자 방출 소자보다 작은 이점을 갖는다.

이러한 서브픽셀의 개수 감소는 전술한 확장부와 연결부로 이루어진 캐소드 전극의 형상과 조합되어 각 서브픽셀 영역의 크기를 확대시키며, 서브픽셀당 배치되는 전자 방출부의 개수를 증가시키는 장점으로 이어진다.

상기에서는 본 발명의 바람직한 실시예에 대하여 설명하였지만, 본 발명은 이에 한정되는 것이 아니고 특허청구범위와 발명의 상세한 설명 및 첨부한 도면의 범위 안에서 여러 가지로 변형하여 실시하는 것이 가능하고 이 또한 본 발명의 범위에 속하는 것은 당연하다.

이와 같이 본 발명에 의한 전자 방출 소자는 전자빔 퍼짐을 최소화하여 스페이서의 차징과 이상 발광을 억제할 수 있으므로 색순도와 색재현율 등 화면 품질을 높일 수 있다. 또한 본 발명에 의한 전자 방출 소자는 서브픽셀 영역의 크기를 확대시키고 서브픽셀당 배치되는 전자 방출부의 개수를 증가시킬 수 있으므로 화면의 휘도를 높이면서 구동 전압을 낮추는 효과가 있다.

Claims (14)

1. 서로 대향 배치되는 제1 기판 및 제2 기판과;

   상기 제1 기판 위에 제1 기판의 일 방향을 따라 형성되는 스캔 전극들과;

   상기 제1 기판 위에 절연층을 사이에 두고 상기 스캔 전극들과 교차하도록 형성되며, 홀수열 또는 짝수열의 스캔 전극들과 교차 영역을 이루어 서브픽셀 영역을 형성하는 확장부들 및 확장부들 사이에서 확장부보다 작은 폭을 가지는 연결부들을 구비하는 데이터 전극들과;

   상기 서브픽셀 영역에 형성되는 전자 방출부들과;

   상기 제2 기판의 일면에 형성되는 형광층들; 및

   상기 형광층들의 어느 일면에 형성되는 애노드 전극을 포함하며,

   상기 홀수열의 스캔 전극들과 서브픽셀 영역을 형성하는 데이터 전극과 상기 짝수열의 스캔 전극들과 서브픽셀 영역을 형성하는 데이터 전극이 번갈아 위치하는 전자 방출 소자.
2. 제1항에 있어서,

   상기 홀수열의 스캔 전극과 짝수열의 스캔 전극에 걸쳐 삼각형으로 배열된 3개의 서브픽셀이 하나의 화소를 구성하는 전자 방출 소자.
3. 제1항에 있어서,

   상기 스캔 전극이 상기 데이터 전극보다 상기 제1 기판으로부터 멀리 배치되는 전자 방출 소자.
4. 제3항에 있어서,

   상기 전자 방출부들이 상기 데이터 전극에 형성되는 전자 방출 소자.
5. 제1항 또는 제4항에 있어서,

   상기 전자 방출부들이 상기 각각의 서브픽셀 영역에서 원형의 그룹을 이루며 형성되는 전자 방출 소자.
6. 제1항에 있어서,

   상기 전자 방출부가 카본 나노튜브, 흑연, 흑연 나노파이버, 다이아몬드, 다이아몬드상 카본, C₆₀ 및 실리콘 나노와이어로 이루어진 군으로부터 선택된 적어도 하나의 물질을 포함하는 전자 방출 소자.
7. 제1항에 있어서,

   상기 형광층들이 서로간 소정의 간격을 두고 상기 서브픽셀 영역에 일대일로 대응 배치되며, 상기 각 형광층이 원형으로 이루어지는 전자 방출 소자.
8. 제1항에 있어서,

   상기 제1 기판과 제2 기판 사이에 위치하며 다수의 개구부를 갖는 그리드 전극을 더욱 포함하는 전자 방출 소자.
9. 제8항에 있어서,

   상기 그리드 전극의 개구부가 상기 서브픽셀 영역에 일대일로 대응 배치되며, 상기 각 개구부가 원형으로 이루어지는 전자 방출 소자.
10. 제9항에 있어서,

    상기 서브픽셀 영역을 서로간 접점을 가지는 원형으로 가정할 때, 상기 개구부의 직경이 서브픽셀 영역 직경의 39% 내지 51%로 이루어지는 전자 방출 소자.
11. 제9항에 있어서,

    상기 전자 방출부들이 상기 각각의 서브픽셀 영역에서 원형의 그룹을 이루며 형성되고, 상기 개구부가 상기 전자 방출부들의 원형 그룹과 동일한 직경을 가지는 전자 방출 소자.
12. 제8항에 있어서,

    상기 제1 기판과 상기 그리드 전극 사이 및 상기 제2 기판과 상기 그리드 전극 사이에 배치되는 다수의 스페이서들을 더욱 포함하는 전자 방출 소자.
13. 제12항에 있어서,

    상기 스페이서들이 상기 데이터 전극들의 연결부 상부에 대응하여 위치하는 전자 방출 소자.
14. 제12항에 있어서,

    상기 스페이서들의 평면 형상이 원형, 삼각형 및 사각형 중 어느 하나로 이루어지거나, 한 쌍의 장변과 한 쌍의 단변 중 적어도 하나가 오목한 모양으로 이루어지는 전자 방출 소자.

Images