KR20070056678A - 전자 방출 디바이스와 이를 이용한 전자 방출 표시디바이스 - Google Patents

Abstract

본 발명은 자기장을 이용하여 전자들을 집속시키는 전자 방출 디바이스 및 이를 이용한 전자 방출 표시 디바이스에 관한 것이다. 본 발명에 따른 전자 방출 디바이스는 기판과, 기판에 제공되는 전자 방출부들과, 기판에 구비되어 단위 화소별로 전자 방출부의 전자 방출을 제어하는 구동 전극들과, 구동 전극들과 절연되어 위치하는 자계 집속부를 포함한다. 자계 집속부는 어느 한 구동 전극의 길이 방향에 따른 단위 화소들 사이 영역에 배치되는 나선 모양의 코일부들과, 코일부들의 입력측 단부와 전기적으로 연결되는 제1 라인 전극과, 코일부들의 출력측 단부와 전기적으로 연결되는 제2 라인 전극을 포함한다.

전자방출부, 구동전극, 캐소드전극, 게이트전극, 자계집속부, 코일부, 라인전극

Description

전자 방출 디바이스와 이를 이용한 전자 방출 표시 디바이스 {ELECTRON EMISSION DEVICE AND ELECTRON EMISSION DISPLAY DEVICE USING THE SAME}

도 1은 본 발명의 제1 실시예에 따른 전자 방출 표시 디바이스의 부분 분해 사시도이다.

도 2는 본 발명의 제1 실시예에 따른 전자 방출 표시 디바이스의 부분 단면도이다.

도 3은 도 1에 도시한 전자 방출 디바이스의 부분 평면도이다.

도 4는 도 3의 부분 확대도이다.

도 5는 본 발명의 제2 실시예에 따른 전자 방출 디바이스의 부분 평면도이다.

본 발명은 전자 방출 디바이스에 관한 것으로서, 보다 상세하게는 전자빔 집속 효율을 높이기 위하여 집속 전극의 구조를 개선한 전자 방출 디바이스 및 이를 이용한 전자 방출 표시 디바이스에 관한 것이다.

일반적으로 전자 방출 소자(electron emission element)는 전자원의 종류에 따라 열음극(hot cathode)을 이용하는 방식과 냉음극(cold cathode)을 이용하는 방식으로 분류할 수 있다.

여기서, 냉음극을 이용하는 방식의 전자 방출 소자로는 전계 방출 어레이(Field Emitter Array; FEA)형, 표면 전도 에미션(Surface-Conduction Emission; SCE)형, 금속-절연층-금속(Metal-Insulator-Metal; MIM)형 및 금속-절연층-반도체(Metal-Insulator-Semiconductor; MIS)형 등이 알려져 있다.

이 중 전계 방출 어레이(FEA)형 전자 방출 소자는 전자 방출부와 전자 방출부의 전자 방출을 제어하는 구동 전극으로서 하나의 캐소드 전극과 하나의 게이트 전극을 구비하며, 전자 방출부의 구성 물질로 일 함수가 낮거나 종횡비가 큰 물질, 일례로 탄소 나노튜브와 흑연 및 다이아몬드상 카본과 같은 탄소계 물질을 사용하여 진공 중에서 전계에 의해 쉽게 전자가 방출되는 원리를 이용한다.

전자 방출 소자는 제1 기판에 어레이를 이루며 배치되어 전자 방출 디바이스(electron emission device)를 구성하고, 전자 방출 디바이스는 형광층과 애노드 전극 등으로 이루어진 발광 유닛이 구비된 제2 기판과 결합하여 전자 방출 표시 디바이스(electron emission display device)를 구성한다.

상기 전자 방출 표시 디바이스 분야에서 전자빔 경로를 목적하는 방향으로 유도하여 표시 특성을 향상시키려는 노력이 있어왔다. 예를 들어 전자 방출부에서 방출된 전자들이 제2 기판을 향해 퍼지며 진행하는 경우에는 이 전자들이 대응하는 화소의 형광층 뿐만 아니라 이웃한 흑색층 및 다른 화소의 타색 형광층에 함께 도 달하여 타색 발광을 유발한다.

따라서 전자빔 제어를 위한 수단의 하나로 집속 전극이 제안되었다. 집속 전극은 일반적으로 전자 방출 디바이스의 최상부에 위치하며 전자빔 통과를 위한 개구부를 구비한다. 집속 전극은 0V 또는 수 내지 수십 볼트의 음의 직류 전압을 인가받으며, 개구부를 통과하는 전자들에 척력을 부여하여 이 전자들을 전자빔 다발의 중심부로 집속시킨다.

그런데 종래와 같이 전기장을 이용하여 전자빔을 집속시키는 방식에서는 집속 전극에 의한 전기장이 표시 디바이스 내부의 다른 전극들에서 발생하는 전기장과 상호 영향을 받게 된다.

가령 전계 방출 어레이(FEA)형 전자 방출 표시 디바이스에서는 캐소드 전극과 게이트 전극의 전압 차에 의해 전자 방출부 주위에 전계가 형성되어 전자 방출부에서 전자들을 방출시키고, 집속 전계를 이용해 이 전자들을 집속시키는데, 이 과정에서 전자 방출을 유도하는 게이트 전계가 집속 전계에 의해 약화될 수 있다. 이 경우 전자 방출량이 낮아져 화면 휘도가 저하되고, 이를 개선하기 위해 구동 전압을 높여야 하는 문제가 있다.

따라서 본 발명은 상기한 문제점을 해소하기 위한 것으로서, 본 발명의 목적은 집속 전극이 표시 디바이스 내부의 다른 전극들에서 발생하는 전기장과 상호 영향을 받지 않도록 하며, 전자빔을 보다 효율적으로 집속시켜 표시 품질을 높일 수 있는 전자 방출 디바이스 및 이를 이용한 전자 방출 표시 디바이스를 제공하는데 있다.

상기의 목적을 달성하기 위하여 본 발명은,

기판과, 기판에 제공되는 전자 방출부들과, 기판에 구비되어 단위 화소별로 전자 방출부의 전자 방출을 제어하는 구동 전극들과, 구동 전극들과 절연되어 위치하는 자계 집속부를 포함하며, 자계 집속부가 어느 한 구동 전극의 길이 방향에 따른 단위 화소들 사이 영역에 배치되는 나선 모양의 코일부들과, 코일부들의 입력측 단부와 전기적으로 연결되는 제1 라인 전극과, 코일부들의 출력측 단부와 전기적으로 연결되는 제2 라인 전극을 포함하는 전자 방출 디바이스를 제공한다.

상기 코일부는 입력측 단부로부터 반시계 방향으로 꼬인 나선 모양으로 이루어질 수 있으며, 제1 라인 전극과 직교하는 방향을 따라 적어도 2열의 단위 화소들 사이 영역에 걸쳐 형성될 수 있다.

상기 구동 전극들은 기판의 일 방향을 따라 형성되는 캐소드 전극들과, 제1 절연층을 사이에 두고 캐소드 전극들 상부에서 캐소드 전극과 교차하는 방향을 따라 형성되는 게이트 전극들을 포함하며, 캐소드 전극과 게이트 전극의 교차 영역이 단위 화소를 구성한다. 그리고 전자 방출 디바이스는 상기 게이트 전극들을 덮으면서 기판 전체에 형성되는 제2 절연층을 더욱 포함하며, 제2 절연층은 전자빔 통과를 위한 개구부를 형성한다.

이때 상기 코일부들은 제2 절연층 위에서 게이트 전극의 길이 방향에 따른 단위 화소들 사이 영역에 배치될 수 있다. 상기 제1 라인 전극은 제2 절연층 위에서 코일부들의 입력측 단부와 접촉하며 게이트 전극과 나란하게 위치할 수 있다.

그리고 상기 제2 라인 전극은 제1 절연층 위에서 게이트 전극과 나란하게 위치하고, 제2 절연층이 비아 홀을 형성하며, 코일부의 출력측 단부가 비아 홀을 통해 제2 라인 전극과 접촉할 수 있다.

또한, 상기의 목적을 달성하기 위하여 본 발명은,

서로 대향 배치되는 제1 기판 및 제2 기판과, 제1 기판에 제공되는 전자 방출부들과, 제1 기판에 구비되어 단위 화소별로 전자 방출부의 전자 방출을 제어하는 구동 전극들과, 구동 전극들과 절연되어 위치하는 자계 집속부와, 제2 기판의 일면에 형성되는 형광층들과, 형광층들의 일면에 형성되는 애노드 전극을 포함하며, 자계 집속부가 어느 한 구동 전극의 길이 방향에 따른 단위 화소들 사이 영역에 배치되는 나선 모양의 코일부들과, 코일부들의 입력측 단부와 전기적으로 연결되는 제1 라인 전극과, 코일부들의 출력측 단부와 전기적으로 연결되는 제2 라인 전극을 포함하는 전자 방출 표시 디바이스를 제공한다.

이하, 첨부한 도면을 참고하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하면 다음과 같다.

도 1과 도 2는 각각 본 발명의 제1 실시예에 따른 전자 방출 표시 디바이스의 부분 분해 사시도와 부분 단면도이고, 도 3은 도 1에 도시한 전자 방출 디바이스의 부분 평면도이다.

도면을 참고하면, 전자 방출 표시 디바이스는 소정의 간격을 두고 평행하게 대향 배치되는 제1 기판(10)과 제2 기판(12)을 포함한다. 제1 기판(10)과 제2 기판(12)의 가장자리에는 밀봉 부재(도시하지 않음)가 배치되어 두 기판을 접합시키며, 내부 공간이 대략 10^-6 torr의 진공도로 배기되어 제1 기판(10)과 제2 기판(12) 및 밀봉 부재가 진공 용기를 구성한다.

상기 제1 기판(10) 중 제2 기판(12)과의 대향면에는 전자 방출 소자들이 어레이를 이루며 배치되어 제1 기판(10)과 함께 전자 방출 디바이스(100)를 구성하고, 전자 방출 디바이스(100)가 제2 기판(12) 및 제2 기판(12)에 제공된 발광 유닛(110)과 결합하여 전자 방출 표시 디바이스를 구성한다.

먼저, 제1 기판(10) 위에는 제1 전극인 캐소드 전극들(14)이 제1 기판(10)의 일 방향을 따라 스트라이프 패턴으로 형성되고, 캐소드 전극들(14)을 덮으면서 제1 기판(10) 전체에 제1 절연층(16)이 형성된다. 제1 절연층(16) 위에는 제2 전극인 게이트 전극들(18)이 캐소드 전극(14)과 직교하는 방향을 따라 스트라이프 패턴으로 형성된다.

상기 캐소드 전극(14)과 게이트 전극(18)의 교차 영역이 하나의 단위 화소(sub-pixel)를 이루며, 캐소드 전극들(14) 위로 각 단위 화소마다 전자 방출부들(20)이 형성된다. 그리고 제1 절연층(16)과 게이트 전극(18)에는 각 전자 방출부(20)에 대응하는 개구부(161, 181, 도 2 참고)가 형성되어 제1 기판(10) 위에 전자 방출부(20)가 노출되도록 한다.

전자 방출부(20)는 진공 중에서 전계가 가해지면 전자를 방출하는 물질들, 가령 탄소계 물질 또는 나노미터(nm) 사이즈 물질로 이루어질 수 있다. 전자 방출부(20)는 일례로 탄소 나노튜브(CNT), 흑연, 흑연 나노파이버, 다이아몬드, 다이아 몬드상 카본(DLC), 훌러렌(C₆₀), 실리콘 나노와이어 및 이들의 조합 물질을 포함할 수 있으며, 그 제조법으로 스크린 인쇄, 직접 성장, 화학기상증착(CVD) 또는 스퍼터링 등을 적용할 수 있다.

다른 한편으로 전자 방출부는 몰리브덴(Mo) 또는 실리콘(Si) 등을 주 재질로 하는 선단이 뾰족한 팁 구조물로 이루어질 수 있다.

도면에서는 전자 방출부(20)가 원형으로 형성되고 캐소드 전극(14)의 길이 방향을 따라 일렬로 위치하는 구성을 도시하였으나, 전자 방출부(20)의 형상과 단위 화소당 개수 및 배열 형태 등은 도시한 예에 한정되지 않고 다양하게 변형 가능하다.

그리고 게이트 전극들(18)과 제1 절연층(16) 위로 전자빔 통과를 위한 개구부(221)를 갖는 제2 절연층(22)이 형성되고, 제2 절연층(22) 위에는 자계를 이용하여 전자들을 집속시키는 자계 집속부(24)가 위치한다. 제2 절연층(22)의 개구부(221)는 전자 방출부(20)마다 하나씩 형성되거나 단위 화소마다 하나씩 형성될 수 있으며, 도면에서는 두 번째 경우를 도시하였다.

상기 자계 집속부(24)는 캐소드 전극(14)과 게이트 전극(18) 중 어느 한 전극, 일례로 게이트 전극(18)의 길이 방향을 따라 단위 화소들 사이 영역에 배치되며 시계 또는 반시계 방향으로 꼬인 나선 모양의 코일부들(241)과, 코일부들(241)의 입력측 단부와 전기적으로 연결되는 제1 라인 전극(242)과, 코일부들(241)의 출력측 단부와 전기적으로 연결되는 제2 라인 전극(243)으로 이루어진다.

본 실시예에서 코일부(241)는 캐소드 전극들(14) 사이 영역에 하나씩 위치하여 각 단위 화소의 좌우측에 배치되며, 도면을 기준으로 코일부(241)의 왼쪽 끝단이 입력측 단부(244, 도 3 참고)를 이룰 때 입력측 단부(244)로부터 출력측 단부(245, 도 3 참고)를 향해 반시계 방향으로 꼬인 나선 모양으로 이루어진다. 제1 라인 전극(242)과 제2 라인 전극(243)은 게이트 전극(18)과 나란하게 배치되어 게이트 전극(18)의 길이 방향을 따라 위치하는 코일부들(241)과 전기적으로 연결된다.

일례로 제1 라인 전극(242)은 제2 절연층(22) 위에서 게이트 전극(18)과 나란하게 위치하여 코일부들(241)의 출력측 단부(244)와 접촉하며, 제2 라인 전극(243)은 제1 절연층(16) 위에서 게이트 전극(18)과 소정 거리를 두고 이와 나란하게 위치한다. 그리고 제2 절연층(22)에는 제2 라인 전극(243)의 일부를 노출시키는 비아 홀(26)이 형성되고, 코일부(241)의 출력측 단부(245)가 비아 홀(26)을 통해 제2 라인 전극(243)과 접촉하여 이와 전기적으로 연결된다.

전술한 구성에서 제1 라인 전극(242)을 통해 코일부들(241)에 소정의 전류를 공급하면, 코일부(241)의 전류 흐름에 의해 코일부(241) 주위로 자계가 형성되고, 이 자계가 전자 방출부(20)로부터 제2 기판(12)을 향해 진행하는 전자들에 힘을 부여하여 전자빔을 집속시킨다.

다음으로, 제1 기판(10)에 대향하는 제2 기판(12)의 일면에는 형광층(28), 일례로 적색과 녹색 및 청색의 형광층들(28R, 28G, 28B)이 서로간 임의의 간격을 두고 형성되고, 각 형광층(28) 사이로 화면의 콘트라스트 향상을 위한 흑색층(30)이 형성된다. 형광층(28)은 제1 기판(10)에 설정되는 단위 화소에 하나의 형광층 (28R, 28G, 28B)이 대응하도록 배치된다.

상기 형광층(28)과 흑색층(30) 위로 알루미늄(Al)과 같은 금속막으로 이루어진 애노드 전극(32)이 형성된다. 애노드 전극(32)은 전자빔 가속에 필요한 고전압을 인가받아 형광층(28)을 고전위 상태로 유지시키며, 형광층(28)에서 방사된 가시광 중 제1 기판(10)을 향해 방사된 가시광을 제2 기판(12) 측으로 반사시켜 화면의 휘도를 높인다.

한편 애노드 전극은 금속막이 아닌 ITO(indium tin oxide)와 같은 투명 도전막으로 이루어질 수 있다. 이 경우 애노드 전극은 제2 기판(12)을 향한 형광층(28)과 흑색층(30)의 일면에 위치한다. 또한 애노드 전극으로서 전술한 투명 도전막과 금속막을 동시에 형성하는 구조도 가능하다.

그리고 제1 기판(10)과 제2 기판(12) 사이에는 스페이서들(도시하지 않음)이 배치되어 진공 용기에 가해지는 압축력을 지지하고, 제1 기판(10)과 제2 기판(12)의 간격을 일정하게 유지시킨다. 스페이서들은 형광층(28)을 침범하지 않도록 흑색층(30)에 대응하여 위치한다.

전술한 구성의 전자 방출 표시 디바이스는 외부로부터 캐소드 전극들(14), 게이트 전극들(18), 자계 집속부(24)의 제1 라인 전극들(242) 및 애노드 전극(32)에 소정의 전압을 공급하여 구동한다.

일례로 캐소드 전극들(14)과 게이트 전극들(18) 중 어느 한 전극들이 주사 구동 전압을 인가받아 주사 전극들로 기능하고, 다른 한 전극들이 데이터 구동 전압을 인가받아 데이터 전극들로 기능한다. 자계 집속부(24)의 제1 라인 전극들 (242)은 코일부(241)의 자계 형성에 필요한 소정의 전압을 인가받으며, 애노드 전극(32)은 전자빔 가속에 필요한 전압, 일례로 수백 내지 수천 볼트의 양의 직류 전압을 인가받는다.

그러면 캐소드 전극(14)과 게이트 전극(18)의 전압 차가 임계치 이상인 단위 화소들에서 전자 방출부(20) 주위에 전계가 형성되어 이로부터 전자들이 방출된다. 방출된 전자들은 제2 절연층(22)의 개구부(221)를 통과하면서 코일부(241)의 전류 흐름에 의해 생성된 자기장에 의해 힘을 받아 전자빔 다발의 중심부로 집속되고, 애노드 전극(32)에 인가된 고전압에 이끌려 대응하는 단위 화소의 형광층(28)에 충돌함으로써 이를 발광시킨다.

도 4를 참고하면, 코일부(241)는 제1 라인 전극(242)과 연결된 입력측 단부(244)로부터 전압을 인가받아 화살표 I로 도시한 전류 흐름을 나타내며, 이 전류 흐름에 의해 코일부(241) 주위에 자기장이 형성된다. 그리고 이 자기장은 전자 방출부(20)로부터 형광층(28)을 향해 진행하는 전자들에 화살표 F로 도시한 힘을 작용시킨다.

따라서 각 단위 화소에서 방출되는 전자들은 해당 단위 화소의 왼쪽과 오른쪽에 각각 위치하는 코일부(241)로부터 전자빔 중심을 향해 힘을 받아 집속되며, 대응하는 단위 화소의 형광층(28)에 정확하게 도달하여 타색 발광을 일으키지 않는다. 이때 각각의 코일부(241)는 그 왼쪽과 오른쪽에 위치하는 단위 화소 모두에 전자빔 집속을 위한 힘을 부여한다.

도 5는 본 발명의 제2 실시예에 따른 전자 방출 표시 디바이스에서 전자 방 출 디바이스 구성을 나타낸 부분 평면도이다.

도면을 참고하면, 본 실시예에서 코일부(241')는 제1 라인 전극(242)과 직교하는 방향, 즉 캐소드 전극(14)의 길이 방향을 따라 적어도 2열의 단위 화소들 사이 영역에 걸쳐 형성된다. 즉 제1 라인 전극(242)과 제2 라인 전극(243)이 각각의 게이트 전극(18)에 대응하여 하나씩 배치되지 않고, 적어도 2열의 게이트 전극(18)마다 하나씩 형성되며, 코일부(241')가 적어도 2열의 단위 화소에 걸쳐 자기장을 형성하여 전자빔을 집속시킨다.

도 5에서는 일례로 코일부(241')가 캐소드 전극(14)의 길이 방향을 따라 2열의 단위 화소들 사이 영역에 걸쳐 형성되는 구성을 도시하였다.

이와 같이 자기장을 이용한 전자빔 집속 방식은 전자 방출을 유도하는 게이트 전계와 자기장이 상호 영향을 주고 받지 않으므로 전자 방출부(20)의 에미션 효율에 영향을 미치지 않으며, 제1 기판(10)과 제2 기판(12) 사이 전체 영역에 자기장이 형성되어 전자빔 진행 방향(도 1과 도 2의 z축 방향)을 따라 전자빔을 지속적으로 집속시킨다.

또한, 본 실시예의 전자 방출 표시 디바이스는 제조 공정이 완료된 후 코일부(241, 241')에 인가되는 전류 세기를 조정하여 자기장 세기와 이로 인한 전자빔 집속 정도를 용이하게 조절할 수 있다.

상기에서는 전자 방출부가 진공 중에서 전계에 의해 전자를 방출하는 물질들로 이루어진 전계 방출 어레이(FEA)형 전자 방출 표시 디바이스에 대해 설명하였으나, 본 발명은 FEA형에 한정되지 않고 전자빔 집속이 요구되는 다른 타입의 전자 방출 표시 디바이스에도 용이하게 적용될 수 있다.

또한, 상기에서는 본 발명의 바람직한 실시예에 대하여 설명하였지만, 본 발명은 이에 한정되는 것이 아니고 특허청구범위와 발명의 상세한 설명 및 첨부한 도면의 범위 안에서 여러 가지로 변형하여 실시하는 것이 가능하고 이 또한 본 발명의 범위에 속하는 것은 당연하다.

이와 같이 본 발명에 의한 전자 방출 표시 디바이스는 자기장을 이용해 전자빔을 보다 효율적으로 집속시켜 표시 품질을 높이며, 전자빔 집속을 위한 자기장이 다른 전극들에 의한 전계와 상호 영향을 주고 받지 않아 전자 방출부의 에미션 특성을 저하시키지 않는다. 또한 본 발명에 의한 전자 방출 표시 디바이스는 코일부에 인가되는 전류 세기를 조정하여 전자빔 집속 정도를 용이하게 제어할 수 있다.

Claims (11)

1. 기판과;

   상기 기판에 제공되는 전자 방출부들과;

   상기 기판에 구비되어 단위 화소별로 상기 전자 방출부의 전자 방출을 제어하는 구동 전극들; 및

   상기 구동 전극들과 절연되어 위치하는 자계 집속부를 포함하며,

   상기 자계 집속부가,

   상기 어느 한 구동 전극의 길이 방향에 따른 단위 화소들 사이 영역에 배치되는 나선 모양의 코일부들과;

   상기 코일부들의 입력측 단부와 전기적으로 연결되는 제1 라인 전극; 및

   상기 코일부들의 출력측 단부와 전기적으로 연결되는 제2 라인 전극을 포함하는 전자 방출 디바이스.
2. 제1항에 있어서,

   상기 코일부가 상기 입력측 단부로부터 반시계 방향으로 꼬인 나선 모양으로 이루어지는 전자 방출 디바이스.
3. 제1항에 있어서,

   상기 코일부가 상기 제1 라인 전극과 직교하는 방향을 따라 적어도 2열의 단 위 화소들 사이 영역에 걸쳐 형성되는 전자 방출 디바이스.
4. 제1항에 있어서,

   상기 구동 전극들이 상기 기판의 일 방향을 따라 형성되는 캐소드 전극들과, 제1 절연층을 사이에 두고 캐소드 전극들 상부에서 캐소드 전극과 교차하는 방향을 따라 형성되는 게이트 전극들을 포함하며,

   상기 캐소드 전극과 게이트 전극의 교차 영역이 단위 화소를 구성하는 전자 방출 디바이스.
5. 제4항에 있어서,

   상기 전자 방출부들이 상기 단위 화소마다 캐소드 전극과 접촉하며 형성되는 전자 방출 디바이스.
6. 제4항에 있어서,

   상기 게이트 전극들을 덮으면서 상기 기판 전체에 형성되는 제2 절연층을 더욱 포함하며, 제2 절연층이 전자빔 통과를 위한 개구부를 형성하는 전자 방출 디바이스.
7. 제6항에 있어서,

   상기 코일부들이 상기 제2 절연층 위에서 상기 게이트 전극의 길이 방향에 따른 단위 화소들 사이 영역에 배치되는 전자 방출 디바이스.
8. 제7항에 있어서,

   상기 제1 라인 전극이 상기 제2 절연층 위에서 상기 코일부들의 입력측 단부와 접촉하며 상기 게이트 전극과 나란하게 위치하는 전자 방출 디바이스.
9. 제7항에 있어서,

   상기 제2 라인 전극이 상기 제1 절연층 위에서 상기 게이트 전극과 나란하게 위치하고, 상기 제2 절연층이 비아 홀을 형성하며, 상기 코일부의 출력측 단부가 비아 홀을 통해 제2 라인 전극과 접촉하는 전자 방출 디바이스.
10. 제5항에 있어서,

    상기 전자 방출부가 카본 나노튜브, 흑연, 흑연 나노파이버, 다이아몬드, 다이아몬드상 카본, C₆₀ 및 실리콘 나노와이어로 이루어진 군으로부터 선택된 적어도 하나의 물질을 포함하는 전자 방출 디바이스.
11. 제1항 내지 제10항 중 어느 한 항에 기재된 전자 방출 디바이스와;

    상기 기판에 대향 배치되는 타측 기판과;

    상기 타측 기판의 일면에 형성되는 형광층들; 및

    상기 형광층들의 일면에 형성되는 애노드 전극

    을 포함하는 전자 방출 표시 디바이스.

Images