KR20070079715A - 전자 방출 디바이스 및 이를 이용한 전자 방출 표시디바이스 - Google Patents

Abstract

본 발명은 전자빔 퍼짐을 억제하고 화소별 에미션 균일도를 높일 수 있는 전자 방출 디바이스 및 이를 이용한 전자 방출 표시 디바이스에 관한 것으로서, 본 발명에 따른 전자 방출 디바이스는 기판과, 기판 위에 형성되는 캐소드 전극들과, 캐소드 전극들과 절연되어 위치하는 게이트 전극들과, 캐소드 전극에 전기적으로 연결되는 전자 방출부들을 포함한다. 이때 캐소드 전극은 기판에 설정되는 화소 영역마다 하부 집속부를 사이에 두고 위치하는 복수개의 개구부를 형성하는 주 전극과, 개구부 내측에서 주 전극과 이격되어 위치하며 전자 방출부가 놓이는 격리 전극들과, 주 전극과 격리 전극들을 전기적으로 연결하는 저항층을 포함한다.

기판, 캐소드전극, 게이트전극, 전자방출부, 하부집속부, 개구부, 주전극, 격리전극, 저항층

Description

전자 방출 디바이스 및 이를 이용한 전자 방출 표시 디바이스 {ELECTRON EMISSION DEVICE AND ELECTRON EMISSION DISPLAY DEVICE USING THE SAME}

도 1은 본 발명의 일 실시예에 따른 전자 방출 표시 디바이스의 부분 분해 사시도이다.

도 2는 본 발명의 일 실시예에 따른 전자 방출 표시 디바이스의 부분 단면도이다.

도 3은 도 1에 도시한 캐소드 전극의 부분 평면도이다.

본 발명은 전자 방출 디바이스에 관한 것으로서, 보다 상세하게는 전자빔 퍼짐을 억제하고 화소별 에미션 균일도를 높일 수 있는 전자 방출 디바이스 및 이를 이용한 전자 방출 표시 디바이스에 관한 것이다.

일반적으로 전자 방출 소자(electron emission element)는 전자원의 종류에 따라 열음극을 이용하는 방식과 냉음극을 이용하는 방식으로 분류할 수 있다.

여기서, 냉음극을 이용하는 방식의 전자 방출 소자로는 전계 방출 어레이(Field Emitter Array; FEA)형, 표면 전도 에미션(Surface-Conduction Emission; SCE)형, 금속-절연층-금속(Metal-Insulator-Metal; MIM)형 및 금속-절연층-반도체(Metal-Insulator-Semiconductor; MIS)형 등이 알려져 있다.

전자 방출 소자는 제1 기판에 어레이를 이루며 배치되어 전자 방출 디바이스(electron emission device)를 구성하고, 전자 방출 디바이스는 형광층과 애노드 전극 등으로 이루어진 발광 유닛이 구비된 제2 기판과 결합하여 전자 방출 표시 디바이스(electron emission display device)를 구성한다.

전자 방출 디바이스는 전자 방출부와 더불어 화소별 전자 방출부들의 방출 전류량을 제어하는 복수의 구동 전극들을 구비하며, 전자 방출 표시 디바이스는 전자 방출부에서 방출된 전자들로 형광층을 여기시켜 소정의 발광 또는 표시 작용을 하게 된다.

상기한 전자 방출 표시 디바이스는 그 작용시 각 화소의 전자 방출부에서 방출된 전자들이 제2 기판을 향할 때 전자빔 다발의 주변부를 향해 퍼지며 진행하는 경향이 있다.

따라서 형광층을 향하는 전자들 중 일부가 대응하는 화소의 형광층으로 집속되지 못하고 이웃한 형광층이나 형광층 주변의 흑색층에 도달하여 타색 발광을 일으킬 수 있으며, 그 결과 화면의 색순도와 색재현율이 저하되어 표시 품질 저하를 가져올 수 있다.

그리고 또 다른 일부 전자들은 제1 기판과 제2 기판 사이에 위치하는 스페이서에 충돌하여 스페이서 표면을 대전시킬 수 있다. 표면이 대전된 스페이서는 스페 이서 주변을 지나는 전자빔 경로를 왜곡시켜 타색 발광을 일으킬 수 있다.

한편, 상기 전자 방출 표시 디바이스는 그 작용시 전자 방출부와 전기적으로 연결되어 전자 방출에 필요한 전류를 공급하는 전극(이하, '제1 전극'이라 한다)에 불안정한 구동 전압이 인가되거나, 제1 전극의 전압 강하로 인해 전자 방출부들에 인가되는 전압에 차이가 발생할 수 있다. 이 경우 전자 방출부들의 에미션 특성이 불균일하게 되어 화소별 발광 균일도 저하로 이어진다.

따라서 본 발명은 상기한 문제점을 해소하기 위한 것으로서, 본 발명의 목적은 전자빔 퍼짐을 억제하고, 화소별 에미션 균일도를 높일 수 있는 전자 방출 디바이스 및 이를 이용한 전자 방출 표시 디바이스를 제공하는데 있다.

상기의 목적을 달성하기 위하여 본 발명은,

기판과, 기판 위에 형성되는 캐소드 전극들과, 캐소드 전극들과 절연되어 위치하는 게이트 전극들과, 캐소드 전극에 전기적으로 연결되는 전자 방출부들을 포함하며, 각각의 캐소드 전극이 기판에 설정되는 화소 영역마다 하부 집속부를 사이에 두고 위치하는 복수개의 개구부를 형성하는 주 전극과, 개구부 내측에서 주 전극과 이격되어 위치하며 전자 방출부가 놓이는 격리 전극들과, 주 전극과 격리 전극들을 전기적으로 연결하는 저항층을 포함하는 전자 방출 디바이스를 제공한다.

상기 개구부는 주 전극의 길이 방향을 따라 일렬로 위치할 수 있고, 저항층은 격리 전극들의 양측에서 주 전극과 격리 전극들 사이에 형성될 수 있다.

또한, 전자 방출 디바이스는 캐소드 전극들 및 게이트 전극들과 절연을 유지 하며 캐소드 전극들 및 게이트 전극들 상부에 위치하는 집속 전극을 더욱 포함할 수 있으며, 집속 전극이 화소 영역마다 전자 방출부들을 동시에 개방시키는 하나의 개구부를 형성할 수 있다.

또한, 상기의 목적을 달성하기 위하여 본 발명은,

서로 대향 배치되는 제1 기판 및 제2 기판과, 제1 기판 위에 형성되는 캐소드 전극들과, 캐소드 전극들과 절연되어 위치하는 게이트 전극들과, 캐소드 전극에 전기적으로 연결되는 전자 방출부들과, 제2 기판의 일면에 형성되는 형광층들과, 형광층들의 일면에 형성되는 애노드 전극을 포함하며, 각각의 캐소드 전극이 기판에 설정되는 화소 영역마다 하부 집속부를 사이에 두고 위치하는 복수개의 개구부를 형성하는 주 전극과, 개구부 내측에서 주 전극과 이격되어 위치하며 전자 방출부가 놓이는 격리 전극들과, 주 전극과 격리 전극들을 전기적으로 연결하는 저항층을 포함하는 전자 방출 표시 디바이스를 제공한다.

이하, 첨부된 도면을 참고하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하면 다음과 같다.

도 1과 도 2는 각각 본 발명의 일 실시예에 따른 전자 방출 표시 디바이스의 부분 분해 사시도와 부분 단면도이고, 도 3은 도 1에 도시한 캐소드 전극의 부분 확대 평면도이다.

도면을 참고하면, 전자 방출 표시 디바이스는 소정의 간격을 두고 평행하게 대향 배치되는 제1 기판(2)과 제2 기판(4)을 포함한다. 제1 기판(2)과 제2 기판(4)의 가장자리에는 밀봉 부재(도시하지 않음)가 배치되어 두 기판을 접합시키며, 내 부 공간이 대략 10^-6 Torr의 진공도로 배기되어 제1 기판(2)과 제2 기판(4) 및 밀봉 부재가 진공 용기를 구성한다.

상기 제1 기판(2) 중 제2 기판(4)과의 대향면에는 전자 방출 소자들이 어레이를 이루며 배치되어 제1 기판(2)과 함께 전자 방출 디바이스(100)를 구성하고, 전자 방출 디바이스(100)가 제2 기판(4) 및 제2 기판(4)에 제공된 발광 유닛(110)과 결합하여 전자 방출 표시 디바이스를 구성한다.

먼저, 제1 기판(2) 위에는 제1 전극인 캐소드 전극들(6)이 제1 기판(2)의 일 방향을 따라 스트라이프 패턴으로 형성되고, 캐소드 전극들(6)을 덮으면서 제1 기판(2) 전체에 제1 절연층(8)이 형성된다. 제1 절연층(8) 위에는 제2 전극인 게이트 전극들(10)이 캐소드 전극(6)과 직교하는 방향을 따라 스트라이프 패턴으로 형성된다.

캐소드 전극(6)과 게이트 전극(10)의 교차 영역을 화소 영역으로 정의하면, 각각의 캐소드 전극(6)은 화소마다 그 내부에 복수개의 개구부(12)를 형성하는 주 전극(61)과, 각 개구부(12) 내측에서 주 전극(61)과 이격되어 위치하는 격리 전극(62)과, 격리 전극(62)의 양측에서 주 전극(61)과 격리 전극(62)을 전기적으로 연결하는 한 쌍의 저항층(63)으로 이루어진다.

개구부들(12)은 주 전극(61)의 길이 방향을 따라 일렬로 위치하며, 개구부들(12) 사이에 위치하는 주 전극(61) 부위를 편의상 하부 집속부(14)라 칭한다. 하부 집속부(14)는 이후 설명하는 전자 방출부로부터 전자 방출이 이루어질 때 이 전자 들에 반발력을 부여하여 전자빔을 집속시키는 역할을 한다.

격리 전극들(62)은 각각의 개구부(12) 내측에 하나씩 위치하고, 각각의 격리 전극(62) 위로 전자 방출부(16)가 형성된다. 그리고 주 전극(61)의 폭 방향에 따른 격리 전극들(62)의 좌우 양측에 저항층(63)이 위치한다.

저항층(63)은 대략 10,000 내지 100,000 Ω㎝의 비저항값을 갖는 물질로서 주 전극(61)과 격리 전극들(62)을 구성하는 도전 물질보다 큰 저항을 가지며, 일례로 p형 또는 n형 도핑된 비정질 실리콘으로 이루어질 수 있다.

저항층(63)은 일정한 폭을 가지면서 주 전극(61)의 길이 방향을 따라 스트라이프 패턴으로 형성되거나, 각각의 격리 전극(62)과 주 전극(61) 사이에 개별적으로 위치할 수 있으며, 도면에서는 두 번째 경우를 도시하였다. 두 가지 경우 모두 저항층은 주 전극(61)과 격리 전극들(62)의 윗면 일부를 덮도록 형성됨으로써 주 전극(61) 및 격리 전극들(62)과의 접촉 저항을 최소화한다.

도면에서는 주 전극(61)의 개구부(12)와 격리 전극들(62)이 직사각형인 경우를 도시하였으나, 이들의 평면 형상은 도시한 예에 한정되지 않고 다양하게 변형 가능하다.

전술한 구성에서 주 전극(61)은 외부의 구동 회로부(도시하지 않음)로부터 구동 전압을 인가받으며, 이 전압은 저항층(63)을 통해 전자 방출부(16)가 위치하는 격리 전극들(62)에 전달된다. 주 전극(61)과 격리 전극(62) 사이의 저항은 주 전극(61)과 격리 전극들(62)간 거리로 제어한다.

전자 방출부(16)는 진공 중에서 전계가 가해지면 전자를 방출하는 물질들, 가령 탄소계 물질 또는 나노미터(nm) 사이즈 물질로 이루어질 수 있다. 전자 방출부(16)는 일례로 탄소 나노튜브(CNT), 흑연, 흑연 나노파이버, 다이아몬드, 다이아몬드상 탄소(DLC), 훌러렌(C₆₀), 실리콘 나노와이어 또는 이들의 조합 물질을 포함할 수 있다.

다른 한편으로 전자 방출부는 몰리브덴(Mo) 또는 실리콘(Si) 등을 주 재질로 하는 선단이 뾰족한 팁 구조물로 이루어질 수 있다.

상기 제1 절연층(8)과 게이트 전극들(10)에는 각 전자 방출부(16)에 대응하는 개구부(81,101)가 형성되어 제1 기판(2) 상에 전자 방출부(16)가 노출되도록 한다.

그리고 게이트 전극들(10)과 제1 절연층(8) 위로 제3 전극인 집속 전극(18)이 형성된다. 집속 전극(18) 하부에는 제2 절연층(20)이 위치하여 게이트 전극(10)과 집속 전극(18)을 절연시키며, 집속 전극(18)과 제2 절연층(20)에도 전자빔 통과를 위한 개구부(181,201)가 마련된다.

집속 전극(18)은 전자 방출부(16)마다 이에 대응하는 하나의 개구부를 형성하여 각 전자 방출부(16)에서 방출되는 전자들을 개별적으로 집속하거나, 단위 화소 마다 하나의 개구부를 형성하여 하나의 단위 화소에서 방출되는 전자들을 포괄적으로 집속할 수 있다. 도 1에서는 두 번째 경우를 도시하였다.

도 1에 도시한 구성에서, 한 화소 영역의 전자 방출부들(16)은 주 전극(61)의 길이 방향을 따라 일렬로 위치한 격리 전극(62) 위에 형성되므로, 집속 전극 개 구부(181)는 주 전극(61)의 길이 방향을 따라 장변을 가지는 종장형 구조로 이루어진다.

이러한 개구부(181)를 갖는 집속 전극(18)은 주로 주 전극(61)의 폭 방향(도면의 x축 방향)을 따라 퍼지는 전자빔 경로와 가까운 거리를 가지므로 주 전극(61)의 폭 방향에 따른 전자빔 집속에 효율적이다.

다음으로, 제1 기판(2)에 대향하는 제2 기판(4)의 일면에는 형광층(22), 일례로 적색과 녹색 및 청색의 형광층들(22R,22G,22B)이 임의의 간격을 두고 형성되고, 각 형광층(22) 사이로 화면의 콘트라스트 향상을 위한 흑색층(24)이 형성된다. 형광층(22)은 제1 기판(2)에 설정되는 화소 영역에 한 가지 색의 형광층(22R,22G,22B)이 대응하도록 형성된다.

형광층(22)과 흑색층(24) 위로는 알루미늄과 같은 금속막으로 이루어진 애노드 전극(26)이 형성된다. 애노드 전극(26)은 외부로부터 전자빔 가속에 필요한 고전압을 인가받으며, 형광층(22)에서 방사된 가시광 중 제1 기판(2)을 향해 방사된 가시광을 제2 기판(4) 측으로 반사시켜 휘도를 높이는 역할을 한다.

한편, 애노드 전극은 금속막이 아닌 ITO(indium tin oxide)와 같은 투명 도전막으로 이루어질 수 있다. 이 경우 애노드 전극은 제2 기판(4)을 향한 형광층(22)과 흑색층(24)의 일면에 위치한다. 또한 애노드 전극으로서 전술한 투명 도전막과 금속막을 함께 형성하는 구조도 가능하다.

그리고 제1 기판(2)과 제2 기판(4) 사이에는 진공 용기에 가해지는 압축력을 지지하고 두 기판의 간격을 일정하게 유지시키는 스페이서들(28, 도 2 참고)이 배 치된다. 스페이서들(28)은 형광층(22)을 침범하지 않도록 흑색층(24)에 대응하여 위치한다.

전술한 구성의 전자 방출 표시 디바이스는 외부로부터 캐소드 전극들(6), 게이트 전극들(10), 집속 전극(18) 및 애노드 전극(26)에 소정의 전압을 공급하여 구동한다.

일례로 캐소드 전극들(6)과 게이트 전극들(10) 중 어느 한 전극들이 주사 구동 전압을 인가받아 주사 전극들로 기능하고, 다른 한 전극들이 데이터 구동 전압을 인가받아 데이터 전극들로 기능한다. 그리고 집속 전극(18)은 전자빔 집속에 필요한 전압, 일례로 0V 또는 수 내지 수십 볼트의 음의 직류 전압을 인가받으며, 애노드 전극(26)은 전자빔 가속에 필요한 전압, 일례로 수백 내지 수천 볼트의 양의 직류 전압을 인가받는다.

그러면 캐소드 전극(6)과 게이트 전극(10)의 전압 차가 임계치 이상인 단위 화소들에서 전자 방출부(16) 주위에 전계가 형성되어 이로부터 전자들이 방출된다. 방출된 전자들은 집속 전극(18)의 개구부(181)를 통과하면서 전자빔 다발의 중심부로 집속되고, 애노드 전극(26)에 인가된 고전압에 이끌려 대응하는 화소 영역의 형광층(22)에 충돌함으로써 이를 발광시킨다.

전술한 구동 과정에 있어서, 주 전극(61)과 격리 전극(62)을 연결하는 저항층(63)이 전자 방출부들(16)에 동일한 조건의 구동 전압이 인가되도록 하여 화소별 전자 방출부들(16)의 에미션 특성을 균일화시킨다.

즉 일부의 전자 방출부(12)에서 과도한 에미션이 발생할 때, 이 전자 방출부 (12)가 위치하는 격리 전극(62)은 애노드 전극(26)과의 진공 저항에 의해 캐소드 전극(6)에 인가된 전압, 일례로 0V보다 큰 전압을 가지게 되며, 결과적으로 게이트 전극(10)과의 전압 차가 감소하여 전자 방출량을 낮춤으로써 과도한 에미션을 억제할 수 있다.

이러한 구동 과정에서 하부 집속부(14)는 저항층(63)에 의해 전압 상승이 일어나는 격리 전극(62)보다 항상 낮은 전압을 유지함에 따라, 하부 집속부(14)가 각 전자 방출부(16)에서 방출되는 전자들 중 주 전극(61)의 길이 방향을 따라 퍼지는 전자들에 반발력을 부여하여 이 전자들을 집속시킨다.

한편, 전자 방출부(16)에서 방출된 전자들 중 주 전극(61)의 폭 방향을 따라 퍼지는 전자들은 집속 전극(18)을 통과하는 과정에서 집속 전압에 의해 집속된다.

따라서 본 발명에 의한 전자 방출 표시 디바이스는 하부 집속부(14)와 집속 전극(18)에 의해 전자빔을 효율적으로 집속시켜 타색 발광을 억제하며, 그 결과 화면의 색순도와 색재현율 등을 높일 수 있다. 그리고 스페이서(28)에 전하가 차징되는 것을 방지하여 그에 따른 전자빔 경로 왜곡을 억제할 수 있다.

상기에서는 본 발명의 바람직한 실시예에 대하여 설명하였지만, 본 발명은 이에 한정되는 것이 아니고 특허청구범위와 발명의 상세한 설명 및 첨부한 도면의 범위 안에서 여러 가지로 변형하여 실시하는 것이 가능하고 이 또한 본 발명의 범위에 속하는 것은 당연하다.

이와 같이 본 발명에 의한 전자 방출 표시 디바이스는 화소마다 전술한 캐소 드 전극 형상에 의해 화소별 전자 방출부들의 에미션 균일도를 높이고, 이웃한 개구부들 사이에 위치하는 하부 집속부를 통해 주 전극의 길이 방향을 따라 퍼지는 전자들에 반발력을 부여하여 전자빔을 집속시킨다.

따라서 본 발명에 의한 전자 방출 표시 디바이스는 타색 발광을 억제하여 화면의 색순도를 높이고, 스페이서 대전을 억제하여 스페이서 주위의 전자빔 경로 왜곡을 최소화하며, 화소별 발광 균일도를 높임으로써 표시 품질을 향상시킬 수 있다.

Claims (8)

1. 기판과;

   상기 기판 위에 형성되는 캐소드 전극들과;

   상기 캐소드 전극들과 절연되어 위치하는 게이트 전극들; 및

   상기 캐소드 전극에 전기적으로 연결되는 전자 방출부들을 포함하며,

   상기 각각의 캐소드 전극이,

   상기 기판에 설정되는 화소 영역마다 하부 집속부를 사이에 두고 위치하는 복수개의 개구부를 형성하는 주 전극과;

   상기 개구부 내측에서 상기 주 전극과 이격되어 위치하며 상기 전자 방출부가 놓이는 격리 전극들; 및

   상기 주 전극과 상기 격리 전극들을 전기적으로 연결하는 저항층을 포함하는 전자 방출 디바이스.
2. 제1항에 있어서,

   상기 개구부가 상기 주 전극의 길이 방향을 따라 일렬로 위치하는 전자 방출 디바이스.
3. 제1항에 있어서,

   상기 저항층이 상기 격리 전극들의 양측에서 상기 주 전극과 격리 전극들 사 이에 형성되는 전자 방출 디바이스.
4. 제1항에 있어서,

   상기 캐소드 전극들 및 상기 게이트 전극들과 절연을 유지하며 캐소드 전극들 및 게이트 전극들 상부에 위치하는 집속 전극을 더욱 포함하는 전자 방출 디바이스.
5. 제4항에 있어서,

   상기 집속 전극이 상기 화소 영역마다 상기 전자 방출부들을 동시에 개방시키는 하나의 개구부를 형성하는 전자 방출 디바이스.
6. 제1항에 있어서,

   상기 전자 방출부가 탄소 나노튜브, 흑연, 흑연 나노파이버, 다이아몬드, 다이아몬드상 탄소, C₆₀ 및 실리콘 나노와이어로 이루어진 군으로부터 선택된 적어도 하나의 물질을 포함하는 전자 방출 디바이스.
7. 제1항 내지 제6항 중 어느 한 항에 기재된 전자 방출 디바이스와;

   상기 기판에 대향 배치되는 타측 기판과;

   상기 타측 기판의 일면에 형성되는 형광층들; 및

   상기 형광층들의 일면에 형성되는 애노드 전극

   을 포함하는 전자 방출 표시 디바이스.
8. 제7항에 있어서,

   상기 형광층이 상기 기판의 일 방향을 따라 번갈아 위치하는 적색과 녹색 및 청색의 형광층들을 포함하고,

   상기 개구부와 상기 격리 전극들이 상기 일 방향과 직교하는 방향을 따라 일렬로 위치하는 전자 방출 표시 디바이스.

Images