KR20070076643A - 전자 방출 표시 디바이스 - Google Patents

Abstract

본 발명은 집속 전극의 구조를 개선하여 아크 방전과 그에 따른 내부 구조물의 손상을 최소화할 수 있는 전자 방출 표시 디바이스에 관한 것으로서, 본 발명에 따른 전자 방출 표시 디바이스는 서로 대향 배치되며 진공 용기를 구성하는 제1 기판 및 제2 기판과, 제1 기판 위에 형성되는 전자 방출부들과, 제1 기판에 제공되어 전자 방출부들의 전자 방출을 제어하는 구동 전극들과, 구동 전극들 상부에서 구동 전극들과 절연되어 위치하며 서로간 임의의 거리를 두고 복수개로 분할되는 집속 전극들과, 집속 전극들을 전기적으로 연결하는 저항층과, 제2 기판의 일면에 위치하는 발광 유닛을 포함한다.

전자방출부, 캐소드전극, 게이트전극, 집속전극, 저항층, 애노드전극, 형광층

Description

전자 방출 표시 디바이스 {ELECTRON EMISSION DISPLAY DEVICE}

도 1은 본 발명의 일 실시예에 따른 전자 방출 표시 디바이스의 부분 분해 사시도이다.

도 2는 본 발명의 일 실시예에 따른 전자 방출 표시 디바이스의 부분 단면도이다.

도 3은 도 1에 도시한 전자 방출 디바이스의 부분 평면도이다.

도 4는 집속 전극의 변형예를 설명하기 위해 도시한 전자 방출 디바이스의 부분 평면도이다.

본 발명은 전자 방출 표시 디바이스에 관한 것으로서, 보다 상세하게는 아크 방전과 이에 따른 내부 구조물의 손상을 억제할 수 있도록 집속 전극의 구조를 개선한 전자 방출 표시 디바이스에 관한 것이다.

일반적으로 전자 방출 소자(electron emission element)는 전자원의 종류에 따라 열음극(hot cathode)을 이용하는 방식과 냉음극(cold cathode)을 이용하는 방식으로 분류할 수 있다.

여기서, 냉음극을 이용하는 방식의 전자 방출 소자로는 전계 방출 어레이(Field Emitter Array; FEA)형, 표면 전도 에미션(Surface-Conduction Emission; SCE)형, 금속-절연층-금속(Metal-Insulator-Metal; MIM)형 및 금속-절연층-반도체(Metal-Insulator-Semiconductor; MIS)형 등이 알려져 있다.

이 중 전계 방출 어레이(FEA)형 전자 방출 소자는 전자 방출부와 전자 방출부의 전자 방출을 제어하는 구동 전극으로서 하나의 캐소드 전극과 하나의 게이트 전극을 구비하며, 전자 방출부의 구성 물질로 일 함수가 낮거나 종횡비가 큰 물질, 일례로 탄소 나노튜브와 흑연 및 다이아몬드상 탄소와 같은 탄소계 물질을 사용하여 진공 중에서 전계에 의해 쉽게 전자가 방출되는 원리를 이용한다.

전자 방출 소자는 제1 기판에 어레이를 이루며 배치되어 전자 방출 디바이스(electron emission device)를 구성하고, 전자 방출 디바이스는 형광층과 흑색층 및 애노드 전극 등으로 이루어진 발광 유닛이 구비된 제2 기판과 결합하여 전자 방출 표시 디바이스(electron emission display device)를 구성한다.

상기 전자 방출 표시 디바이스에 있어서 전자빔 경로를 목적하는 방향으로 유도하여 표시 특성을 향상시키려는 노력이 있어왔다. 예를 들어 특정 서브픽셀의 전자 방출부에서 방출된 전자들이 제2 기판을 향해 퍼지며 진행하는 경우에는 이 전자들이 대응하는 서브픽셀의 형광층 뿐만 아니라 이웃한 흑색층 및 다른 서브픽셀의 타색 형광층에 함께 도달하여 타색 발광을 유발한다.

따라서 전자빔 제어를 위한 수단의 하나로 집속 전극이 제안되었다. 집속 전 극은 주로 제1 기판 구조물의 최상부에 위치하고, 전자빔 통과를 위한 개구부를 형성하며, 0V 또는 수 내지 수십 볼트의 음의 직류 전압을 인가받아 개구부를 통과하는 전자들에 반발력을 부여함으로써 이 전자들을 전자빔 다발의 중심부로 집속시킨다.

한편, 전자 방출 표시 디바이스는 밀봉 초기에 대략 10^-6 Torr의 진공도를 유지하지만, 밀봉 후 내부 구조물의 가스 방출(outgassing) 등으로 인해 그 내부에 잔류 가스가 존재하게 된다. 잔류 가스들은 전자 방출부에서 방출된 전자들에 의해 이온화되고, 이온화된 가스는 전자를 방출하며, 이 전자가 다시 잔류 가스를 이온화시킨다.

이러한 과정이 지속적으로 반복되거나, 내부 구조물의 결함 부위에 전기장이 집중되는 경우 표시 디바이스 내부에 아크 방전이 발생하게 된다.

이때 종래의 집속 전극은 제1 기판 전체에 걸쳐 형성되므로 표시 디바이스 작용시 그 표면에 상당량의 전하들이 축적되어 아크 방전을 쉽게 유도하며, 아크 방전시 집속 전극 전체가 아크 전류의 이동 경로를 이루어 내부 구조물의 손상을 심화시킨다.

따라서 본 발명은 상기한 문제점을 해소하기 위한 것으로서, 본 발명의 목적은 집속 전극의 구조를 개선하여 아크 방전과 그에 따른 내부 구조물의 손상을 최소화할 수 있는 전자 방출 표시 디바이스를 제공하는데 있다.

상기의 목적을 달성하기 위하여 본 발명은,

서로 대향 배치되며 진공 용기를 구성하는 제1 기판 및 제2 기판과, 제1 기판 위에 형성되는 전자 방출부들과, 제1 기판에 제공되어 전자 방출부들의 전자 방출을 제어하는 구동 전극들과, 구동 전극들 상부에서 구동 전극들과 절연되어 위치하며 서로간 임의의 거리를 두고 복수개로 분할되는 집속 전극들과, 집속 전극들을 전기적으로 연결하는 저항층과, 제2 기판의 일면에 위치하는 발광 유닛을 포함하는 전자 방출 표시 디바이스를 제공한다.

상기 구동 전극들은 제1 절연층을 사이에 두고 서로 교차하는 방향을 따라 형성되어 교차 영역을 구비하는 제1 전극들 및 제2 전극들을 포함하고, 상기 전자 방출부는 제1 전극들과 제2 전극들 중 어느 한 전극들에 전기적으로 연결된다.

상기 집속 전극은 제1 기판의 일 방향을 따라 위치하는 둘 이상의 교차 영역마다 형성되거나, 상기 교차 영역마다 개별로 형성될 수 있다. 상기 저항층은 제1 전극들과 제2 전극들 중 어느 한 전극들의 길이 방향을 따라 형성될 수 있다.

상기 발광 유닛은 애노드 전극과, 애노드 전극의 일면에 형성되는 형광층들과, 형광층들 사이에 위치하는 흑색층을 포함한다. 애노드 전극은 복수개로 분할되어 위치할 수 있고, 특히 저항층에 의해 연결된 집속 전극들과 교차하는 방향을 따라 분할되어 위치할 수 있다.

이하, 첨부한 도면을 참고하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하면 다음과 같다.

도 1과 도 2는 각각 본 발명의 일 실시예에 따른 전자 방출 표시 디바이스의 부분 분해 사시도와 부분 단면도이고, 도 3은 도 1에 도시한 전자 방출 디바이스의 부분 평면도이다.

도면을 참고하면, 전자 방출 표시 디바이스는 소정의 간격을 두고 평행하게 대향 배치되는 제1 기판(10)과 제2 기판(12)을 포함한다. 제1 기판(10)과 제2 기판(12)의 가장자리에는 밀봉 부재(도시하지 않음)가 배치되어 두 기판을 접합시키며, 내부 공간이 대략 10^-6 Torr의 진공도로 배기되어 제1 기판(10)과 제2 기판(12) 및 밀봉 부재가 진공 용기를 구성한다.

상기 제1 기판(10) 중 제2 기판(12)과의 대향면에는 전자 방출 소자들이 어레이를 이루며 배치되어 제1 기판(10)과 함께 전자 방출 디바이스(100)를 구성하고, 전자 방출 디바이스(100)가 제2 기판(12) 및 제2 기판(12)에 제공된 발광 유닛(110)과 결합하여 전자 방출 표시 디바이스를 구성한다.

먼저, 제1 기판(10) 위에는 제1 전극인 캐소드 전극들(14)이 제1 기판(10)의 일 방향을 따라 스트라이프 패턴으로 형성되고, 캐소드 전극들(14)을 덮으면서 제1 기판 전체에 제1 절연층(16)이 형성된다. 제1 절연층(16) 위에는 제2 전극인 게이트 전극들(18)이 캐소드 전극(14)과 직교하는 방향을 따라 스트라이프 패턴으로 형성된다.

상기 캐소드 전극들(14)과 게이트 전극들(18)의 교차 영역이 하나의 서브픽셀에 대응하며, 캐소드 전극(14) 위로 각 서브픽셀 영역마다 전자 방출부들(20)이 형성된다. 그리고 제1 절연층(16)과 게이트 전극들(18)에는 각 전자 방출부(20)에 대응하는 개구부(161,181)가 형성되어 제1 기판(10) 상에 전자 방출부(20)가 노출되도록 한다.

전자 방출부(20)는 진공 중에서 전계가 가해지면 전자를 방출하는 물질들, 가령 탄소계 물질 또는 나노미터 사이즈 물질로 이루어질 수 있다. 전자 방출부(20)는 탄소 나노튜브, 흑연, 흑연 나노파이버, 다이아몬드, 다이아몬드상 탄소, 훌러렌(C₆₀), 실리콘 나노와이어 또는 이들의 조합 물질을 포함할 수 있으며, 그 제조법으로 스크린 인쇄, 직접 성장, 스퍼터링 또는 화학기상증착 등을 적용할 수 있다.

다른 한편으로, 전자 방출부는 몰리브덴(Mo) 또는 실리콘(Si) 등을 주 재질로 하는 선단이 뾰족한 팁 구조물로 이루어질 수 있다.

전자 방출부들(20)은 각 서브픽셀 영역에서 캐소드 전극(14)과 게이트 전극(18) 중 어느 한 전극, 일례로 캐소드 전극(14)의 길이 방향을 따라 일렬로 위치할 수 있으며, 원형의 평면 형상을 갖도록 형성될 수 있다. 전자 방출부들(20)의 배열 구조와 평면 형상은 도시한 예에 한정되지 않고 다양하게 변형 가능하다.

또한, 상기에서는 제1 절연층(16)을 사이에 두고 게이트 전극들(18)이 캐소드 전극들(14) 상부에 위치하는 구조에 대해 설명하였으나, 게이트 전극들이 제1 절연층을 사이에 두고 캐소드 전극들 하부에 위치하는 구조도 가능하며, 이 경우 전자 방출부들은 제1 절연층 위에서 캐소드 전극의 측면에 형성될 수 있다.

그리고 게이트 전극들(18)을 덮으면서 제1 기판(10) 전체에 제2 절연층(22) 이 형성되고, 제2 절연층(22) 위에 집속 전극(24)이 형성된다. 집속 전극(24)과 제2 절연층(22)에도 전자빔 통과를 위한 개구부(241,221)가 형성된다.

집속 전극(24)은 서브픽셀마다 하나의 개구부(241)를 형성하여 하나의 서브픽셀에서 방출되는 전자들을 포괄적으로 집속하거나, 전자 방출부(20)마다 하나의 개구부를 형성하여 각 전자 방출부(20)에서 방출되는 전자들을 개별적으로 집속할 수 있다. 도면에서는 첫 번째 경우를 도시하였다.

본 실시예에서 집속 전극(24)은 제2 절연층(22)의 윗면 전체에 형성되지 않고 복수개로 분할되어 위치하며, 저항층(26)이 복수개 집속 전극들(24)을 전기적으로 연결하여 표시 디바이스 작용시 집속 전극들(24)에 동일 전위가 인가되도록 한다.

보다 구체적으로, 집속 전극(24)은 서브픽셀마다 개별로 형성되거나, 제1 기판(10)의 일 방향을 따라 위치하는 둘 이상의 서브픽셀을 포괄하도록 형성되거나, 3개의 서브픽셀로 이루어진 픽셀별로 형성될 수 있다. 도 1 내지 도 3에서는 집속 전극(24)이 서브픽셀마다 분리되어 위치하는 경우를 도시하였으며, 도 4에서는 본 발명의 변형 실시예로서 집속 전극(24')이 픽셀별로 분리되어 위치하는 경우를 도시하였다.

그리고 저항층(26)은 제1 기판(10)의 일 방향, 일례로 게이트 전극(18)의 길이 방향을 따라 일정한 폭으로 형성되어 이 방향을 따라 위치하는 집속 전극들(24)을 전기적으로 연결시킨다. 저항층(26)은 집속 전극(24)과의 접촉 저항을 줄일 수 있도록 집속 전극(24)의 측면 보다는 집속 전극(24)의 윗면 또는 아랫면과 접촉하 는 것이 바람직하다. 도 2에서는 집속 전극(24)이 저항층(26) 위에 형성되어 저항층(26)이 집속 전극(24)의 아랫면과 접촉하는 경우를 도시하였다.

저항층(26)은 집속 전극(24)보다 큰 저항을 갖는 물질로 이루어지며, 일례로 p형 또는 n형 도핑된 비정질 실리콘으로 이루어질 수 있다. 집속 전극(24)은 펄스 파형이 아닌 직류 전압을 인가받으므로 저항층(26)에 의한 전압 강하는 발생하지 않는다.

전술한 집속 전극(24)과 저항층(26) 구조에서는 전자빔 집속 기능은 종래와 동일하게 유지하면서 제1 기판(10) 면적에 대해 집속 전극(24)이 차지하는 면적은 크게 감소된다. 따라서 집속 전극(24)은 그 표면에 쌓이는 전하량을 감소시켜 아크 방전의 발생 가능성을 낮추며, 저항층(26)은 아크 방전시 아크 전류를 흡수하여 내부 구조물의 손상을 최소화한다.

다음으로, 제1 기판(10)에 대향하는 제2 기판(12)의 일면에는 투명 도전막으로 이루어진 애노드 전극(28)이 형성되고, 애노드 전극(28) 위로 형광층(30), 일례로 적색과 녹색 및 청색 형광층들(30R,30G,30B)이 서로간 임의의 간격을 두고 형성된다. 각 형광층(30) 사이에는 화면의 콘트라스트 향상을 위한 흑색층(32)이 형성된다.

형광층(30)은 제1 기판(10)에 설정되는 서브픽셀 영역마다 한가지 색의 형광층(30R,30G,30B)이 대응하도록 배치되며, 세가지 색 형광층(30R,30G,30B)이 위치하는 3개의 서브픽셀이 모여 하나의 픽셀을 구성한다.

그리고 형광층(30)과 흑색층(32) 위로 알루미늄(Al)과 같은 고반사 금속으로 이루어진 금속 반사막(34)이 형성된다. 금속 반사막(34)은 애노드 전극(28)과 함께 외부로부터 전자빔 가속에 필요한 고전압을 인가받아 형광층(30)을 고전위 상태로 유지시키며, 형광층(30)에서 방사된 가시광 중 제1 기판(10)을 향해 방사된 가시광을 제2 기판(12) 측으로 반사시켜 화면의 휘도를 높인다.

본 실시예에서 애노드 전극(28)은 집속 전극(24)과의 중첩 부위를 감소시키기 위하여 제2 기판(12)의 일면 전체에 형성되지 않고 복수개로 분할되어 위치한다. 특히 집속 전극(24)이 제1 기판(10)의 일 방향을 따라 저항층(26)으로 연결되어 있을 때, 애노드 전극(28)은 상기 일 방향과 교차하는 방향을 따라 복수개로 분할되어 집속 전극(24)과 교차한다.

도 1과 도 2에서는 애노드 전극(28)이 캐소드 전극(14)의 길이 방향을 따라 캐소드 전극(14)의 개수만큼 분할되어 위치하는 경우를 도시하였다. 애노드 전극(28)의 분할 구조는 도시한 예에 한정되지 않으며 다양하게 변형 가능하다.

전술한 애노드 전극(28) 구조에서도 전자빔 가속 기능은 종래와 동일하게 유지하면서 제2 기판(12) 면적에 대해 애노드 전극(28)이 차지하는 면적은 감소된다. 따라서 애노드 전극(28)이 형광층(30) 표면에 축적되는 전하량을 감소시켜 아크 방전의 발생 가능성을 낮추는 기능을 한다.

그리고 제1 기판(10)과 제2 기판(12) 사이에는 진공 용기에 가해지는 압축력을 지지하고 두 기판의 간격을 일정하게 유지시키는 다수의 스페이서들(36, 도 2 참고)이 배치된다. 스페이서들(36)은 형광층(30)을 침범하지 않도록 흑색층(32)에 대응하여 위치한다.

상기한 구성의 전자 방출 표시 디바이스는 외부로부터 캐소드 전극들(14), 게이트 전극들(18), 집속 전극들(24) 및 애노드 전극(28)에 소정의 전압을 공급하여 구동한다.

일례로 캐소드 전극들(14)과 게이트 전극들(18) 중 어느 한 전극들이 주사 구동 전압을 인가받아 주사 전극들로 기능하고, 다른 한 전극들이 데이터 구동 전압을 인가받아 데이터 전극들로 기능한다. 그리고 집속 전극들(24)이 전자빔 집속에 필요한 전압, 일례로 0V 또는 수 내지 수십 볼트의 음의 직류 전압을 인가받으며, 애노드 전극(28)이 전자빔 가속에 필요한 전압, 일례로 수백 내지 수천 볼트의 양의 직류 전압을 인가받는다.

그러면 캐소드 전극(14)과 게이트 전극(18)간 전압 차가 임계치 이상인 서브픽셀들에서 전자 방출부(20) 주위에 전계가 형성되어 이로부터 전자들이 방출된다. 방출된 전자들은 집속 전극(24)의 개구부(241)를 통과하면서 전자빔 다발의 중심부로 집속되며, 애노드 전극(28)에 인가된 고전압에 이끌려 대응하는 서브픽셀의 형광층(30)에 충돌함으로써 이를 발광시킨다.

전술한 구동 과정에서 본 실시예의 전자 방출 표시 디바이스는 상기한 집속 전극(24)과 애노드 전극(28) 구조에 의해 집속 전극(24) 표면에 축적되는 전하량과 형광층(30) 표면에 축적되는 전하량을 감소시키고, 집속 전극(24)과 애노드 전극(28) 사이에서 발생할 수 있는 전자들의 이동 경로를 축소시켜 아크 방전이 일어날 가능성을 낮춘다. 그럼에도 불구하고 아크 방전이 발생할 시에는 저항층(26)이 아크 전류를 흡수하여 아크 방전에 의한 내부 구조물의 손상을 최소화한다.

상기에서는 전계 방출 어레이(FEA)형 전자 방출 표시 디바이스에 대해 설명하였으나, 본 발명은 전계 방출 어레이형에 한정되지 않고 그 이외의 다른 타입의 전자 방출 표시 디바이스에도 용이하게 적용 가능하다.

또한, 상기에서는 본 발명의 바람직한 실시예에 대하여 설명하였지만, 본 발명은 이에 한정되는 것이 아니고 특허청구범위와 발명의 상세한 설명 및 첨부한 도면의 범위 안에서 여러 가지로 변형하여 실시하는 것이 가능하고 이 또한 본 발명의 범위에 속하는 것은 당연하다.

이와 같이 본 발명에 의한 전자 방출 표시 디바이스는 복수개로 분할되어 위치하는 집속 전극과 애노드 전극에 의해 아크 방전이 일어날 가능성을 낮추며, 아크 방전시 저항층이 아크 전류를 흡수하여 아크 방전에 의한 내부 구조물의 손상을 억제할 수 있다. 따라서 본 발명에 의한 전자 방출 표시 디바이스는 고압 조건에서 안정적인 동작을 수행할 수 있고, 장수명 확보가 가능한 장점이 있다.

Claims (9)

1. 서로 대향 배치되며 진공 용기를 구성하는 제1 기판 및 제2 기판과;

   상기 제1 기판 위에 형성되는 전자 방출부들과;

   상기 제1 기판에 제공되어 상기 전자 방출부들의 전자 방출을 제어하는 구동 전극들과;

   상기 구동 전극들 상부에서 구동 전극들과 절연되어 위치하며 서로간 임의의 거리를 두고 복수개로 분할되는 집속 전극들과;

   상기 집속 전극들을 전기적으로 연결하는 저항층; 및

   상기 제2 기판의 일면에 위치하는 발광 유닛

   을 포함하는 전자 방출 표시 디바이스.
2. 제1항에 있어서,

   상기 구동 전극들이 제1 절연층을 사이에 두고 서로 교차하는 방향을 따라 형성되어 교차 영역을 구비하는 제1 전극들 및 제2 전극들을 포함하고,

   상기 전자 방출부가 상기 제1 전극들과 제2 전극들 중 어느 한 전극들에 전기적으로 연결되는 전자 방출 표시 디바이스.
3. 제2항에 있어서,

   상기 집속 전극이 상기 제1 기판의 일 방향을 따라 위치하는 둘 이상의 교차 영역마다 형성되는 전자 방출 표시 디바이스.
4. 제2항에 있어서,

   상기 집속 전극이 상기 교차 영역마다 개별로 형성되는 전자 방출 표시 디바이스.
5. 제2항에 있어서,

   상기 저항층이 상기 제1 전극들과 제2 전극들 중 어느 한 전극들의 길이 방향을 따라 형성되는 전자 방출 표시 디바이스.
6. 제2항에 있어서,

   상기 집속 전극과 저항층이 제2 절연층을 사이에 두고 상기 제1 전극들 및 제2 전극들 상부에 위치하는 전자 방출 표시 디바이스.
7. 제6항에 있어서,

   상기 저항층이 상기 집속 전극의 윗면과 아랫면 중 어느 한 면과 접촉하는 전자 방출 표시 디바이스.
8. 제1항 내지 제7항 중 어느 한 항에 있어서,

   상기 발광 유닛이 애노드 전극과, 애노드 전극의 일면에 형성되는 형광층들 과, 형광층들 사이에 위치하는 흑색층을 포함하며,

   상기 애노드 전극이 복수개로 분할되어 위치하는 전자 방출 표시 디바이스.
9. 제8항에 있어서,

   상기 애노드 전극이 상기 저항층에 의해 연결된 집속 전극들과 교차하는 방향을 따라 복수개로 분할되어 위치하는 전자 방출 표시 디바이스.

Images