KR20060081496A - 높은 대역 효율의 고차 변조 시스템을 위한 심볼 타이밍동기 검출 장치 및 검출 방법 - Google Patents

높은 대역 효율의 고차 변조 시스템을 위한 심볼 타이밍동기 검출 장치 및 검출 방법 Download PDF

Info

Publication number
KR20060081496A
KR20060081496A KR1020050001837A KR20050001837A KR20060081496A KR 20060081496 A KR20060081496 A KR 20060081496A KR 1020050001837 A KR1020050001837 A KR 1020050001837A KR 20050001837 A KR20050001837 A KR 20050001837A KR 20060081496 A KR20060081496 A KR 20060081496A
Authority
KR
South Korea
Prior art keywords
signal
output
received signal
symbol period
timing synchronization
Prior art date
Application number
KR1020050001837A
Other languages
English (en)
Other versions
KR100787568B1 (ko
Inventor
양승문
Original Assignee
포스데이타 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 포스데이타 주식회사 filed Critical 포스데이타 주식회사
Priority to KR1020050001837A priority Critical patent/KR100787568B1/ko
Priority to US11/813,493 priority patent/US20080101515A1/en
Priority to PCT/KR2006/000057 priority patent/WO2006073278A1/en
Publication of KR20060081496A publication Critical patent/KR20060081496A/ko
Application granted granted Critical
Publication of KR100787568B1 publication Critical patent/KR100787568B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H04L7/0334—Processing of samples having at least three levels, e.g. soft decisions
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/26—Systems using multi-frequency codes
    • H04L27/2601—Multicarrier modulation systems
    • H04L27/2647—Arrangements specific to the receiver only
    • H04L27/2655—Synchronisation arrangements
    • H04L27/2662—Symbol synchronisation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H04L7/0334—Processing of samples having at least three levels, e.g. soft decisions
    • H04L7/0335—Gardner detector

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

본 발명은 디지털 통신 시스템 또는 아날로그 통신 시스템에서 심볼 타이밍 동기를 검출하는 장치 및 방법에 관한 것이다. 더욱 구체적으로, 본 발명은 i) 수신 신호 또는 그의 소정 시간 지연된 신호와 ii) 상기 수신 신호에 대하여 소정 시간 지연된 신호를 가산 또는 감산한 신호, 상기 수신 신호를 힐버트 변환시킨 신호, 또는 상기 수신 신호를 미분 연산한 신호를 곱하여 얻은 신호를 심볼 타이밍 동기 판별용 신호로서 출력하는 심볼 타이밍 동기 검출 장치 및 검출 방법에 관한 것이다.
본 발명에 따른 심볼 타이밍 검출 장치 및 검출 방법은 높은 대역효율의 고차 변조 시스템(예를 들어, QAM 또는 OFDM 변조 방식의 통신 시스템)에 유용하게 적용될 수 있다. 특히, 디지털 신호 뿐만 아니라, 아날로그 신호 및 데이터 심볼이 밀집하여 아날로그 신호와 유사한 디지털 신호에도 적용될 수 있다. 본 발명에 따른 검출 장치는 데이터 및 반송 주파수에 의한 영향을 받지 않는다. 타이밍 동기 검출 장치 특성 곡선으로부터 검출 장치의 성능의 우수성을 확인할 수 있다.

Description

높은 대역 효율의 고차 변조 시스템을 위한 심볼 타이밍 동기 검출 장치 및 검출 방법 {Device and Method for Detecting Symbol Timing for Highly Bandwidth Efficient High Order Modulation System}
도 1a 및 도 1b는 각각 상승 코사인 펄스 및 프리 필터링된 상승 코사인 펄스에 대하여 계산된 이득값 C1(Δ)를 도시한 그래프.
도 2는 종래의 파장 차 알고리듬을 사용한 타이밍 동기 검출 장치의 구성도.
도 3은 본 발명의 제1실시예에 따른 타이밍 동기 검출 장치의 구성도.
도 4는 본 발명의 제2실시예에 따른 타이밍 동기 검출 장치의 구성도.
도 5는 본 발명에 따른 타이밍 동기 검출 장치를 이용하여 타이밍 동기를 복원하는 회로의 구성도.
도 6은 본 발명의 제3실시예에 따른 타이밍 동기 검출 장치의 구성도.
도 7은 본 발명의 제4실시예에 따른 타이밍 동기 검출 장치의 구성도.
도 8은 본 발명에 따른 타이밍 동기 검출 장치 및 검출 방법이 적용될 수 있는 1536-QAM 방식의 성좌점.
<도면의 주요 부분에 대한 부호의 설명>
111~116, 211~215 : 지연기 121, 221 : 가산기
131, 132, 231, 232 : 감산기 141, 241, 242, 341, 441 : 곱셈기
305, 405 : 프리 필터 310 : 힐버트 변환기
410 : 미분 연산기
본 발명은 디지털 통신 시스템 또는 아날로그 통신 시스템에서 심볼 타이밍 동기를 검출하는 장치 및 방법에 관한 것이다. 더욱 구체적으로, 본 발명은 통신기기에서 수신 신호의 심볼 타이밍 동기를 검출하는 장치로서, i) 수신 신호 또는 그의 소정 시간 지연된 신호와 ii) 상기 수신 신호에 대하여 소정 시간 지연된 신호를 가산 또는 감산한 신호, 상기 수신 신호를 힐버트 변환시킨 신호, 또는 상기 수신 신호를 미분 연산한 신호를 곱하여 얻은 신호를 심볼 타이밍 동기 판별용 신호로서 출력하는 심볼 타이밍 동기 검출 장치 및 검출 방법에 관한 것이다.
심볼 타이밍 복원은 수신된 연속 파형을 샘플링하기 위한 클럭을 복원시켜, 데이터를 복원하기 위한 것이다. 심볼 타이밍 정보는 디지털 통신에서 수신된 파형에 내재되어 있다. 따라서, 신호 처리에 의하여 상기 심볼 타이밍 정보를 추출하여야 한다. 디지털 통신 시스템에서는 이와 같이 심볼 타이밍 정보를 추출하고, 상기 타이밍에 동기시켜 정확하게 심볼을 샘플링하는 것이 매우 중요하다. 이에 따라 다양한 타이밍 동기 검출 장치들이 제시되어 왔다[문헌 E.A. Lee and D.G. Messerschmidt, "Digital Communcation-second edition," Kluwer Academic Publishers, 1994 chapter 17. Timing Recovery 참조].
그러나, 상기한 바와 같은 종래의 타이밍 동기 검출 장치는 검출 신호의 이득이 적고, 대역효율이 낮으며, 아날로그 회로와 유사하게 데이터가 밀집한 디지털 통신에는 적용할 수 없다는 단점이 있다. 특히, 이득이 적기 때문에 데이터가 밀집하여 아날로그 신호와 유사한 디지털 신호(예를 들어, QAM 또는 OFDM 변조 방식)에서는 적용이 곤란하다.
본 발명은 상기한 바와 같은 문제점을 해결하기 위하여 안출된 것으로서, 본 발명은 i) 수신 신호 또는 그의 소정 시간 지연된 신호와 ii) 상기 수신 신호에 대하여 소정 시간 지연된 신호를 가산 또는 감산한 신호, 상기 수신 신호를 힐버트 변환시킨 신호, 또는 상기 수신 신호를 미분 연산한 신호를 곱하여 얻은 신호를 심볼 타이밍 동기 판별용 신호로서 출력하는 심볼 타이밍 동기 검출 장치 및 검출 방법에 관한 것이다.
본 발명에 따른 심볼 타이밍 동기 검출 장치 및 검출 방법은 데이터 도움 방식(data aid)이나 등화기(equalizer)를 사용하지 아니하고, 반송파의 위상 및 주파수로부터 독립적인 고차 변조(high order modulation) 방식의 높은 대역효율 통신 시스템에 적용할 수 있다. 또한, 고속으로 타이밍을 복원할 수 있다. 심볼 타이밍이 우선적으로 복원되며, 반송파 복원, 등화기 및 데이터와는 분리되어 복원된다. 또한, 본 발명은 코릴레이션에 기반하므로, 고차 변조 방식에서 크게 문제되 는 지터 또는 잡음을 제거할 수 있다.
따라서, 본 발명의 목적은 통신기기에서 수신 신호의 심볼 타이밍 동기를 검출하는 장치 및 검출 방법을 제공하기 위한 것이다.
본 발명은 디지털 통신 시스템 또는 아날로그 통신 시스템에서 심볼 타이밍 동기를 검출하는 장치 및 방법에 관한 것이다. 더욱 구체적으로, 본 발명은 통신기기에서 수신 신호의 심볼 타이밍 동기를 검출하는 장치로서, i) 수신 신호 또는 그의 소정 시간 지연된 신호와 ii) 상기 수신 신호에 대하여 소정 시간 지연된 신호를 가산 또는 감산한 신호, 상기 수신 신호를 힐버트 변환시킨 신호, 또는 상기 수신 신호를 미분 연산한 신호를 곱하여 얻은 신호를 심볼 타이밍 동기 판별용 신호로서 출력하는 심볼 타이밍 동기 검출 장치 및 검출 방법에 관한 것이다.
더욱 구체적으로, 본 발명은 i) 수신 신호에 대하여 3/2 심볼주기 지연된 신호와 ii) 상기 수신 신호에서, 상기 수신 신호에 대하여 1심볼주기 지연된 신호를 감산하고, 상기 수신 신호에 대하여 2심볼주기 지연된 신호를 가산하고, 상기 수신 신호에 대하여 3심볼주기 지연된 신호를 감산한 신호를 곱하여 얻은 신호를 심볼 타이밍 동기 판별용 신호로서 출력하는 심볼 타이밍 동기 검출 장치 및 검출 방법에 관한 것이다.
또한, 본 발명은, i) a) 수신 신호에 대하여 1/2 심볼주기 지연된 신호와 b) 상기 수신 신호에서, 상기 수신 신호에 대하여 1심볼주기 지연된 신호를 감산한 신호를 서로 곱하여 얻은 신호 A; 및 ii) a) 수신 신호에 대하여 1/4 심볼주기 지연 된 신호와 b) 상기 수신 신호에 대하여 1/4 심볼주기 지연된 신호에서, 상기 수신 신호에 대하여 5/4 심볼주기 지연된 신호를 감산한 신호를 서로 곱하여 얻은 신호 B에 대하여, iii) 상기 신호 A 및 상기 신호 B를 서로 합하여 얻은 신호를 심볼 타이밍 동기 판별용 신호로서 출력하는 심볼 타이밍 동기 검출 장치 및 검출 방법에 관한 것이다.
또한, 본 발명은, i) 수신 신호와 ii) 상기 수신신호를 힐버트 변환시킨 신호, 또는 상기 수신신호를 미분 연산한 신호를 곱하여 얻은 신호를 심볼 타이밍 동기 판별용 신호로서 출력하는 심볼 타이밍 동기 검출 장치 및 검출 방법에 관한 것이다.
이하에서는 도면을 참조하여 본 발명에 따른 심볼 타이밍 동기 검출 장치 및 검출 방법에 대하여 구체적으로 설명한다. 그러나, 본 발명이 하기 실시예에 의하여 제한되는 것은 아니다. 본 발명에서, 주파수 대역폭은 제한되어 있고, 시간 도메인에서 신호는 실함수 및 우함수인 것으로 가정하였다.
심볼 타이밍 정보를 추출하기 위해서, 수신된 신호와 그의 지연된 신호를 곱하고, 이상적인 임펄스 응답으로 평균을 취하여 코릴레이션(correlation) 값을 구하는 것이 일반적이다. 임펄스 응답으로는, 예를 들어 하기 표 1에 나타낸 바와 같은 상승 코사인 펄스(raised cosine pulse) 또는 프리 필터링된 상승 코사인 펄스를 사용한다.
[표 1] 상승 코사인 펄스 및 프리 필터링된 상승 코사인 펄스
Figure 112005001059789-PAT00001
고차 변조일수록 자기 잡음(self noise) 등의 잡음이 문제될 수 있으나, 프리 필터를 사용함으로써 이러한 잡음을 실질적으로 제거할 수 있다.
PAM(펄스 진폭 변조)/QAM(직교 진폭 변조)에서의 심볼 타이밍 동기의 검출 및 복원시 정합 필터(matched filter)를 거쳐 수신된 신호는 하기 수학식 1과 같이 표현된다:
[수학식 1]
Figure 112005001059789-PAT00002
상기식에서,
h(t)는 임펄스 응답으로서,
Figure 112005001059789-PAT00003
로 정의되고,
기호
Figure 112005001059789-PAT00004
는 컨벌루션이며,
hT(t)는 송신측의 임펄스 응답이고,
hR(t)는 수신측의 임펄스 응답이며,
τ는 송신에 의한 지연시간으로서, 수신기에서 추정되어야 하는 값이고,
{ak}는 송신되는 디지털 심볼의 시퀀스로서, 단위 평균 전력 즉, E{|a|2}=1.0이라고 가정한다(여기에서, E{ }는 평균 연산자이다).
BPSK에 대해서는 {ak}={+1, -1}이고, QPSK에 대해서는 {ak}={+1, -1, +j, -j}이다. 그러나, 본 발명에 따른 심볼 타이밍 동기 검출 장치는 디지털 신호, 특히, 신호가 밀집하여 아날로그 신호와 유사한 디지털 신호 및 아날로그 신호에도 적용될 수 있다. 따라서, 상기 ak는 이산적인 값 뿐만 아니라, 연속된 아날로그 값도 가질 수 있는 것으로 가정한다. 예를 들어, {ak}={분산이 1인 정규분포} 또는 {ak}={분산이 1인 -
Figure 112005001059789-PAT00005
내지 +
Figure 112005001059789-PAT00006
범위의 균등분포}일 수 있다. {ak}는 실수뿐만 아니라 QAM과 같이 복소수까지 확장할 수 있다. 이 경우, I 및 Q의 실수 성분을 사용한다.
수신한 신호 z(t)와 지연된 신호
Figure 112005001059789-PAT00007
의 곱의 기대값을 코릴레이션(correlation)이라 칭하며, 하기 수학식 2와 같이 정의된다:
[수학식 2]
Figure 112005001059789-PAT00008
상기식에서 Δ=0인 경우, 자승 동기 알고리듬(squaring)에 해당된다.
심볼 타이밍 복원은 본질적으로 주기적인 특성에 기초한다. 따라서, 하기 수학식 3으로 표현되는
Figure 112005001059789-PAT00009
즉, SΔ의 값을 고찰하여 심볼 타이밍 검출 장치의 특성을 파악할 수 있다. SΔ는 잡음이 없는 타이밍 동기 검출 파형으로서, S-곡선이라 칭한다
[수학식 3]
Figure 112005001059789-PAT00010
상기식에서, 주기는 T이다.
푸아송 합의 공식(Poisson Sum Fourmul)에 의하여, 하기 수학식 4의 항등식을 유도할 수 있다:
[수학식 4]
Figure 112005001059789-PAT00011
상기식에서, H(f)는 h(t)의 푸리에 변환이다.
H(f)의 대역폭이 제한되어 있고, h(t)는 실함수 및 우함수이며, m=0, ±1의 항만을 고려할 필요가 있다고 가정하면, 상기 수학식 3은 하기 수학식 5와 같다:
[수학식 5]
Figure 112005001059789-PAT00012
상기 수학식 5를 정리하면, 하기 수학식 6과 같다:
[수학식 6]
Figure 112005001059789-PAT00013
적분 변수를
Figure 112005001059789-PAT00014
로 치환하고, h(t)는 시간 도메인에서 우함수이며,
Figure 112005001059789-PAT00015
는
Figure 112005001059789-PAT00016
에 대하여 우함수라고 가정하면, 상기 식은 하기 수학식 7과 같이 정리된다:
[수학식 7]
Figure 112005001059789-PAT00017
상기식에서, C1의 피적분함수는 y 및 Δ에 대한 우함수이다.
특정의 Δ값에 따른
Figure 112005001059789-PAT00018
는 하기 수학식 8 내지 수학식 11과 같다:
[수학식 8]
Figure 112005001059789-PAT00019
[수학식 9]
Figure 112005001059789-PAT00020
[수학식 10]
Figure 112005001059789-PAT00021
[수학식 11]
Figure 112005001059789-PAT00022
상기 수학식 8 및 수학식 9의 구체적인 예를 하기 표 2 및 표 3으로 나타내었다.
Figure 112005001059789-PAT00023
및
Figure 112005001059789-PAT00024
의 두 가지 경우로 나타내었으며, 각각 수신 신호에 대한 1/2 심볼주기 지연(delay)·조기(early) 및 1/4 심볼주기 지연·조기를 의미한다. 1/2 심볼주기 지연에서는 부호가 반대로 되며, 1/4 심볼주기 지연에서는 cos 항의 계수와 sin 항의 계수가 서로 바뀌게 된다:
[표 2]
Figure 112005001059789-PAT00025
h(t) 대신에 하기 표 3의 펄스 이득인 C1(Δ)를 대입하여 계산한다. 하나는 충분한 대역폭 β를 갖는 상승 코사인 펄스에 대한 이득이고, 다른 하나는 그의 프리 필터링된 상승 코사인 펄스 이득이다.
[표 3]
Figure 112005001059789-PAT00026
하기 수학식 12에 대한 정적분 표를 이용하여, 상기 C1(Δ) 값을 계산하였다:
[수학식 12]
Figure 112005001059789-PAT00027
상기식에서,
Figure 112005001059789-PAT00028
로 정의된다.
상승 코사인 펄스 및 그의 프리 필터링된 상승 코사인 펄스에 대하여 계산된 이득 C1(Δ) 값을 도 1a 및 도 1b에 각각 도시하였다.
도 1a 및 도 1b로부터, C1(Δ)가 0 근방의 값을 갖는 경우를 제외하고는, 부호의 변화가 없음을 알 수 있다. 또한, 코릴레이션이 상이한 고차 변조 방식의 통신 시스템에서 적합한 부호를 취하여 합하는 경우 검출 신호의 이득이 증가함을 알 수 있다. 예를 들어, 상기 S-곡선이 동일부호의 동형 삼각함수가 되도록 지연 시 간 Δ를 복수개 선택하여, 결합하는 경우, 검출 신호의 이득을 증가시킬 수 있다. 따라서, 검출 신호의 이득을 증가시키는 다양한 구성의 검출 회로를 설계할 수 있다.
이하에서는, 상기와 같은 S-곡선 개념을 도입하여 종래의 대표적인 타이밍 동기 검출 알고리듬을 설명한다.
임펄스 응답인 h(t)는 시간 도메인에서 실함수 및 우함수이고, 주파수 대역폭이 제한되어 있는 것으로 가정하였다. 수학적인 표현의 편의를 위하여, 구체적으로 상승 코사인 펄스 및 프리 필터링된 상승 코사인 펄스를 사용하였다.
파장 차(wave difference) 방법은 문헌 [O. Agazzi, C.-P.J. Tzeng, D.G. Messerschmitt, and D.A. Hodges, "Timing recovery in Digital Subscriber loops", IEEE Trans. Commun., vol. COM-33, pp.558-569, June 1985]에 개시되어 있다. 상기 표 2를 사용하여, 타이밍 동기 검출 S-곡선을 다음과 같은 방법으로 구한다.
상기 표 2에서 Δ가 0이고, A1이 +인 경우(즉, cos항만 있는 경우), 1/2 심볼 지연은 - 부호이다. 이는 cos 항의 부호가 - 임을 의미한다. +에서 -로 감산하여, C0 DC 항을 소거하고, 목적하는 항인 S=2C1(0)cos(2πτ/T)만을 남겨둔다. 상기 S는 표 2에서 1/4 심볼 지연에 의하여 u(τ)를 적용하여, S=2C1(0)sin(2πτ/T)로 변경한다. 이러한 타이밍 동기 검출 장치의 구성을 도 2에 도시하였다.
도 2와 같은 구조의 검출 장치는 두가지 상이한 방법으로 접근하여 얻을 수 있다.
첫 번째 방법은 문헌 [M. Oerder and H. Meyer, Digital Filter and Squaring Timing Recovery, IEEE Trans. Commun., vol. COM-36, pp.605-612, May 1988]에 기반한다. 타이밍 동기 검출 장치 알고리듬은 하기 수학식 13과 같다:
[수학식 13]
Figure 112005001059789-PAT00029
상기식에서, εm∈{-0.5, 0.5}는 타이밍 오차이고,
zk는 수신한 신호를 샘플링한 값이다.
심볼 당 샘플은 N개이고, m번째 시간 세그먼트의 심볼은 L개이다.
상기 알고리듬은 심볼 당 샘플이 4개 이상인 경우에 사용된다. N=4인 경우 가장 단순한 형태로 구현할 수 있다.
두 번째 방법은 최대우도(ML, Maximum Likelihood) 시간 검출 장치의 조기-지연 게이트(early late gate) 근사법이다. 이는 식 u(t) = z2(τ+εT) - z2(τ-εT)를 이용한다. 원칙적으로는 자승값이 아닌 절대값을 사용하지만, 본 명세서에서는 용이한 비교를 위하여 변형하였다.
표 2를 사용하여, S-곡선을 계산할 수 있다. 수학식 7 및 지연 시간
Figure 112005001059789-PAT00030
를 사용하여, S=-2C1(0)sin(2πε)sin(2πτ/T)를 구할 수 있다. ε=1/4를 선택하여, 그 결과를 얻는다.
또다른 종래 타이밍 동기 검출 장치인 가드너(Gardner) 검출 장치[F.M. Gardner, "A BPSK/QPSK Timing-error Detector for Sampled Receivers", IEEE Trans. Commun., vol. COM-34, pp.423-429, May 1986]에 대해서도 마찬가지로 상기와 같은 S-곡선 개념을 도입하여 설명할 수 있다. 가드너 검출 장치도 상기 표 2를 변형하여 S-곡선을 얻을 수 있다. Δ=-1/2 및 Δ=+1/2을 선택하고, 그 차이를 구하면, 두 개의 항은 심볼의 반주기만큼 지연된다.
이하에서는 본 발명에 따른 타이밍 동기 검출 장치의 예를 설명한다. 본 발명에 따른 검출 장치는 전술한 종래의 타이밍 동기 검출 장치에 비하여 검출 신호의 이득을 크게 증가시킬 수 있다.
하기 unew1(τ)는 본 발명의 제1실시예에 따른 타이밍 동기 검출 알고리듬이다. 도 3은 상기한 바와 같은 타이밍 동기 검출 장치의 구성을 도시한 것이다:
Figure 112005001059789-PAT00031
본 발명에서, 주파수 대역폭은 제한되어 있고, 시간 도메인에서 신호는 실함수 및 우함수인 것으로 가정하였다. 이러한 가정하에서, 타이밍 동기 검출 곡선 즉, S-곡선을 표 1에 의하여 구하면 다음과 같다:
Figure 112005001059789-PAT00032
상기 타이밍 동기 검출 장치는,
수신 신호 z(t)를 1/2 심볼주기 지연시키는 제1지연기(111), 상기 제1지연기(111)의 출력을 다시 1/2 심볼주기 지연시키는 제2지연기(112), 상기 제2지연기(112)의 출력을 다시 1/2 심볼주기 지연시키는 제3지연기(113), 상기 제3지연기(113)의 출력을 다시 1/2 심볼주기 지연시키는 제4지연기(114), 상기 제4지연기(114)의 출력을 다시 1/2 심볼주기 지연시키는 제5지연기(115), 및 상기 제5지연기(115)의 출력을 다시 1/2 심볼주기 지연시키는 제6지연기(116);
상기 수신 신호 z(t)에서 상기 제2지연기(112)의 출력을 감산하는 제1감산기(131);
상기 제1감산기(131)의 출력과 상기 제4지연기(114)의 출력을 가산하는 가산기(121);
상기 가산기(121)의 출력에서 상기 제6지연기(116)의 출력을 감산하는 제2감산기(132); 및
상기 제3지연기(113)의 출력과 상기 제2감산기(132)의 출력을 곱하는 곱셈기(141)를 구비한다.
상기한 바와 같이 코릴레이션되는 항을 적절히 추가함으로써 검출 신호의 이득을 증가시킬 수 있다. 상기 제1실시예는 심볼 당 샘플이 2개인 경우에 해당한 다.
심볼 당 샘플이 4개인 경우에는 다음과 같은 제2실시예에 의하여 구현할 수 있다. 하기 unew2(τ)는 본 발명의 제2실시예에 따른 타이밍 동기 검출 알고리듬이다. 도 4는 상기한 바와 같은 타이밍 동기 검출 장치의 구성을 도시한 것이다:
Figure 112005001059789-PAT00033
그의 S-곡선을 표 1에 의하여 구하면 다음과 같다:
Figure 112005001059789-PAT00034
상기 타이밍 동기 검출 장치는,
수신 신호 z(t)를 1/4 심볼주기 지연시키는 제1지연기(211), 상기 제1지연기(211)의 출력을 다시 1/4 심볼주기 지연시키는 제2지연기(212), 상기 제2지연기(212)의 출력을 다시 1/4 심볼주기 지연시키는 제3지연기(213), 상기 제3지연기(213)의 출력을 다시 1/4 심볼주기 지연시키는 제4지연기(214), 및 상기 제4지연기(214)의 출력을 다시 1/4 심볼주기 지연시키는 제5지연기(215);
상기 수신 신호 z(t)에서 상기 제4지연기(214)의 출력을 감산하는 제1감산기(231);
상기 제1감산기(231)의 출력과 상기 제2지연기(212)의 출력을 곱하는 제1곱셈기(241);
상기 제1지연기(211)의 출력에서 상기 제5지연기(215)의 출력을 감산하는 제2감산기(232);
상기 제1지연기(211)의 출력과 상기 제2감산기(232)의 출력을 곱하는 제2곱셈기(242); 및
상기 제1곱셈기(241)의 출력과 상기 제2곱셈기(242)의 출력을 가산하는 가산기(221)를 구비한다.
마찬가지로, 코릴레이션되는 항을 적절히 추가함으로써, 검출 신호의 이득을 증가시켰다.
상기 두 가지 실시예를 통하여, 타이밍 동기 검출 장치 이득이 증가하고, 잡음이 없으며, 심볼 당 2개 또는 4개 샘플링하는 심볼 타이밍 동기 검출 장치를 디지털 방식으로 구현하였다. cos 항 및 sin 항에 의하여 검출 곡선은 직선을 이룬다. 순시 타이밍 오차 위상은 4개의 샘플로 측정할 수 있다. 검출 특성은 T/2까지 직선을 이룬다. 이러한 타이밍 동기 검출 장치는 행 업(hang up) 현상(타이밍 동기를 복원하지 못하고, 어느 한 조건에 계속 머물러 있는 현상)이 발생하지 아니하며, 빠르게 타이밍 동기를 복원할 수 있다.
본 발명에 따른 타이밍 동기 검출 장치는 PAM 변조방식 또는 QAM 변조방식 예를 들어, 16-QAM, 64-QAM, 256-QAM, 512-QAM, 1024-QAM, 또는 도 8에 도시되어 있는 바와 같은 1536-QAM에 유용하게 사용될 수 있다. 또한, CDMA(코드분할다중접속방식) 통신 시스템에서 사용되는 PSK(위상천이방식) 또는 FSK(주파수천이방식)에도 적용될 수 있다.
특히, 대역 효율을 높이기 위하여 고차 변조 방식을 사용하는 경우, 디지털 신호가 극단적으로 밀집하여 아날로그 신호와 유사하게 된다. 이러한 예가 휴대 인터넷 통신에 사용되고 있는 OFDM 신호이다.
OFDM은 하나의 심볼에 FFT(고속 푸리에 변환) 수에 해당하는 부반송파(subcarrier)를 동시에 실을 수 있다. 상기 OFDM에서 샘플링된 신호는 FFT 수만큼 중첩된 것이기 때문에, 아날로그 신호와 유사하다. 본 발명에 따른 타이밍 동기 검출 장치는 상기 OFDM에도 적용될 수 있으며, OFDM 심볼은 물론 OFDM 심볼을 FFT 수로 나눈 샘플링 타임도 복원할 수 있다.
또한, 본 발명에 따른 타이밍 동기 검출 장치는, 이산적인 시간 간격동안에 샘플링되는 값이 아날로그값인 샘플 데이터 시스템(sampled data system)에도 적용할 수 있다. 즉, 신호는 이산적인 시간 간격을 두고 샘플링되지만, 신호값은 아날로그값을 갖는 경우에도 적용할 수 있다.
도 5는 본 발명에 따른 심볼 타이밍 동기 검출 장치로부터 출력되는 심볼 타이밍 동기 판별용 신호로부터 심볼 타이밍을 복원하는 회로의 구성도를 예시한 것이다.
상기 제1실시예 및 제2실시예에서 사용된 심볼 지연 대신 시간 도메인 함수를 사용할 수 있다. 즉, 수신된 신호와 그의 시간 도메인 함수를 곱하여 얻은 신호를 심볼 타이밍 동기 판별용 신호로서 사용할 수 있다.
예를 들어, 함수로서 신호 자체(즉, 자승), 지연 함수(지연된 신호), 미분 연산자, 및 힐버트 변환 등을 사용할 수 있다.
도 6은 본 발명의 제3실시예에 따른 타이밍 동기 검출 장치의 구성을 도시한 것으로서, 힐버트 변환기를 사용하였다.
상기 장치는, 수신 신호 z(τ)를 힐버트 변환시키는 힐버트 변환기(310); 및 상기 힐버트 변환기(310)의 출력과 상기 수신 신호 z(τ)를 곱하는 곱셈기(341)를 포함한다.
도 7은 본 발명의 제4실시예에 따른 타이밍 동기 검출 장치의 구성을 도시한 것으로서, 미분 연산기를 사용하였다.
상기 장치는, 수신 신호 z(τ)를 미분 연산하는 미분 연산기(410); 및 상기 미분 연산기(410)의 출력과 상기 수신 신호 z(τ)를 곱하는 곱셈기(441)를 포함한다.
마찬가지로 1/2 심볼 및 1/4 심볼 지연을 적용할 수 있으며, 수신 신호의 잡음을 제거하기 위하여 프리 필터(305, 405)를 포함할 수 있다.
하기 표 4에는 힐버트 변환 및 미분 연산자를 적용한 타이밍 동기 검출 장치의 알고리듬 및 검출 곡선을 나타내었다:
[표 4] 힐버트 변환 및 미분 연산자를 적용한 경우의 알고리듬 및 S-곡선
함수 알고리듬
Figure 112005001059789-PAT00035
 S-곡선
힐버트 변환
Figure 112005001059789-PAT00036
Figure 112005001059789-PAT00037
미분 연산자
Figure 112005001059789-PAT00038
Figure 112005001059789-PAT00039
상기 제3실시예 및 제4실시예에 따른 타이밍 동기 검출 장치에서 DC 성분은 존재하지 않는다.
힐버트 변환을 사용하는 경우의 S 곡선(SHilbert)을 자승 방법과 비교하면, cos 함수가 아닌 sin 함수라는 점은 상이하지만, 이득은 동일하다.
한편, 상기 힐버트 변환기를 사용하는 제3실시예에 따른 타이밍 동기 검출 장치는 빠른 음성 대역 모뎀에서 사용되는 BETR(Band Edge Timing Recovery, 대역 경계 타이밍 복원) 구현과 관련있다. BETR에서, 수신된 신호는 1/2T의 대역 통과 필터를 통과하고, -1/2T의 병렬형 필터를 통과한다. 타이밍 동기 검출 신호를 생성하기 위하여 상기 두 필터를 통과한 신호를 곱한다.
대역 통과 필터는 프리-필터와 근사하다. 대역 통과 필터는 IF 주파수 또는 복소 포락 신호(주파수가 0인 것으로 고려됨)와 동등한 대역폭에서의 실수 신호에 적용된다. 상측대역(upper side band)는
Figure 112005001059789-PAT00040
로 표현되고, 하측대역(lower side band)는
Figure 112005001059789-PAT00041
로 표현된다(여기에서,
Figure 112005001059789-PAT00042
는 h(t)의 힐버트 변환이다). 따라서, BETR의 타이밍 신호는 하기 수학식 14와 같다:
[수학식 14]
BETR의 타이밍 신호=
Figure 112005001059789-PAT00043
이는 힐버트 변환을 사용하는 제3실시예에 따른 타이밍 동기 검출 장치에 의하여 구현된다.
대안으로서, 하기 수학식 15와 같이 실수부를 이용할 수 있다. 그러나, 이는 자승 방법과 동일하고, DC 성분을 포함하기 때문에, 일반적으로는 사용되지 않는다.
[수학식 15]
BETR의 타이밍 신호=
Figure 112005001059789-PAT00044
본 발명에 따른 타이밍 동기 검출 장치는 지연된 신호와의 코릴레이션 뿐만 아니라, 일반적인 함수 예를 들어, 힐버트 변환과의 코릴레이션을 사용하였다. 본 발명에 따른 검출 장치는 높은 대역 효율의 변조 시스템(예를 들어, QAM 방식 또는 OFDM 변조 방식의 통신 시스템)에 적용될 수 있으며, 반송파 위상 및 주파수에 독립적인 빠른 타이밍 복원에 적합하다. 또한, 데이터 심볼이 밀집하여 아날로그 신호와 유사한 경우에도 적용될 수 있다.
본 발명에 따른 심볼 타이밍 검출 장치는 데이터 및 반송 주파수에 의한 영향을 받지 않는다. 타이밍 동기 검출 장치 특성 곡선으로부터 검출 장치의 성능의 우수성을 확인할 수 있다.

Claims (18)

  1. 통신기기에서 수신 신호의 심볼 타이밍 동기를 검출하는 장치로서,
    i) 수신 신호 또는 그의 소정 시간 지연된 신호와
    ii) 상기 수신 신호에 대하여 소정 시간 지연된 신호를 가산 또는 감산한 신호, 상기 수신 신호를 힐버트 변환시킨 신호, 또는 상기 수신 신호를 미분 연산한 신호
    를 곱하여 얻은 신호를 심볼 타이밍 동기 판별용 신호로서 출력하는 것을 특징으로 하는 심볼 타이밍 동기 검출 장치.
  2. 제 1 항에 있어서,
    i) 수신 신호에 대하여 3/2 심볼주기 지연된 신호와
    ii) 상기 수신 신호에서, 상기 수신 신호에 대하여 1심볼주기 지연된 신호를 감산하고, 상기 수신 신호에 대하여 2심볼주기 지연된 신호를 가산하고, 상기 수신 신호에 대하여 3심볼주기 지연된 신호를 감산한 신호
    를 곱하여 얻은 신호를 심볼 타이밍 동기 판별용 신호로서 출력하는 것을 특징으로 하는 심볼 타이밍 동기 검출 장치.
  3. 제 2 항에 있어서,
    입력 신호를 1/2 심볼주기 지연시키는 하나 이상의 지연기; 및
    가산기, 감산기, 및 곱셈기를 포함하는 것을 특징으로 하는 심볼 타이밍 동기 검출 장치.
  4. 제 3 항에 있어서,
    상기 수신 신호를 1/2 심볼주기 지연시키는 제1지연기,
    상기 제1지연기의 출력을 다시 1/2 심볼주기 지연시키는 제2지연기,
    상기 제2지연기의 출력을 다시 1/2 심볼주기 지연시키는 제3지연기,
    상기 제3지연기의 출력을 다시 1/2 심볼주기 지연시키는 제4지연기,
    상기 제4지연기의 출력을 다시 1/2 심볼주기 지연시키는 제5지연기, 및
    상기 제5지연기의 출력을 다시 1/2 심볼주기 지연시키는 제6지연기;
    상기 수신 신호에서 상기 제2지연기의 출력을 감산하는 제1감산기;
    상기 제1감산기의 출력과 상기 제4지연기의 출력을 가산하는 가산기;
    상기 가산기의 출력에서 상기 제6지연기의 출력을 감산하는 제2감산기; 및
    상기 제3지연기의 출력과 상기 제2감산기의 출력을 곱하는 곱셈기를 구비하는 것을 특징으로 하는 심볼 타이밍 동기 검출 장치.
  5. 통신기기에서 수신 신호의 심볼 타이밍 동기를 검출하는 방법으로서,
    수신 신호에서, 상기 수신 신호에 대하여 1심볼주기 지연된 신호를 감산하는 단계(a);
    상기 단계(a)의 출력 신호에, 상기 수신 신호에 대하여 2심볼주기 지연된 신 호를 가산하는 단계(b);
    상기 단계(b)의 출력 신호에서, 상기 수신 신호에 대하여 3심볼주기 지연된 신호를 감산하는 단계(c);
    상기 단계(c)의 출력 신호와, 상기 수신 신호에 대하여 3/2 심볼주기 지연된 신호를 곱하는 단계(d); 및
    상기 단계(d)의 출력 신호로부터 심볼 타이밍 동기를 검출하는 단계(e)를 포함하는 것을 특징으로 하는 심볼 타이밍 동기 검출 방법.
  6. 제 1 항에 있어서,
    i) a) 수신 신호에 대하여 1/2 심볼주기 지연된 신호와
    b) 상기 수신 신호에서, 상기 수신 신호에 대하여 1심볼주기 지연된 신호를 감산한 신호
    를 서로 곱하여 얻은 신호 A; 및
    ii) a) 수신 신호에 대하여 1/4 심볼주기 지연된 신호와
    b) 상기 수신 신호에 대하여 1/4 심볼주기 지연된 신호에서, 상기 수신 신호에 대하여 5/4 심볼주기 지연된 신호를 감산한 신호
    를 서로 곱하여 얻은 신호 B에 대하여,
    iii) 상기 신호 A 및 상기 신호 B를 서로 합하여 얻은 신호를 심볼 타이밍 동기 판별용 신호로서 출력하는 것을 특징으로 하는 심볼 타이밍 동기 검출 장치.
  7. 제 6 항에 있어서,
    입력 신호를 1/4 심볼주기 지연시키는 하나 이상의 지연기; 및
    가산기, 감산기, 및 곱셈기를 포함하는 것을 특징으로 하는 심볼 타이밍 동기 검출 장치.
  8. 제 7 항에 있어서,
    상기 수신 신호를 1/4 심볼주기 지연시키는 제1지연기,
    상기 제1지연기의 출력을 다시 1/4 심볼주기 지연시키는 제2지연기,
    상기 제2지연기의 출력을 다시 1/4 심볼주기 지연시키는 제3지연기,
    상기 제3지연기의 출력을 다시 1/4 심볼주기 지연시키는 제4지연기, 및
    상기 제4지연기의 출력을 다시 1/4 심볼주기 지연시키는 제5지연기;
    상기 수신 신호에서 상기 제4지연기의 출력을 감산하는 제1감산기;
    상기 제1감산기의 출력과 상기 제2지연기의 출력을 곱하는 제1곱셈기;
    상기 제1지연기의 출력에서 상기 제5지연기의 출력을 감산하는 제2감산기;
    상기 제1지연기의 출력과 상기 제2감산기의 출력을 곱하는 제2곱셈기; 및
    상기 제1곱셈기의 출력과 상기 제2곱셈기의 출력을 가산하는 가산기를 구비하는 것을 특징으로 하는 심볼 타이밍 동기 검출 장치.
  9. 통신기기에서 수신 신호의 심볼 타이밍 동기를 검출하는 방법으로서,
    수신 신호에서, 상기 수신 신호에 대하여 1심볼주기 지연된 신호를 감산하는 단계(a);
    상기 단계(a)의 출력 신호와, 상기 수신 신호에 대하여 1/2 심볼주기 지연된 신호를 곱하는 단계(b);
    상기 수신 신호에 대하여 1/4 심볼주기 지연된 신호에서, 상기 수신 신호에 대하여 5/4 심볼주기 지연된 신호를 감산하는 단계(c);
    상기 단계(c)의 출력 신호와, 상기 수신 신호에 대하여 1/4 심볼주기 지연된 신호를 곱하는 단계(d);
    상기 단계(b)의 출력 신호와 상기 단계(d)의 출력 신호를 가산하는 단계(e); 및
    상기 단계(e)의 출력 신호로부터 심볼 타이밍 동기를 검출하는 단계(f)를 포함하는 것을 특징으로 하는 심볼 타이밍 동기 검출 방법.
  10. 제 1 항에 있어서,
    i) 수신 신호와
    ii) 상기 수신신호를 힐버트 변환시킨 신호, 또는 상기 수신신호를 미분 연산한 신호
    를 곱하여 얻은 신호를 심볼 타이밍 동기 판별용 신호로서 출력하는 것을 특징으로 하는 심볼 타이밍 동기 검출 장치.
  11. 제 10 항에 있어서,
    상기 수신 신호를 힐버트 변환시키는 힐버트 변환기; 및
    상기 힐버트 변환기의 출력과 상기 수신 신호를 곱하는 곱셈기를 포함하는 것을 특징으로 하는 심볼 타이밍 동기 검출 장치.
  12. 제 10 항에 있어서,
    상기 수신 신호를 미분 연산하는 미분 연산기; 및
    상기 미분 연산기의 출력과 상기 수신 신호를 곱하는 곱셈기를 포함하는 것을 특징으로 하는 심볼 타이밍 동기 검출 장치.
  13. 통신기기에서 수신 신호의 심볼 타이밍 동기를 검출하는 방법으로서,
    수신 신호를 힐버트 변환 또는 미분 연산하는 단계(a);
    상기 단계(a)의 출력 신호와, 상기 수신 신호를 곱하는 단계(b);
    상기 단계(b)의 출력 신호로부터 심볼 타이밍 동기를 검출하는 단계(c)를 포함하는 것을 특징으로 하는 심볼 타이밍 동기 검출 방법.
  14. 제 1 항, 제 2 항, 제 6 항 및 제 10 항 중 어느 한 항에 있어서, 상기 통신기기는 PAM(펄스진폭변조) 방식, QAM(직교진폭변조) 방식, OFDM(직교주파수분할다중) 변조 방식, PSK(위상천이방식) 또는 FSK(주파수천이방식)의 통신 시스템인 것을 특징으로 하는 심볼 타이밍 동기 검출 장치.
  15. 제 14 항에 있어서, 상기 통신 시스템에서 송수신되는 신호는 이산적인 시간 간격을 두고 샘플링된 것이며, 신호값은 아날로그값인 것을 특징으로 하는 심볼 타이밍 동기 검출 장치.
  16. 제 5 항, 제 9 항 및 제 13 항 중 어느 한 항에 있어서, 상기 통신기기는 PAM(펄스진폭변조) 방식, QAM(직교진폭변조) 방식, OFDM(직교주파수분할다중) 변조 방식, PSK(위상천이방식) 또는 FSK(주파수천이방식)의 통신 시스템인 것을 특징으로 하는 심볼 타이밍 동기 검출 방법.
  17. 제 16 항에 있어서, 상기 통신 시스템에서 송수신되는 신호는 이산적인 시간 간격을 두고 샘플링된 것이며, 신호값은 아날로그값인 것을 특징으로 하는 심볼 타이밍 동기 검출 방법.
  18. 통신기기에서 수신 신호의 심볼 타이밍 동기를 검출하는 신호의 이득을 증가시키는 방법으로서,
    하기 수학식 7의 S-곡선값을 지연 시간 Δ에 따라 하기 수학식 8 내지 11로 분류하는 단계;
    하기 수학식 8 내지 11로부터 상기 S-곡선값이 동일부호의 동형 삼각함수가 되도록 하는 지연 시간을 복수개 선택하는 단계; 및
    i) 수신 신호 또는 상기 선택된 지연 시간 중 어느 하나로 지연된 신호와 ii) 상기 수신 신호에 대하여 상기 선택된 지연 시간 중 어느 하나로 지연된 신호를 가산 또는 감산한 신호, 상기 수신 신호를 힐버트 변환시킨 신호, 또는 상기 수신 신호를 미분 연산한 신호를 곱하여 얻은 신호를 심볼 타이밍 동기 검출용 신호로서 출력하는 단계
    를 포함하는, 심볼 타이밍 동기를 검출하는 신호의 이득을 증가시키는 방법:
    [수학식 7]
    Figure 112005001059789-PAT00045
    [수학식 8]
    Figure 112005001059789-PAT00046
    [수학식 9]
    Figure 112005001059789-PAT00047
    [수학식 10]
    Figure 112005001059789-PAT00048
    [수학식 11]
    Figure 112005001059789-PAT00049
KR1020050001837A 2005-01-07 2005-01-07 높은 대역 효율의 고차 변조 시스템을 위한 심볼 타이밍동기 검출 장치 및 검출 방법 KR100787568B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020050001837A KR100787568B1 (ko) 2005-01-07 2005-01-07 높은 대역 효율의 고차 변조 시스템을 위한 심볼 타이밍동기 검출 장치 및 검출 방법
US11/813,493 US20080101515A1 (en) 2005-01-07 2006-01-06 Device And Method For Detecting Symbol Timing For Highly Bandwidth Efficient High Order Modulation System
PCT/KR2006/000057 WO2006073278A1 (en) 2005-01-07 2006-01-06 Device and method for detecting symbol timing for highly bandwidth efficient high order modulation system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050001837A KR100787568B1 (ko) 2005-01-07 2005-01-07 높은 대역 효율의 고차 변조 시스템을 위한 심볼 타이밍동기 검출 장치 및 검출 방법

Publications (2)

Publication Number Publication Date
KR20060081496A true KR20060081496A (ko) 2006-07-13
KR100787568B1 KR100787568B1 (ko) 2007-12-21

Family

ID=36647739

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050001837A KR100787568B1 (ko) 2005-01-07 2005-01-07 높은 대역 효율의 고차 변조 시스템을 위한 심볼 타이밍동기 검출 장치 및 검출 방법

Country Status (3)

Country Link
US (1) US20080101515A1 (ko)
KR (1) KR100787568B1 (ko)
WO (1) WO2006073278A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100764356B1 (ko) * 2005-11-30 2007-10-08 삼성전기주식회사 Ｏｑｐｓｋ 복조기의 타이밍 추정기
KR101255080B1 (ko) * 2009-12-21 2013-04-16 한국전자통신연구원 타이밍 동기 검출 장치 및 타이밍 동기 검출 방법

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8199702B2 (en) 2008-12-26 2012-06-12 Rockstar Bidco Lp Baseband recovery in wireless networks, base transceiver stations, and wireless networking devices
US8923705B2 (en) * 2012-03-06 2014-12-30 Northrop Grumman Systems Corporation Poisson-based communication system and methods
US8989596B2 (en) * 2012-03-06 2015-03-24 Northrop Grumman Systems Corporation Multiple sensor optical communication systems and methods
US8879615B1 (en) 2013-03-14 2014-11-04 Pmc-Sierra Us, Inc. Equalization adaptation using timing detector

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6487260B1 (en) * 1999-04-05 2002-11-26 Motorola, Inc. Method and apparatus for efficient correlation detection
US6127884A (en) * 1999-05-24 2000-10-03 Philips Electronics North America Corp. Differentiate and multiply based timing recovery in a quadrature demodulator
EP1221794A1 (en) * 2001-01-05 2002-07-10 Alcatel Method and arrangement to determine a clock timing error in a multi-carrier transmission system
KR100725486B1 (ko) * 2001-02-09 2007-06-08 삼성전자주식회사 통신기기용 타이밍 동기 검출 장치와 방법 및 이를 적용한 통신기기
JP3765235B2 (ja) * 2001-02-16 2006-04-12 日本電気株式会社 光ディスク装置
KR20030049364A (ko) * 2001-12-14 2003-06-25 주식회사 엘지이아이 Ｑｐｓｋ 수신기
US7164724B2 (en) * 2002-09-25 2007-01-16 Matsushita Electric Industrial Co., Ltd. Communication apparatus
US7352832B1 (en) * 2003-02-24 2008-04-01 Cisco Technology, Inc. Method and implementation for adaptive symbol decision mapping
KR100590354B1 (ko) * 2003-12-15 2006-06-15 삼성탈레스 주식회사 Ｏｆｄｍ 시스템에서의 잔류 주파수 오프셋 보상 방법 및장치

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100764356B1 (ko) * 2005-11-30 2007-10-08 삼성전기주식회사 Ｏｑｐｓｋ 복조기의 타이밍 추정기
KR101255080B1 (ko) * 2009-12-21 2013-04-16 한국전자통신연구원 타이밍 동기 검출 장치 및 타이밍 동기 검출 방법
US8488723B2 (en) 2009-12-21 2013-07-16 Electronics And Telecommunications Research Institute Device and method for detecting timing synchronization

Also Published As

Publication number Publication date
US20080101515A1 (en) 2008-05-01
KR100787568B1 (ko) 2007-12-21
WO2006073278A1 (en) 2006-07-13

Similar Documents

Publication Publication Date Title
WO2019119778A1 (zh) 一种无线宽带通信系统抗干扰信号检测与同步方法
JP4111321B2 (ja) 単一搬送波信号についての周波数領域の同期を提供するシステム及び方法
JP4159030B2 (ja) Ｏｆｄｍを用いる無線ネットワーク用のタイミング同期方法
KR100263372B1 (ko) 직교분할대역 시스템의 간략 주파수 획득 방법 및 그 장치
US8837616B2 (en) Equalization of a distributed pilot OFDM signal
EP1580948A2 (en) Receiver
KR100747552B1 (ko) Ｆｆｔ를 이용한 결정 귀환 등화기의 초기 계수 획득 장치및 그 방법
KR100787568B1 (ko) 높은 대역 효율의 고차 변조 시스템을 위한 심볼 타이밍동기 검출 장치 및 검출 방법
JP2002511711A (ja) 多重搬送波復調システムにおいて精細な周波数同期を行うための方法および装置
US7340000B1 (en) Decision feedback equalizer in an OFDM WLAN receiver
US9160589B1 (en) Biased estimation of symbol timing offset in OFDM systems
WO2006039799A1 (en) Systems and methods for ofdm transmission and reception
JPH1079766A (ja) 搬送波を使わない振幅位相変調用周波数領域復調器
KR100626644B1 (ko) 직교 주파수 분할 다중화 통신시스템에서 주파수 및 시간옵셋 추정 방법과 그를 이용한 장치
Zhu et al. Feedforward symbol timing recovery technique using two samples per symbol
JP2002064413A (ja) 直交周波数分割多重信号受信装置及び直交周波数分割多重信号受信方法
Heo et al. Design of a high speed OFDM modem system for powerline communications
JP5755339B2 (ja) 受信装置及び方法
Baltar et al. Spectral efficient channel estimation algorithms for FBMC/OQAM systems: A comparison
KR100236039B1 (ko) 직교분할대역 시스템에서의 간략시간획득 추적회로
KR101294283B1 (ko) Ｏｆｄｍ 시스템의 상호상관 기반 채널 추정 방법 및 그 장치
KR100345329B1 (ko) 직교 주파수 분할 다중화 수신기에서의 샘플링 클럭 복원 장치 및 그 방법
Chen et al. Non-maximally decimated filter bank-based single-carrier receiver: a pathway to next-generation wideband communication
Landstrom et al. OFDM frame synchronization for dispersive channels
CN114499646B (zh) 一种vde-sat信道物理层信号时域导频均衡方法及设备

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee