KR20060077872A - Test pattern for contact resistance - Google Patents

Test pattern for contact resistance Download PDF

Info

Publication number
KR20060077872A
KR20060077872A KR1020040118354A KR20040118354A KR20060077872A KR 20060077872 A KR20060077872 A KR 20060077872A KR 1020040118354 A KR1020040118354 A KR 1020040118354A KR 20040118354 A KR20040118354 A KR 20040118354A KR 20060077872 A KR20060077872 A KR 20060077872A
Authority
KR
South Korea
Prior art keywords
resistance
conductor layer
test pattern
contact
measuring
Prior art date
Application number
KR1020040118354A
Other languages
Korean (ko)
Inventor
김현태
김은홍
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020040118354A priority Critical patent/KR20060077872A/en
Publication of KR20060077872A publication Critical patent/KR20060077872A/en

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/1306Details
    • G02F1/1309Repairing; Testing
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Measurement Of Resistance Or Impedance (AREA)

Abstract

본 발명은 컨택 저항의 오차범위를 최소화할 수 있는 체인형 컨택 저항 테스트 패턴 및 컨택 저항 측정 방법에 관한 것으로, 본 발명에 따른 컨택 저항 테스트 패턴은, 양단부에 상기 제 1 도전체층 및 제 2 도전체층의 저항 측정부가 마련되고, 상기 두 저항 측정부 사이에 길이 a를 갖는 N개의 제 1 도전체층 연결부 및 제 2 도전체층 연결부가 각각 M개의 컨택부를 통해 체인 형태로 연결되어 있어, 상기 두 저항 측정부를 통해 저항을 측정할 수 있는 제 1 테스트 패턴; 양단부에 상기 제 1 도전체층의 저항 측정부가 마련되고, 상기 두 저항 측정부 사이에 a×N의 길이를 갖는 상기 제 1 도전체층이 형성되어, 상기 제 1 도전체층만의 저항을 측정할 수 있는 제 2 테스트 패턴; 및 양단부에 상기 제 2 도전체층의 저항 측정부가 마련되고, 상기 두 저항 측정부 사이에 a×N의 길이를 갖는 상기 제 2 도전체층이 형성되어, 상기 제 2 도전체층만의 저항을 측정할 수 있는 제 2 테스트 패턴을 포함하여 구성되며, 상기 제 1 테스트 패턴을 통해 측정된 저항값에서 상기 제 2 테스트 패턴과 상기 제 3 테스트 패턴을 통해 측정된 저항값을 제거하여, 상기 제 1 도전체층과 제 2 도전체층간의 컨택 저항을 측정할 수 있음을 특징으로 한다.The present invention relates to a chain-type contact resistance test pattern and a contact resistance measuring method capable of minimizing an error range of contact resistance. The contact resistance test pattern according to the present invention includes both the first conductor layer and the second conductor layer at both ends. The resistance measuring unit of the provided with, N first conductor layer connecting portion and the second conductor layer connecting portion having a length a between each of the two resistance measuring units are connected in a chain form through the M contact portion, respectively, A first test pattern through which resistance can be measured; A resistance measuring unit of the first conductor layer is provided at both ends, and the first conductor layer having a length of a × N is formed between the two resistance measuring units to measure the resistance of only the first conductor layer. A second test pattern; And resistance measuring parts of the second conductor layer are provided at both ends, and the second conductor layer having a length of a × N is formed between the two resistance measuring parts to measure resistance of only the second conductor layer. And a second test pattern, wherein the second test pattern and the resistance value measured through the third test pattern are removed from the resistance value measured through the first test pattern. The contact resistance between the second conductor layer can be measured.

컨택 저항, 테스트 패턴, 체인형Contact Resistance, Test Pattern, Chained

Description

컨택 저항 테스트 패턴{TEST PATTERN FOR CONTACT RESISTANCE}Contact Resistance Test Pattern {TEST PATTERN FOR CONTACT RESISTANCE}

도 1은 종래 '만(卍)'자형 컨택 저항 테스트 패턴을 나타내는 도면.1 is a diagram illustrating a conventional 'man' shaped contact resistance test pattern.

도 2a~2d는 본 발명에 따른 컨택 저항 테스트 패턴의 평면 및 단면을 나타내는 도면.2A to 2D are views showing a plane and a cross section of a contact resistance test pattern according to the present invention.

도 3a는 본 발명의 액정표시소자를 나타내는 도면.3A is a view showing a liquid crystal display device of the present invention.

도 3b는 본 발명의 컨택 저항 테스트 패턴이 형성된 게이트패드의 일부를 상세하게 나타낸 도면.Figure 3b is a detailed view of a portion of the gate pad formed with a contact resistance test pattern of the present invention.

*** 도면의 주요부분에 대한 부호의 설명 ****** Explanation of symbols for main parts of drawing ***

101: 제 1 도전체층 102: 제 2 도전체층101: first conductor layer 102: second conductor layer

111: 제 1 도전체층 저항 측정부 121: 제 2 도전체층 저항 측정부111: first conductor layer resistance measuring unit 121: second conductor layer resistance measuring unit

100: 제 1 테스트 패턴 200: 제 2 테스트 패턴100: first test pattern 200: second test pattern

300: 제 3 테스트 패턴 350: 컨택 저항 테스트 패턴 300: third test pattern 350: contact resistance test pattern

L1: 제 1 도전체층 연결부 L2: 제 2 도전체층 연결부L1: first conductor layer connector L2: second conductor layer connector

C: 컨택부C: contact

본 발명은 컨택 저항 테스트 패턴 및 그 측정 방법에 관한 것으로, 특히 컨택 저항의 오차범위를 최소화할 수 있는 체인형 컨택 저항 테스트 패턴 및 컨택 저항 측정 방법에 관한 것이다.The present invention relates to a contact resistance test pattern and a measuring method thereof, and more particularly, to a chain-type contact resistance test pattern and a contact resistance measuring method capable of minimizing an error range of contact resistance.

최근, 평판표시소자가 점차적으로 고집적화 됨에 따라, 기판 상 배선의 너비 뿐 아니라 배선과 배선 사이의 간격이 현저히 감소하게 되고, 이에 컨택홀(Contact hole) 형성에 관한 문제가 대두되고 있다. 또한, 평판표시소자를 다층 구조로 형성하면서, 전극의 층수가 증가됨에 따라 각각의 패턴을 연결하기 위한 컨택홀 형성의 중요도가 점차 증가하고 있다.In recent years, as the flat panel display device is gradually integrated, not only the width of the wiring on the substrate but also the distance between the wiring and the wiring is significantly reduced, thereby causing a problem regarding the formation of contact holes. In addition, while the flat panel display device is formed in a multi-layer structure, as the number of layers of electrodes increases, the importance of forming contact holes for connecting respective patterns is gradually increasing.

실제로 평판표시소자에서는 수백의 배선이 개별 컨택홀을 통해 연결된 채로 사용되고 있는데, 이때, 컨택홀을 통한 컨택 저항(Contact resistance)이 너무 높아지게 되면, 공급된 신호의 전달이 제대로 이루어지지 못하게 되어, 화면 얼룩 등 신호 지연(Delay)에 의한 각종 불량이 발생하게 된다.In fact, in the flat panel display device, hundreds of wires are used through individual contact holes. If the contact resistance becomes too high through the contact holes, the supplied signal may not be delivered properly. Various defects are caused by the delay of the back signal.

따라서, 현재는 패턴간 컨택 저항 측정을 모니터링 하기 위해 '만(卍)'자형 컨택 저항 테스트 패턴을 사용하고 있다.Therefore, we currently use 'man' shaped contact resistance test patterns to monitor inter-pattern contact resistance measurements.

도 1은 이러한 종래 '만(卍)'자형 컨택 저항 테스트 패턴을 도시한 것으로, 도면에 도시된 것같이, 컨택 저항을 측정하고자 하는 두 종류의 패턴(1, 2)을 만자형으로 교차시켜 컨택하게 함으로써, 컨택 저항을 측정하는 방식이다.1 illustrates such a conventional 'man' shaped contact resistance test pattern. As shown in the drawing, a contact is formed by intersecting two types of patterns 1 and 2 to measure contact resistance in a swath shape. In this way, the contact resistance is measured.

이와 같은 방식에서는 상기 두 패턴을 턴 온(Turn on)하여 컨택 저항을 측정함에 있어서, 제 1 도전체층(1)의 제 1 측정부(11)와 제 2 도전체층(2)의 제 2 측정부(22) 사이의 저항을 측정하여 컨택 저항 값을 구하거나, 제 2 도전체층(2)의 제 2 측정부(22)와 제 1 도전체층(1)의 제 3 측정부(13), 또는 제 1 도전체층(1)의 제 3 측정부(13)와 제 2 도전체층(2)의 제 4 측정부(24), 또는 제 2 도전체층(2)의 제 4 측정부(24)와 제 1 도전체층(1)의 제 1 측정부(11) 사이의 저항을 측정하여 컨택 저항 값을 구한다. 이때, 상기한 네 가지 경우의 컨택 저항을 모두 측정하여 평균값으로 컨택홀의 컨택 저항을 유추할 수도 있다.In this manner, when the contact resistance is measured by turning on the two patterns, the first measuring unit 11 of the first conductor layer 1 and the second measuring unit of the second conductor layer 2 are measured. The resistance between the electrodes 22 is measured to obtain a contact resistance value, or the second measuring unit 22 of the second conductor layer 2 and the third measuring unit 13 of the first conductor layer 1, or The third measuring unit 13 of the first conductor layer 1 and the fourth measuring unit 24 of the second conductor layer 2 or the fourth measuring unit 24 and the first of the second conductor layer 2. The resistance between the first measuring unit 11 of the conductor layer 1 is measured to obtain a contact resistance value. In this case, the contact resistance of the above four cases may be measured and the contact resistance of the contact hole may be inferred as an average value.

하지만, 이와 같은 '만(卍)'자형 컨택 저항 테스트 패턴에서는, 패턴 자체의 저항이 고려되지 않아, 신뢰성 있는 컨택 저항의 측정이 어렵다는 단점이 있었다. 다시 말해, 컨택부(C)와 제 1, 2, 3, 4 측정부(11, 22, 13, 24) 사이의 패턴이 갖는 고유의 저항값이 저항측정기를 통해 측정된 컨택 저항 값에 함께 포함되어, 컨택 저항 만의 고유값을 얻기가 사실상 힘들었다.However, in the 'man' shaped contact resistance test pattern, the resistance of the pattern itself is not taken into consideration, which makes it difficult to measure a reliable contact resistance. In other words, an intrinsic resistance value of the pattern between the contact portion C and the first, second, third and fourth measurement units 11, 22, 13, and 24 is included in the contact resistance value measured through the resistance meter. As a result, it was difficult to obtain the unique value of the contact resistance alone.

또한, '만(卍)'자형 구조에서는 기판 상의 공간 이용 문제 등으로 인해 실질적으로 복수의 컨택부(C)를 형성하기가 어려운 문제가 있었는데, 저항측정기의 프로브 저항이 컨택 저항에 비해 상대적으로 큰 값을 가지므로 하나의 컨택부만을 통해서 컨택 저항 값을 정확히 파악하기가 어려웠던 것이다.In addition, in the 'man'-shaped structure, there is a problem in that it is difficult to form a plurality of contact portions C substantially due to a space usage problem on the substrate, and the probe resistance of the resistance measuring instrument is relatively larger than the contact resistance. Because it has a value, it was difficult to accurately determine the contact resistance value through only one contact portion.

이러한 이유로, 컨택 저항 값의 정확한 측정이 매우 어려워, 컨택 저항의 스팩(Spec)을 정하기 매우 힘든 문제점이 있었으며, 결과적으로 평판표시소자의 설계에 어려움을 겪는 문제점이 있었다.For this reason, accurate measurement of the contact resistance value is very difficult, there is a problem that it is very difficult to determine the specification (Spec) of the contact resistance, and as a result has a problem in that it is difficult to design the flat panel display device.

상기한 바와 같은 문제를 해결하기 위해, 본 발명은 종래 '만(卍)'자형 컨택 저항 테스트 패턴 대신 체인형의 컨택 저항 테스트 패턴을 형성하여, 복수의 컨택 부를 형성함으로써, 컨택부 저항값의 영향을 증가시키고, 프로브 저항값의 영향을 상대적으로 최소화하여 컨택 저항값의 정확도를 향상시킴을 목적으로 한다.In order to solve the above problems, the present invention forms a chain-type contact resistance test pattern instead of the conventional 'man' shaped contact resistance test pattern, thereby forming a plurality of contact portions, thereby affecting the contact resistance value. The purpose of the present invention is to improve the accuracy of the contact resistance value by increasing the resistance and relatively minimizing the influence of the probe resistance value.

또한, 본 발명의 컨택 저항 테스트 패턴은 체인형의 테스트 패턴 외에 체인을 구성하는 두 패턴만의 고유 저항값을 측정할 수 있는 테스트 패턴을 더 포함하여, 컨택 저항 측정시 측정된 저항값으로부터 패턴 고유의 저항값을 차감함으로써, 오측정을 최소화하고자 함을 또 다른 목적으로 한다.In addition, the contact resistance test pattern of the present invention further includes a test pattern capable of measuring intrinsic resistance values of only two patterns constituting the chain, in addition to the chain-shaped test pattern, and thus pattern intrinsic from the measured resistance value at the time of contact resistance measurement Another objective is to minimize false readings by subtracting the resistance of.

상기한 바와 같은 목적을 달성하기 위하여, 제 1 도전체층 및 제 2 도전체층의 컨택 저항을 측정함에 있어서, 본 발명에 따른 컨택 저항 테스트 패턴은, 양단부에 상기 제 1 도전체층 및 제 2 도전체층의 저항 측정부가 마련되고, 상기 두 저항 측정부 사이에 길이 a를 갖는 N개의 제 1 도전체층 연결부 및 제 2 도전체층 연결부가 각각 M개의 컨택부를 통해 체인 형태로 연결되어 있어, 상기 두 저항 측정부를 통해 저항을 측정할 수 있는 제 1 테스트 패턴; 양단부에 상기 제 1 도전체층의 저항 측정부가 마련되고, 상기 두 저항 측정부 사이에 a×N의 길이를 갖는 상기 제 1 도전체층이 형성되어, 상기 제 1 도전체층만의 저항을 측정할 수 있는 제 2 테스트 패턴; 및 양단부에 상기 제 2 도전체층의 저항 측정부가 마련되고, 상기 두 저항 측정부 사이에 a×N의 길이를 갖는 상기 제 2 도전체층이 형성되어, 상기 제 2 도전체층만의 저항을 측정할 수 있는 제 2 테스트 패턴을 포함하여 구성되며, 상기 제 1 테스트 패턴을 통해 측정된 저항값에서 상기 제 2 테스트 패턴과 상기 제 3 테스트 패턴을 통해 측정된 저항값을 제거하여, 상기 제 1 도전체층과 제 2 도전 체층간의 컨택 저항을 측정할 수 있음을 특징으로 한다.In order to achieve the above object, in measuring the contact resistance of the first conductor layer and the second conductor layer, the contact resistance test pattern according to the present invention has both ends of the first conductor layer and the second conductor layer. A resistance measuring part is provided, and the N first conductor layer connecting parts and the second conductor layer connecting parts each having a length a are connected to each other in a chain form through M contact parts. A first test pattern capable of measuring resistance; A resistance measuring unit of the first conductor layer is provided at both ends, and the first conductor layer having a length of a × N is formed between the two resistance measuring units to measure the resistance of only the first conductor layer. A second test pattern; And resistance measuring parts of the second conductor layer are provided at both ends, and the second conductor layer having a length of a × N is formed between the two resistance measuring parts to measure resistance of only the second conductor layer. And a second test pattern, wherein the second test pattern and the resistance value measured through the third test pattern are removed from the resistance value measured through the first test pattern. The contact resistance between the second conductor layers can be measured.

여기서, 상기 N은 상기 제 1 도전체층 연결부 및 제 2 도전체층 연결부의 개수로 2 이상의 양의 정수임을 특징으로 한다.Here, N is a positive integer of 2 or more, the number of the first conductor layer connection portion and the second conductor layer connection portion.

또한, 본 발명의 컨택 저항 측정 방법은 양단부에 상기 제 1 도전체층 및 제 2 도전체층의 저항 측정부가 마련되고, 상기 두 저항 측정부 사이에 길이 a를 갖는 N개의 제 1 도전체층 연결부 및 제 2 도전체층 연결부가 각각 M개의 컨택부를 통해 체인 형태로 연결되는 제 1 테스트 패턴을 형성하는 단계; 양단부에 상기 제 1 도전체층의 저항 측정부가 마련되고, 상기 두 저항 측정부 사이에 a×N의 길이를 갖는 상기 제 1 도전체층으로 이루어진 제 1 도전체층의 저항 측정용 제 2 테스트 패턴을 형성하는 단계; 양단부에 상기 제 1 도전체층의 저항 측정부가 마련되고, 상기 두 저항 측정부 사이에 a×N의 길이를 갖는 상기 제 2 도전체층으로 이루어진 제 2 도전체층의 저항 측정용 제 3 테스트 패턴을 형성하는 단계; 상기 제 1 테스트 패턴의 양측 저항 측정부를 통해 저항을 측정하는 단계; 상기 제 2 테스트 패턴의 양측 저항 측정부를 통해 저항을 측정하는 단계; 상기 제 3 테스트 패턴의 양측 저항 측정부를 통해 저항을 측정하는 단계; 및 상기 제 1 테스트 패턴을 통해 측정된 저항값에서 상기 제 2 테스트 패턴과 상기 제 3 테스트 패턴을 통해 측정된 저항값을 제거하여, 컨택 저항을 측정하는 단계를 포함하여 구성됨을 특징으로 한다.In addition, in the contact resistance measuring method of the present invention, resistance measuring parts of the first conductor layer and the second conductor layer are provided at both ends, and N first conductor layer connecting parts having a length a between the two resistance measuring parts and the second part are provided. Forming a first test pattern in which the conductor layer connectors are connected in a chain form through M contacts; A resistance measuring part of the first conductor layer is provided at both ends, and a second test pattern for resistance measurement of the first conductor layer made of the first conductor layer having a length of a × N is formed between the two resistance measuring parts. step; A resistance measuring unit of the first conductor layer is provided at both ends, and a third test pattern for resistance measurement of the second conductor layer made of the second conductor layer having a length of a × N is formed between the two resistance measuring units. step; Measuring resistance through resistance measuring units on both sides of the first test pattern; Measuring resistance through resistance measurement units on both sides of the second test pattern; Measuring resistance through resistance measuring units on both sides of the third test pattern; And removing the resistance values measured through the second test pattern and the third test pattern from the resistance values measured through the first test pattern, and measuring contact resistance.

이때, 상기 컨택 저항은 아래의 수학식에 의해 산출된다. In this case, the contact resistance is calculated by the following equation.                     

[수학식][Equation]

Figure 112004063236817-PAT00001
Figure 112004063236817-PAT00001

Rc : 컨택 저항Rc: contact resistance

R1 : 제 1 테스트 패턴을 통해 측정된 저항,R1: resistance measured through the first test pattern,

R2 : 제 2 테스트 패턴을 통해 측정된 저항,R2: resistance measured through the second test pattern,

R3 : 제 3 테스트 패턴을 통해 측정된 저항,R3: resistance measured through the third test pattern,

M : 제 1 테스트 패턴 내 컨택부의 수(M=2N-1)M: number of contact portions in the first test pattern (M = 2N-1)

여기서, 상기 N은 2 이상의 양의 정수이다.Wherein N is a positive integer of 2 or greater.

이와 같이, 본 발명은 컨택 저항 측정을 위한 컨택부를 복수개 형성하고, 또한 패턴 고유 저항의 영향을 제거하여, 컨택 저항의 실제값을 정확히 측정할 수 있는 것을 특징으로 한다.As described above, the present invention is characterized in that a plurality of contact portions for measuring contact resistance can be formed, and the influence of the pattern intrinsic resistance can be removed to accurately measure the actual value of the contact resistance.

이하, 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 설명하겠다.Hereinafter, preferred embodiments of the present invention will be described with reference to the accompanying drawings.

도 2a ~ 2d는 본 발명에 따른 컨택 저항 테스트 패턴을 도시한 것으로, 도면에 도시된 바와 같이, 본 발명의 컨택 저항 테스트 패턴은 모두 3개의 테스트 패턴으로 이루어져 있다.2A to 2D illustrate a contact resistance test pattern according to the present invention. As shown in the figure, the contact resistance test pattern of the present invention includes all three test patterns.

먼저, 도 2a는 체인 형태로 구성되는 제 1 테스트 패턴(100)으로서, 컨택 저항을 측정하고자 하는 제 1 도전체층(101) 및 제 2 도전체층(102)을 체인 형태로 연결하여 형성한다. 이를 위해 우선 양단부에 각각 제 1 도전체층(101)과 제 2 도전체층(102)으로 이루어진 저항 측정부(111, 121)를 형성하고, 상기 저항 측정부 (111, 121) 사이에 동일한 길이(a)를 갖는 각각 N개의 제 1 도전체층 연결부(L1)와 제 2 도전체층 연결부(L2)를 교대로 형성한다. 상기 제 1 도전체층 연결부(L1)와 제 2 도전체층 연결부(L2)는 각각 M개의 컨택부(C)를 통해 접속된다.First, FIG. 2A illustrates a first test pattern 100 having a chain shape, and is formed by connecting a first conductor layer 101 and a second conductor layer 102 to measure contact resistance in a chain form. To this end, first, resistance measuring parts 111 and 121 including the first conductor layer 101 and the second conductor layer 102 are formed at both ends, and the same length (a) is formed between the resistance measuring parts 111 and 121. Each of the N first conductor layer connecting portions L1 and the second conductor layer connecting portions L2 each having?) Are alternately formed. The first conductor layer connection part L1 and the second conductor layer connection part L2 are connected through M contact parts C, respectively.

이때, 상기 제 1 도전체층 연결부(L1) 및 제 2 도전체층 연결부(L2)의 두께 및 컨택부(C)의 면적은 실제로 평판표시소자 상에 형성되는 제 1 도전체층과 제 2 도전체층의 두께와 컨택부의 실제 면적을 반영하여 형성한다.In this case, the thicknesses of the first conductor layer connection part L1 and the second conductor layer connection part L2 and the area of the contact part C are actually the thicknesses of the first conductor layer and the second conductor layer formed on the flat panel display element. And reflects the actual area of the contact portion.

한편, 상기 컨택부(C)의 수 M은 M=2N-1의 관계를 만족하게 되는데, N은 적어도 2 이상의 양수임을 특징으로 하므로, 본 발명의 제 1 테스트 패턴(100)은 적어도 3개의 컨택부(C)를 포함하게 된다.Meanwhile, the number M of the contact portions C satisfies the relationship of M = 2N-1, and since N is a positive number of two or more, the first test pattern 100 of the present invention includes at least three contacts. Part (C) will be included.

도 2b는 도 2a의 단면을 나타내는 도면으로서, 도면에 도시된 바와 같이, 기판(120) 상에서 절연층(123)을 사이에 두고 서로 다른 층에 형성되는 길이 a의 제 1 도전체층 연결부(L1) 및 제 2 도전체층 연결부(L2)가 복수개의 컨택부(C)를 통해 접속되어, 체인형태로 연결되어 있다.FIG. 2B is a cross-sectional view of FIG. 2A, and as shown in the drawing, a first conductor layer connection part L1 having a length a formed on different layers with an insulating layer 123 interposed therebetween. And the second conductor layer connecting portion L2 are connected via a plurality of contact portions C, and are connected in a chain form.

따라서, 상기 두 패턴(101, 102)을 턴 온(Turn on)하여 컨택 저항을 측정할 경우, 제 1 도전체층(101)의 저항 측정부(111)를 통해 인가된 전류가 제 1 도전체층 연결부(L1), 컨택부(C) 및 제 2 컨택 연결부(L2)로 이루어지는 체인형 경로를 거쳐 제 2 도전체층(102)의 저항 측정부(121)에 도달하게 되고, 이때, 저항 측정기의 프로브(Probe)를 이용하여 상기 제 1 테스트 패턴(100) 양단에 배치되는 저항 측정부(111, 121)의 저항값(R1)을 측정한다. 한편, 제 2 도전체층 저항 측정부(121)의 상부 절연층(123) 상에 복수개의 핀홀(140)이 형성되어 있어, 상기 핀홀 (140)을 통해 저항 측정기(미도시)를 삽입하여, 저항을 측정할 수 있도록 구성된다.Therefore, when the contact resistance is measured by turning on the two patterns 101 and 102, the current applied through the resistance measuring unit 111 of the first conductor layer 101 is connected to the first conductor layer connection unit. The resistance measuring part 121 of the second conductor layer 102 is reached through a chain path formed of the L1, the contact part C, and the second contact connecting part L2. The resistance value R1 of the resistance measuring units 111 and 121 disposed at both ends of the first test pattern 100 is measured using a probe. On the other hand, a plurality of pinholes 140 are formed on the upper insulating layer 123 of the second conductor layer resistance measuring unit 121, inserting a resistance meter (not shown) through the pinhole 140, It is configured to measure.

그런데, 상기 제 1 테스트 패턴(100)을 통해 측정된 저항값(R1)은 M개의 컨택부(C) 저항값의 총합일 뿐 아니라, 제 1 도전체층 연결부(L1) 및 제 2 도전체층 연결부(L2)의 저항값 역시 포함하므로, 상기 제 1 도전체층 연결부(L1) 및 제 2 도전체층 연결부(L2)의 저항값의 영향을 제거해야 할 필요가 있다. 따라서, 본 발명은 후술할 제 2 테스트 패턴(200) 및 제 3 테스트 패턴(300)을 통해 상기 제 1 도전체층(101) 및 제 2 도전체층(102)의 고유 저항값을 측정하여 제 1 테스트 패턴(100)을 통해 측정된 저항값(R1)에서 차감함으로써, 보다 정확한 컨택부(C)의 저항값을 획득하게 한다.However, the resistance value R1 measured through the first test pattern 100 is not only the sum of the resistance values of the M contact parts C, but also the first conductor layer connection part L1 and the second conductor layer connection part ( Since the resistance value of L2) is also included, it is necessary to remove the influence of the resistance values of the first conductor layer connection part L1 and the second conductor layer connection part L2. Therefore, the present invention measures the resistivity of the first conductor layer 101 and the second conductor layer 102 through the second test pattern 200 and the third test pattern 300 which will be described later. By subtracting from the resistance value R1 measured through the pattern 100, it is possible to obtain a more accurate resistance value of the contact portion (C).

도 2c는 상기 제 1 도전체층(101)의 고유 저항값을 측정하기 위한 본 발명의 제 2 테스트 패턴(200)을 도시한 것으로, 도면에 도시된 바와 같이, 양단부에 각각 상기 제 1 도전체층(101)만으로 형성된 저항 측정부(111)가 마련되고, 상기 두 저항 측정부(111) 사이에 a ×N의 길이를 갖는 제 1 도전체층(101)으로 이루어진 제 1 도전체층(101)의 고유 저항 측정용 제 2 테스트 패턴(200)을 형성한다.FIG. 2C illustrates a second test pattern 200 of the present invention for measuring a specific resistance value of the first conductor layer 101. As shown in the drawing, the first conductor layer ( A resistivity measuring unit 111 formed of only 101 is provided, and the resistivity of the first conductor layer 101 made of the first conductor layer 101 having a length of a × N is provided between the two resistance measuring units 111. The second test pattern 200 for measurement is formed.

상기 제 2 테스트 패턴(200)은 양단부의 저항 측정부(111) 사이에 상기 제 1 테스트 패턴(100)에서의 제 1 도전체층 연결부(L1)의 길이를 총합한 것과 같은 길이의 제 1 도전체층 연결부(L1')를 가지고 있어, 해당 길이 만큼에서의 제 1 도전체층(101)만의 저항값을 측정할 수 있다.The second test pattern 200 includes a first conductor layer having a length equal to the total length of the first conductor layer connection part L1 of the first test pattern 100 between the resistance measuring units 111 at both ends. Since it has the connection part L1 ', the resistance value of only the 1st conductor layer 101 by the said length can be measured.

도 2d는 상기 제 2 도전체층(102)의 고유 저항값을 측정하기 위한 본 발명의 제 3 테스트 패턴(300)을 도시한 것으로, 양단부에 다수의 저항 측정용 핀홀(140)이 형성된 제 2 도전체층(102) 저항 측정부(121)가 마련되고, 상기 두 저항 측정부(121) 사이에 a ×N의 길이를 갖는 제 2 도전체층(102)으로 이루어진 제 2 도전체층(102)의 고유 저항 측정용 제 3 테스트 패턴(300)을 형성한다.FIG. 2D illustrates a third test pattern 300 of the present invention for measuring a specific resistance value of the second conductor layer 102. A second conductive layer having a plurality of resistance measuring pinholes 140 formed at both ends thereof. The body layer 102 is provided with a resistance measuring unit 121, and the resistivity of the second conductor layer 102 made of the second conductor layer 102 having a length of a × N between the two resistance measuring units 121. The third test pattern 300 for measurement is formed.

상기 제 3 테스트 패턴(300) 역시 양단부의 저항 측정부(121) 사이에 상기 제 2 테스트 패턴(200)에서의 제 2 도전체층 연결부(L2)의 길이를 모두 더한것과 같은 길이의 제 2 도전체층 연결부(L2')를 가지고 있어, 해당 길이 만큼에서의 제 2 도전체층(102)만의 저항값을 측정할 수 있다.The third test pattern 300 also has a second conductor layer having the same length as the length of the second conductor layer connection part L2 in the second test pattern 200 between the resistance measuring units 121 at both ends. Since it has the connection part L2 ', the resistance value of only the 2nd conductor layer 102 by the said length can be measured.

따라서, 본 발명의 저항 측정 방법은 먼저 체인형의 제 1 테스트 패턴(100)을 통해 제 1 도전체층(101)과 제 2 도전체층(102)의 저항값을 포함하는 복수개 컨택부(C)의 저항 총합을 측정하게 되고, 다음으로, 제 2 테스트 패턴(200) 및 제 3 테스트 패턴(300)을 통해 상기 제 1 도전체층(101)과 제 2 도전체층(102)의 저항값을 빼줌으로써, 컨택부(C)의 평균 저항값을 구하게 된다.Therefore, in the resistance measuring method of the present invention, first, a plurality of contact portions C including resistance values of the first conductor layer 101 and the second conductor layer 102 are formed through the chain-shaped first test pattern 100. The total resistance is measured, and then, by subtracting the resistance values of the first conductor layer 101 and the second conductor layer 102 through the second test pattern 200 and the third test pattern 300. The average resistance value of the contact portion C is obtained.

이때 컨택부(C)의 컨택 저항(Rc)은 아래의 수학식에 의해 산출된다.At this time, the contact resistance Rc of the contact unit C is calculated by the following equation.

먼저, 제 1 테스트 패턴(100)을 통해 측정된 저항값 R1은 수학식 1 에 의해 정의된다. 여기서, N은 제 1 도전체층 연결부(L1) 및 제 2 도전체층 연결부(L2) 각각의 개수로 2 이상의 양수이며, M은 제 1 테스트 패턴(100)에서 컨택부(C)의 개수로 3이상의 양의 정수이다. Rc는 컨택부(C) 하나의 저항값을 의미하며, Rcn1은 길이 a를 갖는 제 1 도전체층 연결부(L1)의 저항, Rcn2는 길이 a를 갖는 제 2 도전체층 연결부(L2)의 저항값이다. 이와 같이, 제 1 테스트 패턴(100)에서는 복수의 컨 택부(C) 저항 외에 제 1 도전체층(100) 및 제 2 도전체층(200)의 저항값을 포함하여 이루어진다.First, the resistance value R1 measured through the first test pattern 100 is defined by Equation 1. Here, N is a positive number of two or more in the number of each of the first conductor layer connection part L1 and the second conductor layer connection part L2, and M is a number of three or more in the number of contact parts C in the first test pattern 100. Is a positive integer. Rc means a resistance value of one contact portion C, Rcn1 is a resistance of the first conductor layer connection part L1 having a length, and Rcn2 is a resistance value of a second conductor layer connection part L2 having a length a. . As described above, the first test pattern 100 includes resistance values of the first conductor layer 100 and the second conductor layer 200 in addition to the plurality of contact portion C resistances.

[수학식 1][Equation 1]

Figure 112004063236817-PAT00002
Figure 112004063236817-PAT00002

Figure 112004063236817-PAT00003
Figure 112004063236817-PAT00003

한편, 제 2 테스트 패턴(200) 및 제 3 테스트 패턴(300)에 의해 각각 측정되는 저항값 R2 및 R3는 다음의 수학식으로 표현될 수 있다.Meanwhile, the resistance values R2 and R3 measured by the second test pattern 200 and the third test pattern 300 may be expressed by the following equations.

[수학식 2][Equation 2]

Figure 112004063236817-PAT00004
Figure 112004063236817-PAT00004

[수학식 3][Equation 3]

Figure 112004063236817-PAT00005
Figure 112004063236817-PAT00005

한편, 수학식 1 의 2N-1은 결국, 컨택부(C)의 수 M과 동일하므로, 2N-1에 M을 대입하고, 수학식 1, 2 및 3을 정리하면, 컨택저항값 Rc를 구하게 된다.On the other hand, since 2N-1 in Equation 1 is equal to the number M of the contact portions C, M is substituted into 2N-1, and Equation 1, 2, and 3 are summarized to obtain the contact resistance value Rc. do.

[수학식][Equation]

Figure 112004063236817-PAT00006
Figure 112004063236817-PAT00006

결과적으로, 본 발명은 상기한 바와 같이 컨택 저항 테스트 패턴을 체인형으로 형성하여, 종래 '만(卍)'자형 테스트 패턴에 비해 공간 이용도를 높임으로써, 복수의 컨택부 형성을 가능하게 한다. 따라서, 컨택 저항에 비해 상대적으로 높은 수치를 갖는 저항측정기의 프로브 저항의 영향을 최소화시킬 수 있으며, 이에 따라 보다 정확한 컨택 저항의 측정이 가능하게 된다.As a result, the present invention forms the contact resistance test pattern in a chain shape as described above, thereby increasing the space utilization as compared to the conventional 'man' shaped test pattern, thereby enabling the formation of a plurality of contact portions. Therefore, it is possible to minimize the influence of the probe resistance of the resistance measuring instrument having a relatively high value compared to the contact resistance, thereby enabling a more accurate measurement of the contact resistance.

또한, 각각의 컨택부를 연결하는 패턴 고유 영역의 저항값을 제거함으로써, 측정된 컨택 저항의 신뢰성을 향상시키게 된다.In addition, the reliability of the measured contact resistance is improved by removing the resistance value of the pattern intrinsic region connecting each contact portion.

한편, 상기한 바와 같은 컨택 저항 테스트 패턴은 평판표시소자에서의 각종 컨택 저항 측정에 적용될 수 있는데, 그 일례로 액정표시소자의 게이트패드와 상기 게이트패드에 게이트신호를 인가하는 투명도전체층 간의 컨택저항 측정에 이용될 수 있다.Meanwhile, the contact resistance test pattern as described above may be applied to measuring various contact resistances in a flat panel display device. For example, a contact resistance between a gate pad of a liquid crystal display device and a transparent conductive layer applying a gate signal to the gate pad may be used. Can be used for measurement.

도 3a는 일반적인 액정표시소자의 액정패널을 나타내는 평면도이고, 도 3b는 종래 게이트패드의 일부를 상세하게 나타낸 평면도로서, 도면에 도시된 바와 같이, 액정패널은 상부기판(310), 하부기판(320) 및 그 사이에 형성된 액정층(미도시)으로 구성된다. 상기 하부기판(320)은 액정셀들이 매트릭스 형태로 배열되어 실제 화상을 표시하는 액티브영역(P)과, 게이트/데이터패드(316, 326)영역으로 구분되는데, 상기 게이트/데이터패드(316, 326)영역은 상부기판(310)과 하부기판(320)이 중첩되지 않는 하부기판(320)의 가장자리 영역에 위치하게 된다.3A is a plan view showing a liquid crystal panel of a general liquid crystal display device, and FIG. 3B is a plan view showing a part of a conventional gate pad in detail. As shown in the drawing, the liquid crystal panel includes an upper substrate 310 and a lower substrate 320. ) And a liquid crystal layer (not shown) formed therebetween. The lower substrate 320 is divided into an active region P, in which liquid crystal cells are arranged in a matrix, to display an actual image, and a gate / data pad 316 and 326 region. The region is located at the edge region of the lower substrate 320 where the upper substrate 310 and the lower substrate 320 do not overlap.

또한, 하부기판(320)에는 종횡으로 배열되어 액정셀들을 정의하는 게이트라인(321) 및 데이터라인(323)이 배치되는데, 상기 게이트/데이터패드(316, 326)들은 상기 게이트라인(321)과 데이터라인(323)으로부터 각각 연장된 것으로, 각각 게이트 구동회로(미도시) 및 데이터 구동회로(미도시)에 연결되어, 게이트 신호 및 데이터 신호를 인가하게 된다. 이때, 상기 게이트패드(316) 상부에는 게이트 컨택홀(339)이 형성되고, 그 상부에 투명전극패턴(337)이 형성되어, 외부의 게이트 구동 회로로부터 게이트 신호를 전달하게 된다.In addition, a gate line 321 and a data line 323 are arranged on the lower substrate 320 to define liquid crystal cells, and the gate / data pads 316 and 326 may be connected to the gate line 321. Each extending from the data line 323 is connected to a gate driving circuit (not shown) and a data driving circuit (not shown), respectively, to apply a gate signal and a data signal. In this case, a gate contact hole 339 is formed on the gate pad 316, and a transparent electrode pattern 337 is formed on the gate pad 316 to transmit a gate signal from an external gate driving circuit.

한편, 상기 하부기판(320)의 가장자리 영역에는 본 발명의 컨택 저항 테스트 패턴(350)을 형성할 수 있다. 이때, 상기 컨택 저항 테스트 패턴(350)을 구성하는 제 1 도전체층은 게이트 패드(316)와 동일하게, 제 2 도전체층은 투명전극패턴(337)과 동일하게 구성하고, 상기 제 1 도전체층 및 제 2 도전체층을 연결하는 컨택부는 상기 게이트패드 상부의 게이트 컨택홀(339)과 동일한 조건으로 형성하여, 상기 게이트패드(316)와 투명전극패턴(337) 사이의 컨택저항을 정확히 측정할 수 있다.Meanwhile, the contact resistance test pattern 350 of the present invention may be formed in the edge region of the lower substrate 320. In this case, the first conductor layer constituting the contact resistance test pattern 350 is the same as the gate pad 316, and the second conductor layer is the same as the transparent electrode pattern 337, and the first conductor layer and The contact portion connecting the second conductor layer may be formed under the same condition as the gate contact hole 339 on the gate pad, thereby accurately measuring the contact resistance between the gate pad 316 and the transparent electrode pattern 337. .

실질적으로, 액정표시소자의 게이트패드와 투명전극패턴 사이의 컨택 저항은 매우 중요하며, 만일 상기 컨택 저항이 스팩보다 매우 높아지게 되면, 게이트 구동회로로부터 공급된 신호를 게이트패드로 제대로 전달하지 못하여 신호지연에 따른 화질 불량을 발생시키게 된다.In practice, the contact resistance between the gate pad and the transparent electrode pattern of the liquid crystal display device is very important. If the contact resistance is much higher than the specification, the signal delay from the gate driving circuit cannot be properly delivered to the gate pad. This will cause poor image quality.

한편, 본 발명의 제 1 도전체층은 표시패널의 데이터 패드로 형성하고, 상기 제 2 도전체층은 상기 데이터 패드에 데이터 신호를 인가하는 투명전극층으로 형성하여, 데이터 패드와 투명전극층간의 컨택저항을 측정하기 위한 컨택 저항 테스트 패턴으로도 적용이 가능하다.Meanwhile, the first conductor layer of the present invention is formed of a data pad of a display panel, and the second conductor layer is formed of a transparent electrode layer for applying a data signal to the data pad, thereby measuring contact resistance between the data pad and the transparent electrode layer. It can also be applied as a contact resistance test pattern.

이상에서 상기한 실시예들은 본 발명을 설명하기 위해 예시된 것으로, 본 발명의 권리 범위를 한정하는 것은 아니다. 즉, 도면에 도시하지 않았어도, 본 발명의 컨택 저항 테스트 패턴은 본 발명의 사상에서 벗어나지 않는 범위에서 다양한 소자 분야로의 적용이 가능하다. The above embodiments are illustrated to illustrate the present invention, but do not limit the scope of the present invention. That is, although not shown in the drawings, the contact resistance test pattern of the present invention can be applied to various device fields without departing from the spirit of the present invention.                     

따라서, 본 발명의 권리의 범위는 상술한 상세한 설명에 의해 결정되는 것이 아니라 첨부한 특허청구범위에 의해 결정되어야만 할 것이다.Accordingly, the scope of the invention should be determined by the appended claims rather than by the foregoing description.

상술한 바와 같이, 본 발명에 따른 컨택 저항 테스트 패턴은 측정되는 컨택저항의 정확도 및 신뢰성을 향상시킴으로써, 화질 얼룩 등 신호 지연에 의한 불량을 방지하며, 표시패널의 설계를 용이하게 한다.As described above, the contact resistance test pattern according to the present invention improves the accuracy and reliability of the measured contact resistance, thereby preventing defects due to signal delay, such as image quality, and facilitating the design of the display panel.

Claims (7)

제 1 도전체층 및 제 2 도전체층의 컨택 저항을 측정함에 있어서,In measuring the contact resistance of the first conductor layer and the second conductor layer, 양단부에 상기 제 1 도전체층 및 제 2 도전체층의 저항 측정부가 마련되고, 상기 두 저항 측정부 사이에 길이 a를 갖는 N개의 제 1 도전체층 연결부 및 제 2 도전체층 연결부가 각각 M개의 컨택부를 통해 체인 형태로 연결되어 있어, 상기 두 저항 측정부를 통해 저항을 측정할 수 있는 제 1 테스트 패턴;Resistance measuring parts of the first conductor layer and the second conductor layer are provided at both ends, and the N first conductor layer connecting parts and the second conductor layer connecting parts having a length a between the two resistance measuring parts are respectively provided through the M contact parts. A first test pattern connected in a chain shape to measure resistance through the two resistance measuring units; 양단부에 상기 제 1 도전체층의 저항 측정부가 마련되고, 상기 두 저항 측정부 사이에 a×N의 길이를 갖는 상기 제 1 도전체층이 형성되어, 상기 제 1 도전체층만의 저항을 측정할 수 있는 제 2 테스트 패턴; 및A resistance measuring unit of the first conductor layer is provided at both ends, and the first conductor layer having a length of a × N is formed between the two resistance measuring units to measure the resistance of only the first conductor layer. A second test pattern; And 양단부에 상기 제 2 도전체층의 저항 측정부가 마련되고, 상기 두 저항 측정부 사이에 a×N의 길이를 갖는 상기 제 2 도전체층이 형성되어, 상기 제 2 도전체층만의 저항을 측정할 수 있는 제 2 테스트 패턴을 포함하여 구성되어, 상기 제 1 테스트 패턴을 통해 측정된 저항값에서 상기 제 2 테스트 패턴과 상기 제 3 테스트 패턴을 통해 측정된 저항값을 제거하여, 상기 제 1 도전체층과 제 2 도전체층간의 컨택 저항을 측정할 수 있음을 특징으로 하는 컨택 저항 테스트 패턴.A resistance measuring unit of the second conductor layer is provided at both ends, and the second conductor layer having a length of a × N is formed between the two resistance measuring units, so that the resistance of only the second conductor layer can be measured. And a second test pattern to remove the second test pattern and the resistance value measured through the third test pattern from the resistance value measured through the first test pattern. 2 A contact resistance test pattern characterized in that the contact resistance between conductor layers can be measured. 제 1 항에 있어서, 상기 N은 적어도 2 이상의 양의 정수임을 특징으로 하는 컨택 저항 테스트 패턴.The contact resistance test pattern of claim 1, wherein N is a positive integer of at least two or more. 제 1 도전체층 및 제 2 도전체층의 컨택 저항을 측정함에 있어서,In measuring the contact resistance of the first conductor layer and the second conductor layer, 양단부에 상기 제 1 도전체층 및 제 2 도전체층의 저항 측정부가 마련되고, 상기 두 저항 측정부 사이에 길이 a를 갖는 N개의 제 1 도전체층 연결부 및 제 2 도전체층 연결부가 각각 M개의 컨택부를 통해 체인 형태로 연결되는 제 1 테스트 패턴을 형성하는 단계;Resistance measuring parts of the first conductor layer and the second conductor layer are provided at both ends, and the N first conductor layer connecting parts and the second conductor layer connecting parts having a length a between the two resistance measuring parts are respectively provided through the M contact parts. Forming a first test pattern connected in a chain; 양단부에 상기 제 1 도전체층의 저항 측정부가 마련되고, 상기 두 저항 측정부 사이에 a×N의 길이를 갖는 상기 제 1 도전체층으로 이루어진 제 1 도전체층의 저항 측정용 제 2 테스트 패턴을 형성하는 단계;A resistance measuring part of the first conductor layer is provided at both ends, and a second test pattern for resistance measurement of the first conductor layer made of the first conductor layer having a length of a × N is formed between the two resistance measuring parts. step; 양단부에 상기 제 1 도전체층의 저항 측정부가 마련되고, 상기 두 저항 측정부 사이에 a×N의 길이를 갖는 상기 제 2 도전체층으로 이루어진 제 2 도전체층의 저항 측정용 제 3 테스트 패턴을 형성하는 단계;A resistance measuring unit of the first conductor layer is provided at both ends, and a third test pattern for resistance measurement of the second conductor layer made of the second conductor layer having a length of a × N is formed between the two resistance measuring units. step; 상기 제 1 테스트 패턴의 양측 저항 측정부를 통해 저항을 측정하는 단계;Measuring resistance through resistance measuring units on both sides of the first test pattern; 상기 제 2 테스트 패턴의 양측 저항 측정부를 통해 저항을 측정하는 단계;Measuring resistance through resistance measurement units on both sides of the second test pattern; 상기 제 3 테스트 패턴의 양측 저항 측정부를 통해 저항을 측정하는 단계; 및Measuring resistance through resistance measuring units on both sides of the third test pattern; And 상기 제 1 테스트 패턴을 통해 측정된 저항값에서 상기 제 2 테스트 패턴과 상기 제 3 테스트 패턴을 통해 측정된 저항값을 제거하여, 컨택 저항을 측정하는 단계를 포함하여 구성됨을 특징으로 하는 컨택 저항 측정 방법.And measuring contact resistance by removing the resistance values measured through the second test pattern and the third test pattern from the resistance values measured through the first test pattern. Way. 제 3 항에 있어서, 상기 컨택 저항은 아래의 수학식에 의해 산출되는 것을 특징으로 하는 컨택 저항 측정 방법.The method of claim 3, wherein the contact resistance is calculated by the following equation. [수학식][Equation]
Figure 112004063236817-PAT00007
Figure 112004063236817-PAT00007
Rc : 컨택 저항Rc: contact resistance R1 : 제 1 테스트 패턴을 통해 측정된 저항,R1: resistance measured through the first test pattern, R2 : 제 2 테스트 패턴을 통해 측정된 저항,R2: resistance measured through the second test pattern, R3 : 제 3 테스트 패턴을 통해 측정된 저항,R3: resistance measured through the third test pattern, M : 제 1 테스트 패턴 내 컨택부의 수(M=2N-1)M: number of contact portions in the first test pattern (M = 2N-1)
제 3 항에 있어서, 상기 N은 적어도 2 이상의 양의 정수임을 특징으로 하는 컨택 저항 측정 방법.4. The method of claim 3 wherein N is a positive integer of at least two or more. 제 3 항에 있어서, 상기 제 1 도전체층은 표시패널의 게이트 패드이고, 상기 제 2 도전체층은 상기 게이트 패드에 게이트 신호를 인가하는 투명전극층임을 특징으로 하는 컨택 저항 측정 방법.The method of claim 3, wherein the first conductor layer is a gate pad of a display panel, and the second conductor layer is a transparent electrode layer applying a gate signal to the gate pad. 제 3 항에 있어서, 상기 제 1 도전체층은 표시패널의 데이터 패드이고, 상기 제 2 도전체층은 상기 데이터 패드에 데이터 신호를 인가하는 투명전극층임을 특징으로 하는 컨택 저항 측정 방법.The method of claim 3, wherein the first conductor layer is a data pad of a display panel, and the second conductor layer is a transparent electrode layer applying a data signal to the data pad.
KR1020040118354A 2004-12-31 2004-12-31 Test pattern for contact resistance KR20060077872A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040118354A KR20060077872A (en) 2004-12-31 2004-12-31 Test pattern for contact resistance

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040118354A KR20060077872A (en) 2004-12-31 2004-12-31 Test pattern for contact resistance

Publications (1)

Publication Number Publication Date
KR20060077872A true KR20060077872A (en) 2006-07-05

Family

ID=37169870

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040118354A KR20060077872A (en) 2004-12-31 2004-12-31 Test pattern for contact resistance

Country Status (1)

Country Link
KR (1) KR20060077872A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100819558B1 (en) * 2006-09-04 2008-04-07 삼성전자주식회사 Semiconductor Resistance Device And Methods Of Forming The Same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100819558B1 (en) * 2006-09-04 2008-04-07 삼성전자주식회사 Semiconductor Resistance Device And Methods Of Forming The Same
US7838966B2 (en) 2006-09-04 2010-11-23 Samsung Electronics Co., Ltd. Semiconductor devices including resistor elements comprising a bridge and base elements and related methods

Similar Documents

Publication Publication Date Title
KR100500452B1 (en) Ball Grid Array Package Test Apparatus and Method
US20080204037A1 (en) Multilayer wiring board and method for testing the same
KR20060077872A (en) Test pattern for contact resistance
KR101039049B1 (en) Chip scale package for detecting open/short of elcectrode pettern using noncontact inspection method and the inspection apparatus thereof
KR100295916B1 (en) Test Structure and Method for Measuring Minimum Area Design Rule
US20130141120A1 (en) Determining layer thickness
JP2008241653A (en) Semiconductor inspection equipment
US20080252306A1 (en) Displacement detection pattern for detecting displacement between wiring and via plug, displacement detection method, and semiconductor device
US6392252B2 (en) Semiconductor device
JP4417762B2 (en) Circuit wiring inspection method and apparatus
KR20210032472A (en) Probe, inspection jig, inspection device, and manufacturing method of probe
KR100462378B1 (en) Liquid crystal display device and its contact resistance measuring method
JP3712496B2 (en) Resistance value monitor pattern of connection hole of semiconductor device
KR100218499B1 (en) Probing measurement method and pad
TWI745829B (en) Semiconductor device and detecting method of needle mark offset
KR100774623B1 (en) Test pattern of process change monitor for metal line continuity
JP2001291754A (en) Semiconductor element having pattern for measuring resistance of conductive plug and process evaluation method
JP2008218810A (en) Semiconductor device and testing method thereof
KR0169760B1 (en) Test pattern of semiconductor
JP2002214274A (en) Method for inspecting circuit wiring
CN117219618A (en) Large-capacitance test structure, test method thereof and wafer test structure
KR20070005321A (en) Test pattern for measuring the contact resistance of metal interconnection
JPS61154044A (en) Probe card of prober
JP3076902B2 (en) Contact pressure measuring device for socket contacts
JPH06120307A (en) Semiconductor device

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination