KR20060075032A - 반도체 패키지 - Google Patents

반도체 패키지 Download PDF

Info

Publication number
KR20060075032A
KR20060075032A KR1020040113580A KR20040113580A KR20060075032A KR 20060075032 A KR20060075032 A KR 20060075032A KR 1020040113580 A KR1020040113580 A KR 1020040113580A KR 20040113580 A KR20040113580 A KR 20040113580A KR 20060075032 A KR20060075032 A KR 20060075032A
Authority
KR
South Korea
Prior art keywords
ball
semiconductor package
semiconductor chip
type semiconductor
bga type
Prior art date
Application number
KR1020040113580A
Other languages
English (en)
Other versions
KR100691488B1 (ko
Inventor
곽국휘
정성훈
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020040113580A priority Critical patent/KR100691488B1/ko
Publication of KR20060075032A publication Critical patent/KR20060075032A/ko
Application granted granted Critical
Publication of KR100691488B1 publication Critical patent/KR100691488B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H01L2021/60007—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving a soldering or an alloying process
    • H01L2021/60022—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving a soldering or an alloying process using bump connectors, e.g. for flip chip mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)

Abstract

본 발명은 반도체 패키지에 관한 것으로써 반도체 칩의 입출력 패드와 본딩 와이어와 전기적으로 연결되는 배선과 연결되지 않는 배선에 각각 접촉되게 형성되는 제 1 및 제 2 볼랜딩부와, 상기 제 1 및 제 2 볼랜딩부에 각각 도전성 금속으로 형성되어 외부회로와 전기적으로 연결된 유효 볼과 연결되지 않는 NC(Non-connected) 볼로 사용되는 제 1 및 제 2 볼을 포함하는 BGA형 반도체 패키지에 있어서, 상기 제 2 볼의 표면에 절연막이 형성된 것을 특징한다. 따라서, 정전기 스트레스에 의해 NC 볼과 유효 볼 사이에 아크 방전이 발생되는 것을 방지하므로 반도체 칩의 집적회로가 정전 파괴되는 것을 방지할 수 있다.
BGA, 패키지, ESD, NC(Non-connected), 정전 파괴

Description

반도체 패키지{Semiconductor package}
도 1은 종래 기술에 따른 BGA형 반도체 패키지의 단면도.
도 2는 본 발명에 따른 BGA형 반도체 패키지의 단면도.
* 도면의 주요 부분에 대한 부호의 설명 *
51 : 반도체 칩 53 : 입출력 패드
55 : 패키지 기판 63 : 접착제
57, 58 : 제 1 및 제 2 금속배선
59, 60 : 제 1 및 제 2 절연층
61, 62 : 제 1 및 제 2 볼랜딩부
65, 67 : 제 1 및 제 2 볼 68 : 절연막
69 : 본딩 와이어 71 : 몰딩부
본 발명은 반도체 패키지에 관한 것으로서, 특히, 반도체 집적회로를 정전기 방전(Electrostatic Discharge : 이하, ESD라 칭함)에 의한 손상을 억제할 수 있는 BGA형 반도체 패키지에 관한 것이다.
반도체 칩은 집적도가 높아짐에 따라 외부 핀의 핀의 갯수도 증가될 뿐만 아니라 핀 사이의 간격이 좁아지면서 ESD 등과 같은 외부의 전기적 충격에 취약해지고 있다. 그러므로, 최근에는 반도체 패키지는 내부의 반도체 칩에 형성된 집적회로를 외부와 전기적으로 연결하는 입출력 구조로 볼(ball)을 사용하는 BGA(Ball Grid Array) 패키지 또는 플립 칩(Flip Chip) 패키지가 많이 사용되고 있다.
제 1 도는 종래 기술에 따른 BGA형 반도체 패키지의 단면도이다.
종래 기술에 따른 BGA형 반도체 패키지에 있어서 반도체 칩(11)은 집적회로가 형성된 표면이 패키지 기판(15) 상에 접착제(23)에 의해 접착되게 실장되는 데, 이 집적회로와 동일한 표면에 형성된 입출력 패드(13)는 패키지 기판(15)와 접촉되지 않고 노출되게 실장된다. 그러므로, 패키지 기판(15)의 입출력패드(13)와 대응되는 부분에 개구가 형성되어 노출된다.
패키지 기판(15)은 상부 및 하부 표면에 제 1 및 제 2 금속배선(17)(18)이 형성되고, 이 제 1 및 제 2 금속배선(17)(18)을 덮는 제 1 및 제 2 절연층(19)(20)이 형성된다. 상기에서 제 1 금속배선(17)의 소정 부분을 제외하고 본딩 와이어(69)에 의해 입출력패드(13)와 전기적으로 연결되고, 소정 부분은 전기적으로 오픈 상태가 된다. 그리고, 제 1 금속배선(17)의 노출된 부분에 도전성 금속의 제 1 및 제 2 볼랜딩부(21)(22)가 형성되는데, 제 1 볼랜딩부(21)는 본딩 와이어(29)와 전기적으로 연결되며, 제 2 볼랜딩부(22)는 본딩 와이어(29)와 전기적으로 연결되지 않는다.
제 1 및 제 2 볼랜딩부(21)(22)에 도전성 금속으로 이루어진 제 1 및 제 2 볼(25)(27)이 형성된다. 상기에서 제 1 볼(25)은 입출력패드(13)를 통해 반도체 칩(11)의 집적회로와 연결되어 외부회로(도시되지 않음)으로 부터 전원을 공급받거나 또는 전기적 신호를 주고 받는 것으로 유효 볼이다. 또한, 제 2 볼(27)은 현 제품에서는 사용하지 않으나 향후를 위해 형성되는 예비 핀들로써 본딩 와이어(29)로 연결되지 않아 반도체 칩(11)과 전기적으로 차단되는 NC(Non-connected) 볼이다.
그리고, 패키지 기판(15) 상에 반도체칩(11)을 덮어 밀봉하는 몰딩부(31)가 형성된다. 상기에서 몰딩부(31)는 패키지 기판(15)과 접촉되지 않는 반도체칩(11)의 입출력패드(13)와 본딩 와이어(29)을 덮어 밀봉하도록 형성된다.
상술한 구성의 종래의 BGA형 반도체 패키지는 정전기와 같은 외부의 전기적 충격이 제 2 볼(27)을 통해 유입되어 반도체 칩(11)을 파괴할 수 있다.
아래 [표]은 84볼 BGA형 반도체 패키지에 대한 인체 모델(Human Body Model : 이하, HBM라 칭함) ESD 테스트 결과이다.
[표]
테스트 방식 테스트 결과
제 1 및 제 2 볼 포함 모든 볼 〈2000V
제 2 볼만 포함 〈2000V
제 1 볼만 포함 〉4000V
[표]에 나타난 결과에서 84볼 BGA형 반도체 패키지를 제 1 및 제 2 볼(25)(27) 또는 제 2 볼(27)만 HBM ESD 테스트를 실시한 결과 반도체 칩(11)의 집적회로는 2000V 이하에서 손상되어 불량이 발생된다. 그러나, 제 2 볼(27)을 제외한 제 1 볼(25) 만을 테스트한 결과 반도체 칩(11)의 집적회로는 4000V 이상에서도 손상되지 않는다.
상기에서 제 2 볼(27)에 의한 ESD 손상의 메커니즘은 제 2 볼(27)에 인가된 정전기 스트레스가 인접 제 1 볼(25)과 아크 방전을 일으켜 입출력 패드(13)을 통해 반도체 칩(11)로 전달되어 집적회로를 파괴시킨다.
그러나, 종래의 BGA형 반도체 패키지는 NC 볼에 인가되는 정전기 스트레스에 의해 유효 볼과의 사이에 아크 방전이 발생되는 것을 방지할 수 없어 반도체 칩의 집적회로가 ESD에 의해 손상되는 것을 감소시킬 수 없는 문제점이 있었다.
따라서, 본 발명의 목적은 정전기 스트레스에 의해 NC 볼과 유효 볼 사이에 아크 방전이 발생되는 것을 방지하여 반도체 칩의 집적회로가 정전 파괴되는 것을 방지할 수 있는 반도체 패키지를 제공함에 있다.
상기 목적을 달성하기 위해 본 발명에 따른 반도체 패키지는 반도체 칩의 입출력 패드와 본딩 와이어와 전기적으로 연결되는 배선과 연결되지 않는 배선에 각각 접촉되게 형성되는 제 1 및 제 2 볼랜딩부와, 상기 제 1 및 제 2 볼랜딩부에 각각 도전성 금속으로 형성되어 외부회로와 전기적으로 연결된 유효 볼과 연결되지 않는 NC(Non-connected) 볼로 사용되는 제 1 및 제 2 볼을 포함하는 BGA형 반도체 패키지에 있어서, 상기 제 2 볼의 표면에 절연막이 형성된 것을 특징한다.
상기에서 절연막은 상기 제 2 볼의 전 표면 또는 끝 부분을 제외한 표면에 형성되며, 또한, 제 1 볼의 끝 부분을 제외한 표면에 절연막이 형성된다.
상기 목적을 달성하기 위해 본 발명의 다른 실시예에 따른 반도체 패키지는 반도체 칩의 입출력 패드와 본딩 와이어와 전기적으로 연결되는 배선과 연결되지 않는 배선에 각각 접촉되게 형성되는 제 1 및 제 2 볼랜딩부와, 상기 제 1 및 제 2 볼랜딩부에 각각 형성되어 외부회로와 전기적으로 연결된 유효 볼과 연결되지 않는 NC(Non-connected) 볼로 사용되는 제 1 및 제 2 볼을 포함하는 BGA형 반도체 패키지에 있어서, 상기 제 1 볼이 도전성 금속으로 형성되며 제 2 볼이 절연물질로 형성된다.
이하, 첨부한 도면을 참조하여 본 발명을 상세히 설명한다.
도 2는 본 발명의 일 실시예에 따른 BGA형 반도체 패키지의 단면도이다.
본 발명의 일 실시예에 따른 BGA형 반도체 패키지에 있어서 반도체 칩(51)은 집적회로가 형성된 표면이 접착제(63)에 의해 패키지 기판(55) 상에 접착되게 실장된다. 상기에서 반도체 칩(51)은 입출력 패드(53)가 집적회로와 동일한 표면에 형성되는데, 이 입출력 패드(53)는 패키지 기판(55)와 접촉되지 않고 노출되게 실장된다. 그러므로, 패키지 기판(55)의 입출력패드(53)와 대응되는 부분에 개구가 형성되어 노출된다.
패키지 기판(55)은 상부 및 하부 표면에 제 1 및 제 2 금속배선(57)(58)이 형성되고, 이 제 1 및 제 2 금속배선(57)(58)을 덮는 제 1 및 제 2 절연층(59)(60) 이 형성된다. 상기에서 제 1 금속배선(57)은 소정 부분을 제외하고 본딩 와이어(69)에 의해 입출력패드(53)와 전기적으로 연결되고, 소정 부분은 전기적으로 오픈 상태가 된다. 그리고, 제 1 금속배선(57)의 노출된 부분에 도전성 금속의 제 1 및 제 2 볼랜딩부(61)(62)가 형성되는데, 제 1 볼랜딩부(61)는 본딩 와이어(69)와 전기적으로 연결되며, 제 2 볼랜딩부(62)는 본딩 와이어(69)와 전기적으로 연결되지 않는다.
제 1 및 제 2 볼랜딩부(61)(62)에 도전성 금속으로 이루어진 제 1 및 제 2 볼(65)(67)이 형성된다. 상기에서 제 1 볼(65)은 입출력패드(53)를 통해 반도체 칩(51)의 집적회로와 연결되어 외부회로(도시되지 않음)으로 부터 전원을 공급받거나 또는 전기적 신호를 주고 받는 것으로 유효 볼이다. 또한, 제 2 볼(67)은 현 제품에서는 사용하지 않으나 향후를 위해 형성되는 예비 핀들로써 본딩 와이어(69)로 연결되지 않아 반도체 칩(51)과 전기적으로 차단되는 NC(Non-connected) 볼이다.
상기에서 NC 볼로 사용되는 제 2 볼(67)에 정전기와 같은 외부의 전기적 충격이 유입되어 인접 제 1 볼(55)과 아크 방전을 일으켜 제 1 볼랜딩부(61), 제 1 금속배선(57), 본딩 와이어(69) 및 입출력패드(53)를 통해 반도체 칩(51)을 파괴할 수 있다. 그러므로, 제 2 볼(67) 표면에 절연막(68)을 형성하여 정전기와 같은 외부의 전기적 충격이 유입되는 것을 방지하여야 한다. 상기에서 절연막(68)은 제 1 및 제 2 절연층(59)(60)과 동일한 절연물질로 형성될 수 있는 데 제 2 볼(67)의 전 표면 또는 끝 부분을 제외한 표면에 형성될 있다.
그리고, 패키지 기판(55) 상에 반도체칩(51)을 덮어 밀봉하는 몰딩부(71)가 형성된다. 상기에서 몰딩부(71)는 패키지 기판(55)과 접촉되지 않는 반도체칩(51)의 입출력패드(53)와 본딩 와이어(69을 덮어 밀봉하도록 형성된다.
상기에서 절연막(68)에 의해 제 2 볼(67)에 정전기와 같은 외부의 전기적 충격이 유입되는 것이 방지되므로 인접하는 제 1 볼(65) 사이에서 아크 방전이 일어나는 것이 방지되므로 반도체 칩(51)이 정전 파괴되는 것을 방지할 수 있다. 즉, 제 2 볼(67)에서 정전기가 유입되는 것이 방지되어 HBM 레벨 저하 현상이 사라지므로 84볼 BGA형 반도체 패키지에 대한 HBM ESD 테스트를 하면 제 1 볼(65) 만을 테스트한 결과와 같이 반도체 칩(51)의 집적회로는 4000V 이상에서도 손상되는 것이 방지된다.
또한, 본 발명의 다른 실시예로써 절연막(68)이 제 2 볼(67)의 끝 부분을 제외한 표면에 형성될 때 제 1 볼(65)도 끝 부분을 제외한 표면에 절연막이 형성될 수도 있다. 이러한 경우 제 1 볼(65)과 제 2 볼(67) 사이에서 아크 방전 현상이 발생되는 것을 더 감소시킬 수 있다.
또한, 본 발명의 다른 실시예로써 제 2 볼(67) 자체를 제 1 및 제 2 절연층(59)(60)과 동일한 절연물질로 형성될 수도 있다. 이러한 경우 제 2 볼(67) 표면에 절연막이 형성되지 않아도 된다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
따라서, 본 발명은 정전기 스트레스에 의해 NC 볼과 유효 볼 사이에 아크 방전이 발생되는 것을 방지하므로 반도체 칩의 집적회로가 정전 파괴되는 것을 방지할 수 있는 잇점이 있다.

Claims (4)

  1. 반도체 칩의 입출력 패드와 본딩 와이어와 전기적으로 연결되는 배선과 연결되지 않는 배선에 각각 접촉되게 형성되는 제 1 및 제 2 볼랜딩부와, 상기 제 1 및 제 2 볼랜딩부에 각각 도전성 금속으로 형성되어 외부회로와 전기적으로 연결된 유효 볼과 연결되지 않는 NC(Non-connected) 볼로 사용되는 제 1 및 제 2 볼을 포함하는 BGA형 반도체 패키지에 있어서,
    상기 제 2 볼의 표면에 절연막이 형성된 것을 특징으로 하는 BGA형 반도체 패키지.
  2. 청구항 1에 있어서 상기 절연막은 상기 제 2 볼의 전 표면 또는 끝 부분을 제외한 표면에 형성된 것을 특징으로 하는 BGA형 반도체 패키지.
  3. 청구항 1 또는 청구항 2에 있어서 상기 제 1 볼의 끝 부분을 제외한 표면에 절연막이 형성된 것을 특징으로 하는 BGA형 반도체 패키지.
  4. 반도체 칩의 입출력 패드와 본딩 와이어와 전기적으로 연결되는 배선과 연결 되지 않는 배선에 각각 접촉되게 형성되는 제 1 및 제 2 볼랜딩부와, 상기 제 1 및 제 2 볼랜딩부에 각각 형성되어 외부회로와 전기적으로 연결된 유효 볼과 연결되지 않는 NC(Non-connected) 볼로 사용되는 제 1 및 제 2 볼을 포함하는 BGA형 반도체 패키지에 있어서,
    상기 제 1 볼이 도전성 금속으로 형성되며 제 2 볼이 절연물질로 형성된 것을 특징으로 하는 BGA형 반도체 패키지.
KR1020040113580A 2004-12-28 2004-12-28 반도체 패키지 KR100691488B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040113580A KR100691488B1 (ko) 2004-12-28 2004-12-28 반도체 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040113580A KR100691488B1 (ko) 2004-12-28 2004-12-28 반도체 패키지

Publications (2)

Publication Number Publication Date
KR20060075032A true KR20060075032A (ko) 2006-07-04
KR100691488B1 KR100691488B1 (ko) 2007-03-09

Family

ID=37167628

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040113580A KR100691488B1 (ko) 2004-12-28 2004-12-28 반도체 패키지

Country Status (1)

Country Link
KR (1) KR100691488B1 (ko)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0157906B1 (ko) * 1995-10-19 1998-12-01 문정환 더미볼을 이용한 비지에이 패키지 및 그 보수방법
JPH1092965A (ja) 1996-09-19 1998-04-10 Toshiba Corp 面実装型半導体パッケージ
KR100541397B1 (ko) * 1998-06-25 2006-05-09 삼성전자주식회사 절연된 더미 솔더 볼을 갖는 비지에이 패키지
JP2004200197A (ja) 2002-12-16 2004-07-15 Seiko Epson Corp 半導体装置

Also Published As

Publication number Publication date
KR100691488B1 (ko) 2007-03-09

Similar Documents

Publication Publication Date Title
KR100702969B1 (ko) 더미 솔더 볼을 갖는 ｂｇａ형 반도체 칩 패키지의 기판 실장 구조
US7242093B2 (en) Semiconductor device
US5955762A (en) Microelectronic package with polymer ESD protection
US7498664B2 (en) Semiconductor package having increased resistance to electrostatic discharge
US8796847B2 (en) Package substrate having main dummy pattern located in path of stress
US20050161835A1 (en) Semiconductor integrated circuit having connection pads over active elements
US7872346B1 (en) Power plane and land pad feature to prevent human metal electrostatic discharge damage
KR20070088688A (ko) 반도체 장치 및 그 장착 구조물
KR101004684B1 (ko) 적층형 반도체 패키지
US20050285280A1 (en) Electrostatic discharge (ESD) protection for integrated circuit packages
KR100660882B1 (ko) 보드 온 칩 패키지 및 그 제조 방법
US20080203567A1 (en) Semiconductor package and semiconductor device using the same
KR100471625B1 (ko) 반도체 장치 기판 및 반도체 장치의 제조 방법
US20050017356A1 (en) Semiconductor device
KR100691488B1 (ko) 반도체 패키지
TWI512911B (zh) 晶片封裝
US6753595B1 (en) Substrates for semiconductor devices with shielding for NC contacts
TWI387024B (zh) 半導體裝置以及修改積體電路的方法
JP2006278975A (ja) 半導体装置
US6797993B2 (en) Monolithic IC package
JP4767556B2 (ja) 半導体装置
US20040135249A1 (en) Semiconductor devices and substrates used in thereof
JPS61180470A (ja) 半導体集積回路装置
KR100416188B1 (ko) 반도체 장치 및 그 제조 방법
JP2004047807A (ja) 半導体モジュール

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110126

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee