KR20060071511A - 반도체 제조 방법 - Google Patents

Abstract

본 발명은 반도체 소자 제조시 식각 공정에서 패턴에 축적되는 전자에 의해 소, 밀한 패턴에서 식각 특성이 변화하는 것을 억제하기 위해 하부 전극에 인가되는 직류 전압을 조절하는 방법에 관한 것이다.

본 발명의 반도체 제조 방법은 기판을 단극 정전기 척을 구비한 플라즈마 식각 장치에 로딩하는 단계; 상기 플라즈마 식각 장치의 정전기 척에 소정의 양전압을 걸어주는 단계; 상기 플라즈마 식각 장치 내부에 가스를 흘려주는 단계; 상기 플라즈마 식각 장치의 압력 제어 장치를 온 하는 단계; 상기 플라즈마 식각 장치의 소오스 파워 및 바이어스 파워를 온 하는 단계; 상기 정전기 척에 소정의 음전압을 소정 시간 동안 인가하였다가 소정의 양전압을 인가하는 공정을 적어도 한번 이상 반복하는 단계; 상기 소오스 파워 및 바이어스 파워를 오프하고, 상기 정전기 척에 전압을 차단하고, 가스를 차단하고, 압력 제어 장치를 오프하는 단계 및 상기 기판을 언로딩하는 단계로 이루어짐에 기술적 특징이 있다.

따라서, 본 발명의 반도체 제조 방법은 플라즈마를 이용한 식각 공정에서 패턴 표면에 부착된 전자에 의한 식각 특성 변화를 억제함으로써 항상 일정한 식각 특성을 얻을 수 있으며, OPC를 통한 마스크 변경에 의한 비용 및 데이터 추출 시간을 줄일 수 있는 효과가 있다.

직류전압, 플라즈마 식각, 노칭, 정전기 척

Description

반도체 제조 방법{Method for fabricating of the semiconductor}

도 1은 종래기술에 의한 노칭 발생 매커니즘.

도 2는 종래기술에 의한 유도 결합 플라즈마 장비 챔버의 기본 구조도.

도 3은 종래기술에 의한 타이밍 차트.

도 4는 본 발명에 의한 타이밍 차트.

본 발명은 반도체 제조 방법에 관한 것으로, 보다 자세하게는 반도체 소자 제조시 식각 공정에서 패턴에 축적되는 전자에 의해 소·밀한 패턴에서 식각 특성이 변화하는 것을 억제하기 위해 하부 전극에 인가되는 직류 전압을 조절하는 방법에 관한 것이다.

일반적으로 반도체 소자 제조시 플라즈마를 사용하여 식각 공정을 진행하는 경우에는 식각하고자 하는 필름 물질상에 포토 레지스트를 이용하여 패터닝을 한 후 식각 대상 물질과 반응성을 가지고 있는 가스를 사용하여 식각을 실시한다. 이 때 패터닝된 포토레지스트 패턴의 소·밀한 차이에 의해 식각 특성의 변화가 유발되는데 이는 트랜지스터의 크기가 130nm 이하로 작아짐에 따라 더욱 큰 영향을 받게 된다.

도 1은 종래기술에 의한 노칭 발생 매커니즘을 도시하였다. 도 1과 같이 패턴이 밀한 곳에서는 패턴에 축적되어진 전자에 의해 음전하(100)를 띄게 되고 이로 인해 웨이퍼에 입사되는 이온의 궤도를 구부리는 효과가 유발된다. 이와 동시에 입사되는 전자를 밀어냄으로써 식각 필름의 하부에는 양이온이 상대적으로 증가하여 양전하(110)를 띄게 된다.

상기 전자들은 좁은 패턴 사이를 들어온 양이온을 밀어내어 식각하고자 하는 필름(130)의 밑면이나 옆면을 식각함으로써 노칭(Notching)(120)과 같은 패턴 불량을 유발하며 또한 식각률을 저하시키는 원인이 된다.

도 2는 종래기술에 의한 유도 결합 플라즈마 장비 챔버의 기본 구조도이다. 플라즈마를 사용하여 식각 공정을 진행하는 장비의 경우 공정상 필요로 하는 식각률, 선택비, 균일도 등의 식각 특성에 따라 유도 결합 플라즈마(ICP : Inductively Coupled Plasma) 또는 전기 용량 결합 플라즈마(CCP : Capacitive Coupled Plasma) 방식의 플라즈마 소오스(Plasma Source)를 사용하게 되는데, 보통 전자의 밀도가 상대적으로 많은 유도 결합 플라즈마원을 사용하는 장비에서 세라믹 정전기 척(Ceramic Electrostatic Chuck)을 사용하여 폴리실리콘 또는 절연막 식각 공정을 진행한다.

반도체 소자의 집적화가 더욱 가속화되면서 패턴의 너비와 스페이스의 임계 치수를 합한 값인 피치사이즈(Pitch size)가 줄어들게 되는데 이에 따라 식각하고자 하는 패턴의 소·밀한 차이에 따라 식각률의 변화는 더욱 심해지게 된다.

이에 의해 발생하는 임계치수의 변동를 보정하기 위해 종래의 방법은 포토레지스트의 마스크 제작시 이를 보정하는 광학적 근접 상호비교 방식 (Optical Proximate Correlation : OPC이라 칭함)으로 크롬 마스크를 제작하여 사용하였다. 이 경우 각 공정마다 각각의 식각 특성에 대한 정교한 결과를 우선 추출해서 그것을 바탕으로 마스크 제작을 실시해야 하기 때문에 많은 시간 및 비용이 소요되는 단점이 있으며 또한 식각 공정의 조건 변경시 OPC를 위한 공정 결과 데이터를 처음부터 다시 얻어야 하는 단점이 있다.

도 3은 종래기술에 의한 타이밍 차트이다. 도 3과 같이 식각 공정이 이루어지는 시간 동안 공정 조건은 100초 내지 140초 동안 50~100mT, HBr 130~170sccm, N₂ 5~15sccm, O₂ 1~5sccm, SP 700~150W, BP 50~200W, DC 1800V에서 식각이 이루어지게 된다. 상기와 같은 트렌지스터 식각을 진행하는 공정 조건의 경우 식각하고자 하는 폴리 실리콘을 식각 완료 후 웨이퍼내의 균일도 차이에 의해 잔류하는 폴리 실리콘을 제거하며 또한 적절한 임계치수를 확보하기 위해 식각 저지막인 산화막 필름이 드러난 후에도 오버 에치(Over Etch)를 실시하고 있는데, 이 단계에서 노칭이 발생하게 된다.

따라서, 본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위한 것으로, 정전기 척에 가해지는 양전압을 음전압으로 서로 교차하며 공정을 진행하여 패턴 불량 요인을 제어하는 직류 전압 조절 방법을 제공함에 본 발명의 목적이 있다.

본 발명의 상기 목적은 기판을 단극 정전기 척을 구비한 플라즈마 식각 장치에 로딩하는 단계; 상기 플라즈마 식각 장치의 정전기 척에 소정의 양전압을 걸어주는 단계; 상기 플라즈마 식각 장치 내부에 가스를 흘려주는 단계; 상기 플라즈마 식각 장치의 압력 제어 장치를 온 하는 단계; 상기 플라즈마 식각 장치의 소오스 파워 및 바이어스 파워를 온 하는 단계; 상기 정전기 척에 소정의 음전압을 소정 시간 동안 인가하였다가 소정의 양전압을 인가하는 공정을 적어도 한번 이상 반복하는 단계; 상기 소오스 파워 및 바이어스 파워를 오프하고, 상기 정전기 척에 전압을 차단하고, 가스를 차단하고, 압력 제어 장치를 오프하는 단계 및 상기 기판을 언로딩하는 단계로 이루어진 반도체 제조 방법에 의해 달성된다.

본 발명의 상기 목적과 기술적 구성 및 그에 따른 작용효과에 관한 자세한 사항은 본 발명의 바람직한 실시예를 도시하고 있는 도면을 참고한 이하 상세한 설명에 의해 보다 명확하게 이해될 것이다.

도 4는 본 발명에 의한 타이밍 차트이다. 먼저 기판을 단극(Unipolar) 정전기 척을 구비한 플라즈마 식각 장치에 로딩한 후 플라즈마 식각 장치의 정전기 척에 소정의 양전압을 걸어주게 된다. 이때 정전기 척에 직류 양전압을 가하여 주면 웨이퍼상에 축적된 전자에 의한 음전하와 정전기 척에 인가된 양전하와의 인력을 이용한 쿨롱 힘(Coulomb force)를 사용하여 상기 웨이퍼가 공정 진행중에 움직이지 않도록 고정된다. 그 후 안정화를 위해 최대 1분정도의 안정화 단계를 거친 후 상기 플라즈마 식각 장치 내부에 가스를 흘려주며 동시에 상기 플라즈마 식각 장치의 압력 제어(Pressure Control) 장치와 상기 플라즈마 식각 장치의 소오스 파워(SP : Source Power) 및 바이어스 파워(BP : Bias Power)를 온(On) 하게 된다.

그 뒤 상기 정전기 척에 소정의 음전압을 소정 시간 동안 인가하였다가 소정의 양전압을 인가하는 공정을 적어도 한번 이상 반복하여 식각 공정을 진행한다. 상기 음전압은 양전압 크기의 1/3 내지 1/2의 크기로 인가된다. 패턴의 피치 크기가 작아짐에 따라 발생되는 식각률 변화의 주된 원인으로는 패턴이 밀한 곳에서는 패턴 표면에 축적되는 전자에 의해 타 패턴보다 상대적으로 큰 음전하를 띄게 되는데 이것이 양이온의 운동 방향성을 변화시키는 현상으로서 이를 제어하기 위해서는 주기적으로 패턴 표면상의 전자를 공정 진행 과정에서 줄일 수 있도록 음전하를 인가하게 된다.

이를 위해서는 웨이퍼의 패턴상으로는 계속해서 이동되어 축적되는 전자를 방지하기 위해 공정 진행 시간을 나누어서 파워, 압력, 가스, 온도 등의 공정 변수들을 변경하지 않은 상태로 웨이퍼 고정을 위해 사용하는 양전압을 일정 시간동안 진행하여 전압을 바뀐 후에도 잔류 전압에 의해 웨이퍼가 움직이지 않을 정도로 한 다음 동일한 조건에서 음전압을 가하여 일정 시간 적용후 다시 양전압을 가하는 방법을 교차로 사용한다.

이와 같은 공정 조건을 적용하기 위한 공정 스텝은 식각하고자 하는 필름과 식각을 저지하기 위한 필름이 들어나는 공정 스텝의 조건에서 더욱 큰 효과를 얻을 수 있다. 왜냐하면 식각 저지막이 들어날 때 이온이나 라디칼의 소모량이 작아 지기 때문에 필름의 하부에 축적되는 양이온의 양이 증가하기 때문이다. 이때 음전압을 가함으로서 발생되는 현상으로는 패턴에 잔류하는 전자를 밀어냄으로서 패턴 표면상의 음전위를 낮추게 되고 이로 인해 전자가 식각 패턴의 하부까지 도달함과 동시에 이온의 방향성을 유지하여 식각률의 변화를 방지 할 수 있다.

이를 위해 공정은 직류 전압을 1800V와 -1000V~-1500V 를 반복적으로 적용하며 음전압은 20초 내지 50초동안 진행되는 단계가 반복된다. 이를 적용하여 먼저 50초 내지 80초동안 50~100mT, HBr 130~170sccm, N₂ 5~15sccm, O₂ 1~5sccm, SP 700~1500W, BP 50~200W, DC 1800V를 진행한 후 20초 내지 50초 동안 50~100mT, HBr 130~170sccm, N₂ 5~15sccm, O₂ 1~5sccm, SP 700~1500W, BP 50~200W, DC -1000V~-1500V를 진행한다. 이 후 또 다시 50초 내지 80초동안 직류 전압이 1800V 적용되는 단계와 -1000V~-1500V가 적용되는 단계가 교대로 들어간다.

상기 식각 공정이 모두 진행되면 상기 소오스 파워 및 바이어스 파워를 오프하고, 상기 정전기 척에 전압을 차단하고, 가스를 차단하고, 압력 제어 장치를 오프(Off)한 후 상기 기판을 언로딩하게 된다.

본 발명은 이상에서 살펴본 바와 같이 바람직한 실시예를 들어 도시하고 설명하였으나, 상기한 실시예에 한정되지 아니하며 본 발명의 정신을 벗어나지 않는 범위 내에서 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 다양한 변경과 수정이 가능할 것이다.

본 발명의 반도체 제조 방법은 플라즈마를 이용한 식각 공정에서 패턴 표면에 부착된 전자에 의한 식각 특성 변화를 억제함으로써 일정한 식각 특성을 얻을 수 있으며, OPC를 통한 마스크 변경에 의한 비용 및 데이터 추출 시간을 줄일 수 있는 효과가 있다.

Claims (8)

1. 반도체 제조 방법에 있어서,

   기판을 단극 정전기 척을 구비한 플라즈마 식각 장치에 로딩하는 단계;

   상기 플라즈마 식각 장치의 정전기 척에 소정의 양전압을 걸어주는 단계;

   상기 플라즈마 식각 장치 내부에 가스를 흘려주는 단계;

   상기 플라즈마 식각 장치의 압력 제어 장치를 온 하는 단계;

   상기 플라즈마 식각 장치의 소오스 파워 및 바이어스 파워를 온 하는 단계;

   상기 정전기 척에 소정의 음전압을 소정 시간 동안 인가하였다가 소정의 양전압을 인가하는 공정을 적어도 한번 이상 반복하는 단계;

   상기 소오스 파워 및 바이어스 파워를 오프하고, 상기 정전기 척에 전압을 차단하고, 가스를 차단하고, 압력 제어 장치를 오프하는 단계; 및

   상기 기판을 언로딩하는 단계

   를 포함하여 이루어짐을 특징으로 하는 반도체 제조 방법.
2. 제 1항에 있어서,

   상기 음전압은 양전압의 크기의 1/3 내지 1/2의 크기로 인가하는 것을 특징으로 하는 반도체 제조 방법.
3. 제 1항에 있어서,

   상기 양전압과 음전압은 1800V와 -1000V 내지 -1500V가 교대로 반복하여 인가되는 것을 특징으로 하는 반도체 제조 방법.
4. 제 3항에 있어서,

   상기 음전압은 20초 내지 50초동안 인가되는 것을 특징으로 하는 반도체 제조 방법.
5. 제 1항에 있어서,

   상기 압력 제어 장치를 통해 설정되는 압력은 50mT 내지 100mT임을 특징으로 하는 반도체 제조 방법.
6. 제 1항에 있어서,

   상기 가스는 HBr 130~170sccm, N₂ 5~15sccm, O₂ 1~5sccm이 주입되는 것을 특징으로 하는 반도체 제조 방법.
7. 제 1항에 있어서,

   상기 소스 파워는 700W 내지 1500W임을 특징으로 하는 반도체 제조 방법.
8. 제 1항에 있어서,

   상기 바이어스 파워는 50W 내지 200W임을 특징으로 하는 반도체 제조 방법.

Images