KR20060070366A - 박막 트랜지스터 및 박막 트랜지스터 표시판의 제조 방법 - Google Patents

박막 트랜지스터 및 박막 트랜지스터 표시판의 제조 방법 Download PDF

Info

Publication number
KR20060070366A
KR20060070366A KR1020040109074A KR20040109074A KR20060070366A KR 20060070366 A KR20060070366 A KR 20060070366A KR 1020040109074 A KR1020040109074 A KR 1020040109074A KR 20040109074 A KR20040109074 A KR 20040109074A KR 20060070366 A KR20060070366 A KR 20060070366A
Authority
KR
South Korea
Prior art keywords
electrode
gate
film
forming
preliminary
Prior art date
Application number
KR1020040109074A
Other languages
English (en)
Inventor
이청
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040109074A priority Critical patent/KR20060070366A/ko
Publication of KR20060070366A publication Critical patent/KR20060070366A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

다결정 규소로 이루어진 반도체막을 형성하는 단계, 반도체막 위에 두께가 두꺼운 제1 부분과 얇은 제2 부분을 포함하는 제1 감광막을 형성하는 단계, 제1 감광막을 마스크로 반도체막을 식각하는 단계, 제1 감광막을 애싱하여 제2 부분을 제거하는 단계, 제1 부분을 마스크로 삼아 반도체막에 불순물을 제1 농도로 주입하는 단계, 제1 감광막을 제거하는 단계, 반도체막 위에 게이트 절연막을 형성하는 단계, 게이트 절연막 위에 게이트 도전층을 형성하는 단계, 게이트 도전층 위에 제2 감광막을 형성하는 단계, 제2 감광막을 마스크로 게이트 도전층을 식각하여 예비 게이트 전극 및 예비 유지 전극을 형성하는 단계, 예비 게이트 전극 및 예비 유지 전극을 마스크로 하여 반도체막에 불순물 이온을 제1 농도보다 높은 제2 농도로 주입하여 소스 영역 및 드레인 영역을 형성하는 단계, 제2 감광막을 제거하는 단계, 예비 게이트 전극 및 예비 유지 전극을 식각하여 게이트 전극 및 유지 전극을 형성하는 단계, 그리고 소스 영역과 연결되는 소스 전극 및 드레인 영역과 연결되는 드레인 전극을 형성하는 단계를 포함하는 박막 트랜지스터 표시판의 제조 방법.
박막트랜지스터, 저농도 도핑 드레인 영역

Description

박막 트랜지스터 및 박막 트랜지스터 표시판의 제조 방법 {METHOD OF MANUFACTURING THIN FILM TRANSISTOR and METHOD OF MANUFACTURING THIN FILM TRANSISTOR ARRAY PANEL}
도 1a은 본 발명의 한 실시예에 따른 표시 장치의 블록도이다.
도 1b는 본 발명의 한 실시예에 따른 표시 장치의 한 예인 액정 표시 장치의 한 화소에 대한 등가 회로도이다.
도 2 내지 도 5는 본 발명의 실시예에 따른 완성된 박막 트랜지스터 표시판을 도시한 도면이고,
도 6a 및 도 6b는 본 발명의 실시예에 따른 도 2 내지 도 5에 도시한 박막 트랜지스터 표시판을 제조하는 중간 단계에서의 배치도이고,
도 7은 도 6a 및 도 6b의 다음 단계에서의 박막 트랜지스터 표시판의 단면도로서 각각 도 6a 및 도 6b의 VIc-VIc’, VIc’-VIc“ 선을 따라 자른 단면도이고,
도 8은 도 7의 다음 단계에서의 박막 트랜지스터 표시판의 단면도로서 각각 도 6a 및 도 6b의 VIc-VIc’, VIc’-VIc“ 선을 따라 자른 단면도이고,
도 9a 및 도 9b는 각각 도 6a 및 도 6b의 다음 단계에서의 박막 트랜지스터 표시판의 배치도이고,
도 9c는 각각 도 9a 및 도 9b의 Ⅸc-Ⅸc’, Ⅸc’- Ⅸc“ 선을 따라 자른 단 면도이고,
도 10a 및 도 10b는 도 9a 및 도 9b의 다음 단계에서의 배치도이고,
도 10c는 각각 도 10a 및 도 10b의 Xb-Xb’, Xb’-Xb“선을 따라 자른 단면도이고,
도 11a 및 도 11b는 도 10a 및 도 10b의 다음 단계에서의 배치도이고,
도 11c는 각각 도 11a 및 도 11b의 XIb-XIb’, XIb’-XIb“선을 따라 자른 단면이고,
도 12a 및 도 12b는 도 11a 및 도 11b의 다음 단계에서의 배치도이고,
도 12c는 각각 도 12a 및 도 12b의 ⅩⅡb-ⅩⅡb’, ⅩⅡb’-ⅩⅡb“선을 따라 자른 단면도이다.
※도면의 주요부분에 대한 부호 설명※
110 : 절연 기판 121 : 게이트선
124a : 게이트 전극 131 : 유지 전극선
137 : 유지 전극 140 : 게이트 절연막
153a : 소스 영역 154a : 채널 영역
155a : 드레인 영역 171 : 데이터선
173a : 소스 전극 175a : 드레인 전극
190 : 화소 전극
본 발명은 박막 트랜지스터 표시판의 제조 방법에 관한 것으로서, 더욱 상세하게는 다결정 규소 박막 트랜지스터 표시판의 제조 방법에 관한 것이다.
일반적으로 박막 트랜지스터(thin film transistor, TFT)는 액정 표시 장치나 유기 발광 표시 장치(organic light emitting display) 등의 평판 표시 장치에서 각 화소를 독립적으로 구동하기 위한 스위칭 소자로 사용된다. 박막 트랜지스터를 포함하는 박막 트랜지스터 표시판은 박막 트랜지스터와 이에 연결되어 있는 화소 전극 외에도, 박막 트랜지스터에 주사 신호를 전달하는 주사 신호선(또는 게이트선)과 데이터 신호를 전달하는 데이터선을 등을 포함한다.
박막 트랜지스터는 게이트선에 연결되어 있는 게이트 전극과 데이터선에 연결되어 있는 소스 전극과 화소 전극에 연결되어 있는 드레인 전극 및 소스 전극과 드레인 전극 사이 게이트 전극 위에 위치하는 반도체층 등으로 이루어지며, 게이트선으로부터의 주사 신호에 따라 데이터선으로부터의 데이터 신호를 화소 전극에 전달한다. 이때, 박막 트랜지스터의 반도체층은 다결정 규소(polycrystalline silicon, polysilicon) 또는 비정질 규소(amorphous silicon)로 이루어진다.
다결정 규소는 비정질 규소에 이용한 전자 이동도가 크기 때문에 다결정 규소 박막 트랜지스터를 사용하면 고속 구동을 할 수 있다. 또한, 박막 트랜지스터 표시판을 구동하기 위한 구동 회로를 별도의 집적 회로칩으로 부착하지 않고 박막 트랜지스터의 형태로 기판 위에 형성할 수 있다.
반도체층은 레이저 열처리(laser annealing), 노 열처리(furnace annealing) 또는 순차적 측면 고상화(sequential lateral solidification, SLS) 방식으로 반도체막을 결정화하고, 패터닝하여 형성한다.
이렇게 형성된 반도체층은 소스 영역 및 드레인 영역, 저농도 도핑 드레인 영역, 그리고 채널 영역으로 구분한다.
이러한 영역들은 n형 및 p형 불순물 이온을 주입함으로써 형성되는데, 종래는 반도체층 위에 게이트 도전층을 형성하고 그 위에 게이트 도전층과 식각비가 다른 금속막을 형성하여 이것을 마스크로 사용하여 형성한다.
여기서 소스 영역 및 드레인 영역은 n형 또는 p형 불순물을 고농도로 주입하여 형성하고, 저농도 도핑 드레인 영역은 n형 또는 p형 불순물을 저농도로 이온 주입하여 형성한다.
저농도 도핑 드레인 영역은 소스 영역과 채널 영역 및 드레인 영역을 명확히 구분함으로써 누설 전류 및 박막 트랜지스터의 신뢰성, 그리고 문턱 전압의 제어 등의 역할을 한다.
이와 같이 종래의 저농도 도핑 드레인 영역은 별개의 마스크를 사용하여 n형 또는 p형 불순물 이온을 저농도로 주입하여 형성한다.
따라서, 본 발명의 기술적 과제는 박막 트랜지스터 표시판의 제조 공정 단계를 단순화 하는 것이다.
본 발명에 따른 박막 트랜지스터 표시판의 제조 방법은, 다결정 규소로 이루 어진 반도체막을 형성하는 단계, 상기 반도체막 위에 두께가 두꺼운 제1 부분과 얇은 제2 부분을 포함하는 제1 감광막을 형성하는 단계, 상기 제1 감광막을 마스크로 상기 반도체막을 식각하는 단계, 상기 제1 감광막을 애싱하여 상기 제2 부분을 제거하는 단계, 상기 제1 부분을 마스크로 삼아 상기 반도체막에 불순물을 제1 농도로 주입하는 단계, 상기 제1 감광막을 제거하는 단계, 상기 반도체막 위에 게이트 절연막을 형성하는 단계, 상기 게이트 절연막 위에 게이트 도전층을 형성하는 단계, 상기 게이트 도전층 위에 제2 감광막을 형성하는 단계, 상기 제2 감광막을 마스크로 상기 게이트 도전층을 식각하여 예비 게이트 전극 및 예비 유지 전극을 형성하는 단계, 상기 예비 게이트 전극 및 상기 예비 유지 전극을 마스크로 하여 상기 반도체막에 불순물 이온을 상기 제1 농도보다 높은 제2 농도로 주입하여 소스 영역 및 드레인 영역을 형성하는 단계, 상기 제2 감광막을 제거하는 단계, 상기 예비 게이트 전극 및 상기 예비 유지 전극을 식각하여 게이트 전극 및 유지 전극을 형성하는 단계, 그리고 상기 소스 영역과 연결되는 소스 전극 및 상기 드레인 영역과 연결되는 드레인 전극을 형성하는 단계를 포함한다.
상기 게이트 전극은 상기 채널 영역 및 상기 저농도 불순물 영역 일부 위에 형성할 수 있다.
상기 유지 전극과 상기 게이트 전극 위에 보호막을 형성하는 단계, 그리고
상기 보호막 위에 상기 드레인 전극과 연결되는 화소 전극을 형성하는 단계를 더 포함할 수 있다.
첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기 술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 위에 있다고 할 때, 이는 다른 부분 바로 위에 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 바로 위에 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
첨부한 도면을 참고하여 본 발명의 실시예에 따른 박막 트랜지스터 표시판 및 그의 제조 방법에 대해서 설명한다.
먼저 도 1a 및 도 1b를 참고로 하여 본 발명의 한 실시예에 따른 표시 장치에 대하여 상세하게 설명한다.
도 1a은 본 발명의 한 실시예에 따른 표시 장치의 블록도이고, 도 1b는 본 발명의 한 실시예에 따른 표시 장치의 한 예인 액정 표시 장치의 한 화소에 대한 등가 회로도이다.
도 1a에 도시한 바와 같이, 본 발명의 한 실시예에 따른 표시 장치는 표시판부(display panel unit)(300) 및 이에 연결된 게이트 구동부(400), 데이터 구동부(500), 데이터 구동부(500)에 연결된 계조 신호 생성부(800) 그리고 이들을 제어하는 신호 제어부(600)를 포함한다.
도 1a를 참고하면, 표시판부(300)는 등가 회로로 볼 때 복수의 표시 신호선(display panel line)(G1-후, D1-Dm)과 이에 연결되어 있고 대략 행렬의 형태로 배열되어 있으며 표시 영역(display area)(DA)을 이루는 복수의 화소(pixel)(PX)를 포함한다. 도 1b를 참고하면, 액정 표시 장치의 표시판부(300)는 하부 및 상부 표시판(100, 200)과 그 사이의 액정층(3)을 포함한다. 유기 발광 표시 장치(organic light emitting display)의 경우 표시판부(300)가 하나의 표시판만을 포함할 수 있다.
표시 신호선(G1-Gn, D1-Dm)은 게이트 신호("주사 신호"라고도 함)를 전달하는 복수의 게이트선(gate line)(G1-Gn)과 데이터 신호를 전달하는 데이터선(data line)(D1-Dm)을 포함한다. 게이트선(G1-Gn)은 대략 행 방향으로 뻗어 있으며 서로가 거의 평행하고 데이터선(D1-Dm)은 대략 열 방향으로 뻗어 있으며 서로가 거의 평행하다.
각 화소(PX)는 박막 트랜지스터 등 적어도 하나의 스위칭 소자(도시하지 않음)와 적어도 하나의 축전기(도시하지 않음)를 포함한다.
도 1b를 참고하면, 액정 표시 장치의 각 화소(PX)는 표시 신호선(G1-Gn, D1-Dm)에 연결된 스위칭 소자(Q)와 이에 연결된 액정 축전기(liquid crystal capacitor)(CLC) 및 유지 축전기(storage capacitor)(CST)를 포함한다. 표시 신호선(G1-Gn, D1-Dm)은 하부 표시판(100)에 배치되어 있으며, 유지 축전기(CST)는 필요에 따라 생략할 수 있다.
다결정 규소 박막 트랜지스터 따위의 스위칭 소자(Q)는 하부 표시판(100)에 구비되어 있으며, 각각 게이트선(G1-Gn)에 연결되어 있는 제어 단자, 데이터선(D1-Dm)에 연결되어 있는 입력 단자, 그리고 액정 축전기(CLC) 및 유지 축전기(CST)에 연결되어 있는 출력 단자를 가지고 있는 삼단자 소자이다.
액정 축전기(CLC)는 하부 표시판(100)의 화소 전극(190)과 상부 표시판(200)의 공통 전극(270)을 두 단자로 하며 두 전극(190, 270) 사이의 액정층(3)은 유전체로서 기능한다. 화소 전극(190)은 스위칭 소자(Q)에 연결되며 공통 전극(270)은 상부 표시판(200)의 전면에 형성되어 있고 공통 전압(Vcom)을 인가받는다. 도 1b에서와는 달리 공통 전극(270)이 하부 표시판(100)에 구비되는 경우도 있으며 이때에는 두 전극(190, 270)이 모두 선형 또는 막대형으로 만들어질 수 있다.
유지 축전기(CST)는 액정 축전기(CLC)를 보조하는 축전기로서, 하부 표시판(100)에 구비된 별개의 신호선(도시하지 않음)과 화소 전극(190)이 중첩되어 이루어지며 이 별개의 신호선에는 공통 전압(Vcom) 따위의 정해진 전압이 인가된다. 그러나 유지 축전기(CST)는 화소 전극(190)이 절연체를 매개로 바로 위의 전단 게이트선과 중첩되어 이루어질 수 있다.
색 표시를 구현하기 위해서, 각 화소(PX)가 복수의 원색(primary color) 중 하나를 고유하게 표시하거나(공간 분할) 복수의 원색을 번갈아 표시함으로써(시간 분할), 원색의 공간적, 시간적 합으로 원하는 색상을 나타낸다. 원색의 예로는 적색, 녹색 및 청색을 들 수 있다. 도 1b는 각 화소(PX)가 상부 표시판(200)에서 화소 전극(190)과 마주보는 대응하는 영역에 원색 중 하나의 색상을 나타내는 색 필터(230)를 구비한 공간 분할의 예를 보여주고 있다. 이와는 달리 색필터(230)는 하부 표시판(100)의 화소 전극(190) 위 또는 아래에 형성할 수도 있다.
표시판부(300)의 두 표시판(100, 200) 중 적어도 하나의 바깥 면에는 빛을 편광시키는 하나 이상의 편광자(도시하지 않음)가 부착되어 있다.
유기 발광 표시 장치의 각 화소(PX)는 표시 신호선(G1-Gn, D1-Dm)에 연결된 스위칭 트랜지스터(도시하지 않음), 이에 연결된 구동 트랜지스터(driving transistor)(도시하지 않음) 및 유지 축전기(도시하지 않음), 그리고 발광 다이오드(light emitting diode)(도시하지 않음)를 포함할 수 있다. 발광 다이오드는 화소 전극(도시하지 않음)과 공통 전극(도시하지 않음) 및 그 사이의 발광 부재(light emitting member)(도시하지 않음)를 포함한다.
도 1a을 다시 참고하면, 계조 신호 생성부(800)는 화소(PX)의 투과율과 관련된 복수의 계조 신호를 생성한다. 액정 표시 장치용 계조 신호 생성부(800)의 경우 공통 전압(Vcom)에 대하여 양의 값과 음의 값을 각각 가지는 두 벌의 계조 전압을 생성한다.
게이트 구동부(400)는 표시판부(300)의 게이트선(G1-Gn)에 연결되어 게이트 온 전압(Von) 및 게이트 오프 전압(Voff)과 각각 동일한 두 값을 가지는 게이트 신호를 게이트선(G1-Gn)에 인가한다. 게이트 구동부(400)는 표시판부(300)에 집적되어 있으며 복수의 구동 회로(도시하지 않음)를 포함한다. 게이트 구동부(400)를 이루는 각각의 구동 회로는 하나의 게이트선(G1-Gn)에 연결되어 있으며 복수의 N형, P형, 상보형 다결정 규소 박막 트랜지스터를 포함한다. 그러나 게이트 구동부(400)가 집적 회로(integrated circuit, IC) 칩의 형태로 표시판부(300) 위에 장착 되거나 가요성 인쇄 회로(flexible printed circuit, FPC) 필름 위에 장착될 수 있다. 후자의 경우에 가요성 인쇄 회로 필름이 표시판부(300) 위에 부착된다.
데이터 구동부(500)는 표시판부(300)의 데이터선(D1-Dm)에 연결되어 있으며 계조 신호 생성부(800)로부터의 계조 전압을 선택하여 데이터 전압으로서 데이터선(D1-Dm)에 인가한다. 데이터 구동부(500)는 또한 표시판부(300)에 집적되거나, 하나 이상의 집적 회로 칩의 형태로 표시판부(300) 위에 장착되거나 표시판부(300) 위에 부착된 가요성 인쇄 회로(flexible printed circuit, FPC) 필름 위에 장착될 수 있다.
구동부(400, 500) 또는 이들이 장착되어 있는 가요성 인쇄 회로 필름은 표시판부(300)에서 표시 영역(DA)의 바깥 쪽에 위치한 주변 영역(peripheral area)에 위치한다.
신호 제어부(600)는 게이트 구동부(400) 및 데이터 구동부(500) 등을 제어하며 인쇄 회로 기판(printed circuit board, PCB) 등에 장착될 수 있다. 그러면, 도 3 내지 도 6를 참고로 하여 도 1a 및 도 1b에 도시한 액정 표시 장치용 하부 표시판, 즉 박막 트랜지스터 표시판의 한 예에 대하여 상세하게 설명한다. 여기에서 화소(PX)의 박막 트랜지스터는 N형이고 게이트 구동부(400)의 박막 트랜지스터는 P형이라고 가정한다.
도 2는 본 발명의 한 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 화소 부분을 도시한 배치도이고, 도 3은 도 2에 도시한 박막 트랜지스터 표시판을 III-III' 선을 따라 절단한 단면도이다. 또한 도 4는 본 발명의 한 실시예에 따른 액정 표시 장치의 게이트 구동부용 박막 트랜지스터를 개략적으로 도시한 배치도이고, 도 5는 도 4에 도시한 박막 트랜지스터를 V-V' 선을 따라 자른 단면도이다.
투명한 절연 기판(110) 위에 산화규소(SiO2) 또는 질화규소(SiNx)로 이루어진 차단막(blocking film)(111)이 형성되어 있다. 차단막(111)은 복층 구조를 가질 수도 있다.
차단막(111) 위에는 다결정 규소 따위로 이루어진 복수의 화소부 섬형 반도체(151a) 및 구동부 섬형 반도체(151b)가 형성되어 있다. 각각의 반도체(151a, 151b)는 도전성 불순물을 함유하는 불순물 영역(extrinsic region)과 도전성 불순물을 거의 함유하지 않은 진성 영역(intrinsic region)을 포함하며, 불순물 영역에는 불순물 농도가 높은 고농도 영역(heavily doped region)과 불순물 농도가 낮은 저농도 영역(lightly doped region)이 있다.
화소부 반도체(151a)의 진성 영역은 채널 영역(channel region)(154a)과 유지 영역(storage region)(157)을 포함하고, 고농도 불순물 영역은 채널 영역(154a)을 중심으로 서로 분리되어 있는 소스 영역(source region)(153a)과 드레인 영역(drain region)(155a) 및 기타 영역(158)을 포함하며, 저농도 불순물 영역(152, 156)은 진성 영역(154a, 157)과 고농도 불순물 영역(153a, 155a, 158) 사이에 위치하며 그 폭이 좁다. 특히, 소스 영역(153a)과 채널 영역(154a) 사이 및 드레인 영역(155a)과 채널 영역(154a) 사이에 위치한 저농도 불순물 영역(152)은 저농도 도핑 드레인 영역(lightly doped drain region, LDD region)이라고 한다.
구동부 반도체(151b)의 진성 영역은 채널 영역(154b)을 포함하며, 고농도 불순물 영역은 소스 영역(153a)과 드레인 영역(155b)을 포함한다.
여기에서 도전성 불순물로는 붕소(B), 갈륨(Ga) 등의 P형 불순물과 인(P), 비소(As) 등의 N형 불순물을 들 수 있다. 저농도 도핑 영역 (152, 156)은 박막 트랜지스터의 누설 전류(leakage current)나 펀치스루(punch through) 현상이 발생하는 것을 방지하며, 불순물이 들어있지 않은 오프셋(offset) 영역으로 대체할 수 있다.
반도체(151a, 151b) 및 차단막(111) 위에는 질화규소 또는 산화규소로 이루어진 수백 Å 두께의 게이트 절연막(gate insulating layer)(140)이 형성되어 있다.
게이트 절연막(140) 위에는 가로 방향으로 뻗은 복수의 게이트선(gate line)(121)과 복수의 유지 전극선(storage electrode line)(131) 및 복수의 제어 전극(124b)이 형성되어 있다. 게이트선(121)은 게이트 신호를 전달하며, 아래로 돌출되어 있는 게이트 전극(124a)을 포함한다. 게이트 전극(124a)은 저농도 도핑 영역(152)과 중첩되어 있다. 게이트선(121)의 한 쪽 끝 부분은 게이트 구동 회로에 바로 연결되어 있다.
제어 전극(124b)은 구동부 반도체(151b)의 채널 영역(154b)과 중첩하며 제어 신호를 인가하는 다른 신호선(도시하지 않음)과 연결되어 있다.
유지 전극선(131)은 공통 전극(도시하지 않음)에 인가되는 공통 전압(common voltage) 등 소정의 전압을 인가 받으며, 아래 위로 확장되어 반도체(151a)의 유지 영역(157)위에 형성되어 있는 유지 전극(137)을 포함한다.
게이트선(121), 유지 전극선(131) 및 제어 전극(124b)은 알루미늄(Al)이나 알루미늄 합금 등 알루미늄 계열 금속, 은(Ag)이나 은 합금 등 은 계열의 금속, 구리(Cu)나 구리 합금 등 구리 계열의 금속, 몰리브덴(Mo)이나 몰리브덴 합금 등 몰리브덴 계열의 금속, 크롬(Cr), 탄탈륨(Ta), 티타늄(Ti), 텅스텐(W) 따위로 이루어질 수 있다. 그러나 게이트선(121), 유지 전극선(131) 및 제어 전극(124b)은 물리적 성질이 다른 두 개의 도전막(도시하지 않음)을 포함하는 다층막 구조를 가질 수도 있다. 이들 도전막 중 하나는 게이트선(121), 유지 전극선(131) 및 제어 전극(124b)의 신호 지연이나 전압 강하를 줄일 수 있도록 낮은 비저항(resistivity)의 금속, 예를 들면 알루미늄 계열의 금속, 은 계열의 금속, 구리 계열의 금속으로 이루어질 수 있다. 다른 하나의 도전막은 다른 물질, 특히 ITO(indium tin oxide) 및 IZO(indium zinc oxide)와의 접촉 특성이 우수한 물질, 이를 테면 몰리브덴 계열 금속, 트롬, 탄탈륨, 또는 티타늄 등으로 이루어질 수 있다. 이러한 조합의 좋은 예로는 크롬 하부막과 알루미늄 상부막 및 알루미늄 하부막과 몰리브덴 상부막을 들 수 있다.
게이트선(121), 유지 전극선(131) 및 제어 전극(124b)의 측면은 상부의 박막이 부드럽게 연결될 수 있도록 기판(110)의 표면에 대하여 경사져 있다.
게이트선(121), 유지 전극선(131), 제어 전극(124b) 및 게이트 절연막(140) 위에는 층간 절연막(interlayer insulating film))(160)이 형성되어 있다. 층간 절연막(160)은 평탄화 특성이 우수하며 감광성(photosensitivity)을 가지는 유기 물질, 플라스마 화학 기상 증착으로 형성되는 a-Si:C:O, a-Si:O:F 등의 저유전율 절연 물질, 또는 무기 물질인 질화 규소 따위로 형성할 수 있다. 층간 절연막(160) 및 게이트 절연막(140)에는 소스 영역(153a, 153b)과 드레인 영역(155a, 155b)을 각각 노출하는 복수의 접촉 구멍(163, 166, 165, 167)이 형성되어 있다.
층간 절연막(160) 위에는 복수의 데이터선(data line)(171), 복수의 드레인 전극(drain electrode)(175a), 복수의 입력 전극(173b) 및 복수의 출력 전극(175b)이 형성되어 있다.
데이터 신호를 전달하는 데이터선(171)은 주로 세로 방향으로 뻗어 게이트선(121)과 교차하며, 접촉 구멍(163)을 통해 소스 영역(153a)과 연결되어 있는 소스 전극(173a)을 포함한다. 데이터선(171)의 한쪽 끝 부분은 다른 층 또는 외부의 구동 회로와 접속하기 위하여 면적이 넓을 수 있으며, 데이터 신호를 생성하는 데이터 구동 회로(도시하지 않음)가 기판(110) 위에 집적되는 경우 데이터선(171)이 데이터 구동 회로에 바로 연결될 수 있다.
드레인 전극(175a)은 소스 전극(173a)과 떨어져 있으며 접촉 구멍(165)을 통해 드레인 영역(155a)과 연결되어 있다. 드레인 전극(175a)은 유지 영역(157)까지 확장될 수 있다.
입력 전극(173b)과 출력 전극(175b)은 제어 전극(124b)을 중심으로 서로 떨어져 있으며 다른 신호선(도시하지 않음)과 연결될 수 있다.
데이터선(171), 드레인 전극(175a), 입력 전극(173b) 및 출력 전극(175b)은 몰리브덴, 클롬, 탄탈륨, 티타늄 따위의 내화성 금속(refratory metal) 또는 이들 의 합금으로 이루어지는 것이 바람직하다. 그러나 이들 또한 게이트선(121)과 같이 저항이 낮은 도전막과 접촉 특성이 좋은 도전막을 포함하는 다층막 구조를 가질 수 있다. 다층막 구조의 예로는 앞서 설명한 크롬 하부막과 알루미늄 상부막 또는 알루미늄 하부막과 몰리브덴 상부막의 이중막 외에도 몰리브덴막-알루미늄막-몰리브덴막의 삼중막을 들 수 있다.
데이터선(171), 드레인 전극(175a), 입력 전극(173b) 및 출력 전극(175b)의 측면 또한 기판(110) 면에 대하여 경사진 것이 바람직하다.
데이터선(171), 드레인 전극(175a), 입력 전극(173b) 및 출력 전극(175b) 및 층간 절연막(160) 위에 보호막(passivation layer)(180)이 형성되어 있다. 보호막(180)은 층간 절연막(160)과 동일한 물질로 만들 수 있으며 드레인 전극(175a)을 노출하는 복수의 접촉 구멍(185)을 가진다. 보호막(180)은 구동부에서 생략될 수 있다.
보호막(180) 위에는 IZO 또는 ITO 등과 같이 투명한 도전 물질 또는 알루미늄이나 은 등 불투명한 반사성 도전 물질로 이루어지는 화소 전극(pixel electrode)(190)이 형성되어 있다.
화소 전극(190)은 접촉 구멍(185)을 통해 드레인 영역(155a)에 연결된 드레인 전극(175a)과 연결되어 드레인 영역(155a) 및 드레인 전극(175a)으로부터 데이터 전압을 인가 받는다.
데이터 전압이 인가된 화소 전극(190)은 공통 전압을 인가 받는 공통 전극(270)과 함께 전기장을 생성함으로써 두 전극(190, 270) 사이의 액정층(3)의 액정 분자들의 방향을 결정하거나 두 전극 사이의 발광층(도시하지 않음)에 전류를 흘려 발광하게 한다.
도 1b를 참고하면 화소 전극(190)과 공통 전극(270)은 액정 축전기(CLC)를 이루어 박막 트랜지스터(Q)가 턴 오프된 후에도 인가된 전압을 유지하며, 유지 축전기(CST)는 화소 전극(190) 및 드레인 전극(175a)의 일부 및 유지 영역(157)과 유지 전극(137)을 비롯한 유지 전극선(131)의 중첩으로 만들어진다.
보호막(180)을 저유전율의 유기 물질로 형성하는 경우에는 화소 전극(190)을 데이터선(171) 및 게이트선(121)과 중첩시켜 개구율을 향상시킬 수 있다.
그러면 도 1a 및 도 5에 도시한 박막 트랜지스터 표시판을 제조하는 방법에 대하여 도 6 내지 도 11c와 함께 앞서의 도 1a 및 도 5를 참조하여 상세히 설명한다.
도 6a 및 도 6b는 본 발명의 실시예에 따른 도 2 내지 도 5에 도시한 박막 트랜지스터 표시판을 제조하는 중간 단계에서의 배치도이고, 도 7은 도 6a 및 도 6b의 다음 단계에서의 박막 트랜지스터 표시판의 단면도로서 각각 도 6a 및 도 6b의 VIc-VIc’, VIc’-VIc“ 선을 따라 자른 단면도이고, 도 8은 도 7의 다음 단계에서의 박막 트랜지스터 표시판의 단면도로서 각각 도 6a 및 도 6b의 VIc-VIc’, VIc’-VIc“ 선을 따라 자른 단면도이고, 도 9a 및 도 9b는 각각 도 6a 및 도 6b의 다음 단계에서의 박막 트랜지스터 표시판의 배치도이고, 도 9c는 각각 도 9a 및 도 9b의 Ⅸc-Ⅸc’, Ⅸc’- Ⅸc“ 선을 따라 자른 단면도이고, 도 10a 및 도 10b는 도 9a 및 도 9b의 다음 단계에서의 배치도이고, 도 10c는 각각 도 10a 및 도 10b의 Xb-Xb’, Xb’-Xb“선을 따라 자른 단면도이고, 도 11a 및 도 11b는 도 10a 및 도 10b의 다음 단계에서의 배치도이고, 도 11c는 각각 도 11a 및 도 11b의 XIb-XIb’, XIb’-XIb“선을 따라 자른 단면이고, 도 12a 및 도 12b는 도 11a 및 도 11b의 다음 단계에서의 배치도이고, 도 12c는 각각 도 12a 및 도 12b의 ⅩⅡb-ⅩⅡb’, ⅩⅡb’-ⅩⅡb“선을 따라 자른 단면도이다.
먼저 도 6a 및 도 6b에 도시한 바와 같이, 투명한 절연 기판(110) 위에 차단막(111)을 형성한 다음, 화학 기상 증착(chemical vapor deposition, CVD), 스퍼터링(sputtering) 등의 방법으로 비정질 규소로 이루어진 반도체막을 형성한다. 그런 다음 레이저 열처리(laser annealing), 노 열처리(furnace annealing) 또는 순차적 측면 고상화(sequential lateral solidification, SLS) 방식으로 반도체막을 결정화한다.
다음 도 7에 도시한 바와 같이, 반도체막 위에 위치에 따라 두께가 다른 감광막(40, 41)을 형성한다.
위치에 따라 감광막 패턴의 두께를 달리하는 방법으로 여러 가지가 있을 수 있는데, 예를 들면 마스크에 투명 영역(transparent area) 및 차광 영역(light blocking area) 외에 반투명 영역(translucent area)을 두는 방법이 있다. 반투명 영역에는 슬릿(slit) 패턴, 격자 패턴(lattice pattern) 또는 투과율이 중간이거나 두께가 중간인 박막이 구비된다. 슬릿 패턴을 사용할 때에는, 슬릿의 폭이나 슬릿 사이의 간격이 사진 공정에 사용하는 노광기의 분해능(resolution)보다 작은 것이 바람직하다. 다른 예로는 리플로우가 가능한 감광막을 사용하는 방법이 있다. 즉 , 투명 영역과 차광 영역만을 지닌 통상의 노광 마스크로 리플로우 가능한 감광막 패턴을 형성한 다음 리플로우시켜 감광막이 잔류하지 않은 영역으로 흘러내리도록 함으로써 얇은 부분을 형성하는 것이다.
이어, 감광막(40, 41)을 마스크로 삼아 반도체막을 시각하여 복수의 화소부 및 구동부 섬형 반도체(151a, 151b)를 형성한다. 이때, 화소부 반도체(151a) 위의 감광막(41)에는 두께가 얇은 부분과 두꺼운 부분이 모두 존재한다.
이어, 도 8에 도시한 바와 같이, 감광막(41)을 애싱(ashing)하여 감광막(41)의 얇은 부분을 제거함으로써 감광막(40, 42, 46)을 완성한다. 그런 다음, 감광막(40, 42, 46)을 이온 주입 마스크로 삼아 섬형 반도체(151)에 N형 불순물 이온을 저농도로 주입한다. 이때, 감광막(42, 46) 아래 부분은 불순물이 주입되지 않은 진성 영역(154a, 157a)이 된다.
다음 도 9a 내지 도 9c에 도시한 바와 같이, 감광막(40, 42, 46)을 제거하고, 반도체(151a, 151b) 위에 화학 기상 증착 방법으로 게이트 절연막(140)을 형성한다.
게이트 절연막(140) 위에 게이트 도전층(120)과 감광막을 순서대로 적층한 후 감광막을 패터닝하여 감광막 패턴(50, 52, 54)을 형성한다. 감광막(52, 54)을 마스크로 삼아 게이트 도전층을 식각하여 예비 게이트 전극(124)과 예비 유지 전극(137a)을 형성한 다음 감광막(50, 52, 54)을 제거한다. 여기서, 감광막(50)은 구동형 반도체(150b)에 불순물 이온이 도핑되는 것을 방지한다.
그런 다음, 예비 게이트 전극(124)과 예비 유지 전극(137a)을 이온 주입 마 스크로 삼아 섬형 반도체(151a)에 N형 불순물 이온을 고농도로 주입하면 화소부의 반도체층(151a)에 N형 N형 소스 영역(153a), 드레인 영역(155a) 및 기타 영역(158)을 포함하는 복수의 고농도 불순물 영역이 형성한다. 이때, 진성 영역(154a, 157)과 소스 영역(153a)과 드레인 영역(155a) 사이 영역은 저농도 불순물 영역(152, 156)이 형성된다.
다음, 예비 게이트 전극(124)과 예비 유지 전극(137a)을 소정의 폭만큼 줄여 게이트 전극(124a)을 포함하는 복수의 게이트선(121) 및 유지 전극(137)을 포함하는 복수의 유지 전극선(131)을 형성한다. 이때, 게이트 전극(124a) 및 유지 전극(137)은 저농도 불순물 영역(152, 156) 위에 걸쳐 형성된다. 여기서 저농도 불순물 영역(152, 156)은 게이트 오버랩 저농도 불순물 영역(gate overlap lightly doped drain, GOLDD)이라고 한다.
이후 도 10a 및 도 10c에 도시한 바와 같이, 기판(110) 위에 감광막(60)을 형성한다. 감광막(60)은 화소부를 덮어 보호하고 있으며, 구동부의 소정 영역 위에 위치한다. 이후 감광막(60)을 마스크로 구동부에 남은 게이트 금속막(120)을 식각하여 제어 전극(124b)을 형성한다.
그런 다음 제어 전극(124b)을 마스크로 P형 불순물 이온을 고농도로 주입하여 반도체(150b)에 P형 소스 영역(153b) 및 드레인 영역(155b)을 형성한다.
다음 도 11a 내지 도 11c에 도시한 바와 같이, 기판(110) 전면에 층간 절연막(160)을 적층하고 사진 식각하여 소스 및 드레인 영역(153a, 155a, 153b, 153b)을 각각 노출하는 복수의 접촉 구멍(163, 165, 166, 167)을 형성한다.
다음 층간 절연막(160) 위에 접촉 구멍(163, 165)을 통해 각각 소스 영역(153a) 및 드레인 영역(155a)과 연결되는 소스 전극(173a)을 가지는 복수의 데이터선(171) 및 복수의 드레인 전극(175a)을 형성하고, 접촉 구멍(166, 167)을 통해 각각 소스 영역(153b) 및 드레인 영역(155b)와 연결되는 입력 전극(173b) 및 출력 전극(175)을 형성한다.
도 12a 내지 도 12c에 도시된 바와 같이, 보호막(180)을 적층하고 사진 식각하여 화소부의 드레인 전극(175a)을 노출하는 복수의 접촉 구멍(185)을 형성한다.
마지막으로 도 2 및 도 3에 도시한 바와 같이, 보호막(180) 위에 IZO(indium zinc oxide), ITO(indium tin oxide) 등과 같은 투명한 도전 물질로 접촉 구멍(185)을 통해 드레인 전극(175a)과 연결되는 복수의 화소 전극(190)을 형성한다.
본 발명에 따른 박막 트랜지스터 제조 방법은 화소부의 반도체와 구동형 반도체의 채널 형성시 어느 하나의 반도체를 덮어 보호하는 감광막을 패터닝하여 이것을 마스크로 삼아 저농도 불순물 영역을 형성하므로 별도의 마스크를 필요로 하지 않는다.
또한, 박막 트랜지스터 표시판의 제조 공정 단계를 줄일 수 있다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구 범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.

Claims (3)

  1. 다결정 규소로 이루어진 반도체막을 형성하는 단계,
    상기 반도체막 위에 두께가 두꺼운 제1 부분과 얇은 제2 부분을 포함하는 제1 감광막을 형성하는 단계,
    상기 제1 감광막을 마스크로 상기 반도체막을 식각하는 단계,
    상기 제1 감광막을 애싱하여 상기 제2 부분을 제거하는 단계,
    상기 제1 부분을 마스크로 삼아 상기 반도체막에 불순물을 제1 농도로 주입하는 단계,
    상기 제1 감광막을 제거하는 단계,
    상기 반도체막 위에 게이트 절연막을 형성하는 단계,
    상기 게이트 절연막 위에 게이트 도전층을 형성하는 단계,
    상기 게이트 도전층 위에 제2 감광막을 형성하는 단계,
    상기 제2 감광막을 마스크로 상기 게이트 도전층을 식각하여 예비 게이트 전극 및 예비 유지 전극을 형성하는 단계,
    상기 예비 게이트 전극 및 상기 예비 유지 전극을 마스크로 하여 상기 반도체막에 불순물 이온을 상기 제1 농도보다 높은 제2 농도로 주입하여 소스 영역 및 드레인 영역을 형성하는 단계,
    상기 제2 감광막을 제거하는 단계,
    상기 예비 게이트 전극 및 상기 예비 유지 전극을 식각하여 게이트 전극 및 유지 전극을 형성하는 단계, 그리고
    상기 소스 영역과 연결되는 소스 전극 및 상기 드레인 영역과 연결되는 드레인 전극을 형성하는 단계
    를 포함하는 박막 트랜지스터 표시판의 제조 방법.
  2. 제1항에서,
    상기 게이트 전극은 상기 채널 영역 및 상기 저농도 불순물 영역 일부 위에 형성하는 박막 트랜지스터 표시판의 제조 방법.
  3. 제1항에서,
    상기 유지 전극과 상기 게이트 전극 위에 보호막을 형성하는 단계, 그리고
    상기 보호막 위에 상기 드레인 전극과 연결되는 화소 전극을 형성하는 단계
    를 더 포함하는 박막 트랜지스터 표시판의 제조 방법.
KR1020040109074A 2004-12-20 2004-12-20 박막 트랜지스터 및 박막 트랜지스터 표시판의 제조 방법 KR20060070366A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040109074A KR20060070366A (ko) 2004-12-20 2004-12-20 박막 트랜지스터 및 박막 트랜지스터 표시판의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040109074A KR20060070366A (ko) 2004-12-20 2004-12-20 박막 트랜지스터 및 박막 트랜지스터 표시판의 제조 방법

Publications (1)

Publication Number Publication Date
KR20060070366A true KR20060070366A (ko) 2006-06-23

Family

ID=37164121

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040109074A KR20060070366A (ko) 2004-12-20 2004-12-20 박막 트랜지스터 및 박막 트랜지스터 표시판의 제조 방법

Country Status (1)

Country Link
KR (1) KR20060070366A (ko)

Similar Documents

Publication Publication Date Title
KR101151799B1 (ko) 액정표시장치용 어레이기판과 그 제조방법
US20080142804A1 (en) Liquid crystal display device including driving circuit and method of fabricating the same
US7667287B2 (en) Thin film transistor and method of fabricating thin film transistor substrate
KR20070045824A (ko) 박막 트랜지스터, 표시판 및 그 제조 방법
JP4926483B2 (ja) 薄膜トランジスタ表示板
KR20060083743A (ko) 박막 트랜지스터 표시판 및 박막 트랜지스터 표시판의제조 방법
KR20070049740A (ko) 액정표시장치용 어레이기판과 그 제조방법
US20080197357A1 (en) Display panel and manufacturing method
KR20100088017A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20140013166A (ko) 유기발광소자표시장치 및 그 제조방법
US20060065894A1 (en) Thin film transistor array panel and manufacturing method thereof
KR102367245B1 (ko) 표시 장치 및 그 제조 방법
KR20110053721A (ko) 어레이 기판 및 이의 제조방법
KR20060117635A (ko) 다층 박막, 이를 포함하는 박막 트랜지스터 및 박막트랜지스터 표시판의 제조 방법
KR20150064277A (ko) 프로세스 키를 포함하는 표시패널
KR101226975B1 (ko) 구동회로 일체형 액정표시장치용 어레이 기판 및 그제조방법
KR20060070366A (ko) 박막 트랜지스터 및 박막 트랜지스터 표시판의 제조 방법
KR102092544B1 (ko) 어레이 기판 및 이의 제조 방법
KR20060053507A (ko) 박막 트랜지스터 표시판 및 박막 트랜지스터 표시판의제조 방법
KR20070069387A (ko) 액정표시장치용 어레이기판과 그 제조방법
KR20060040327A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20060039632A (ko) 박막 트랜지스터 및 박막 트랜지스터 표시판의 제조 방법
KR102142477B1 (ko) 어레이 기판 및 이의 제조방법
KR100997970B1 (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
KR20080008722A (ko) 박막 트랜지스터 표시판 및 그의 제조 방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination