KR20060067505A - 이더넷기반의 환경에서 다단 이더넷 스위치 구조의 클럭동기화 장치 및 방법 - Google Patents

이더넷기반의 환경에서 다단 이더넷 스위치 구조의 클럭동기화 장치 및 방법 Download PDF

Info

Publication number
KR20060067505A
KR20060067505A KR1020040106303A KR20040106303A KR20060067505A KR 20060067505 A KR20060067505 A KR 20060067505A KR 1020040106303 A KR1020040106303 A KR 1020040106303A KR 20040106303 A KR20040106303 A KR 20040106303A KR 20060067505 A KR20060067505 A KR 20060067505A
Authority
KR
South Korea
Prior art keywords
ethernet switch
ethernet
clock
data
switch
Prior art date
Application number
KR1020040106303A
Other languages
English (en)
Inventor
김정인
Original Assignee
엘지노텔 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지노텔 주식회사 filed Critical 엘지노텔 주식회사
Priority to KR1020040106303A priority Critical patent/KR20060067505A/ko
Priority to US11/304,390 priority patent/US20060209901A1/en
Priority to CNB2005100228409A priority patent/CN100525174C/zh
Publication of KR20060067505A publication Critical patent/KR20060067505A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/04—Speed or phase control by synchronisation signals
    • H04L7/10—Arrangements for initial synchronisation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/15—Interconnection of switching modules
    • H04L49/1515—Non-blocking multistage, e.g. Clos
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network
    • H04J3/0685—Clock or time synchronisation in a node; Intranode synchronisation
    • H04J3/0697—Synchronisation in a packet node
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5672—Multiplexing, e.g. coding, scrambling
    • H04L2012/5674—Synchronisation, timing recovery or alignment
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/35—Switches specially adapted for specific applications
    • H04L49/351—Switches specially adapted for specific applications for local area network [LAN], e.g. Ethernet switches
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0008—Synchronisation information channels, e.g. clock distribution lines

Abstract

본 발명은 이더넷 스위치에 관한 것으로 특히 이더넷 기반의 네트워크에서 이더넷 스위치가 다단으로 종속적으로 구성될 경우 각 이더넷 스위치간의 클럭을 동기화시켜 버퍼에서의 오버플로우를 차단시키는 이더넷기반의 환경에서 다단 이더넷 스위치 구조의 클럭 동기화 장치 및 방법에 관한 것이다.
또한 본 발명은 이더넷 스위치를 종속으로 여러 개를 연결하는 환경이나 WDM-PON(Wavelength Division Multiplexing - Passive Optical Network) 또는 E-PON(Ethernet-PON) 망에서 시스템 전체의 클럭을 동기화시켜서 패킷 손실을 예방하는 이더넷기반의 환경에서 다단 이더넷 스위치 구조의 클럭 동기화 장치 및 방법에 관한 것이다. 본 발명은 다단으로 연결된 이더넷 스위치의 루프 클럭 신호를 수신하여 클럭을 복원시키고, 기준클럭을 발생시켜 데이터의 수신과 송신을 동기화하는 클럭복원부와 상기한 클럭복원부에서 클럭신호를 수신하여 기준클럭을 발생시키는 PLL부를 구비시켜 다단으로 연결된 이더넷 스위치의 클럭을 일치시켜 오버프로우를 방지하는 다단 이더넷 스위치 구조의 클럭 동기화 장치 및 방법을 제공하는 것이다.
이더넷 스위치, PHY, 클럭복원부.

Description

이더넷기반의 환경에서 다단 이더넷 스위치 구조의 클럭 동기화 장치 및 방법{Clock sync apparatus of secondary Ethernet switch for Ethernet based environment and the method of the same}
도 1은 종래의 이더넷 네트워크의 개략적인 구성도이고,
도 2는 이더넷 스위치의 상세도이고,
도 3은 본 발명의 이더넷 기반의 다단 이더넷 스위치 연결구조에서 클럭을 동기화하는 구성도이다.
<도면의 주요부호에 대한 설명>
10, 20, 30, 50, 58 : 이더넷 스위치
12, 14, 22, 24, 52, 55, 56, 59, 60 : PHY(Physical Layer Device)
53, 61 : 클럭복원부(clock recovery)
57 : PLL
본 발명은 이더넷 스위치에 관한 것으로 특히 이더넷 기반의 네트워크에서 이더넷 스위치가 다단으로 종속적으로 구성될 경우 각 이더넷 스위치간의 클럭을 동기화시켜 버퍼에서의 오버플로우를 차단시키는 이더넷기반의 환경에서 다단 이더넷 스위치 구조의 클럭 동기화 장치 및 방법에 관한 것이다. 또한, 본 발명은 이더넷 스위치를 종속으로 여러 개를 연결하는 환경이나 WDM-PON(Wavelength Division Multiplexing - Passive Optical Network) 또는 E-PON(Ethernet-PON) 망에서 시스템 전체의 클럭을 동기화시켜서 패킷 손실을 예방하는 이더넷기반의 환경에서 다단 이더넷 스위치 구조의 클럭 동기화 장치 및 방법에 관한 것이다.
일반적으로 이더넷(Ethernet)은 미국의 DEC, 인텔, 제록스(Xerox) 3사가 공동 개발한 구내 정보 통신망(LAN)의 모델로, 데이터 단말(data station) 간의 거리 약 2.5km 내에서 최대 1,024개의 데이터 단말 상호 간에 10Mbps의 전송 속도로 정보를 교환할 수 있는 지역적인 네트워크이다.
IEEE 802.3 표준을 구현한 모델의 하나로, 사용 케이블은 10BASE 5, 10 BASE 2 및 10 BASE-T 등이 있으나 주로 사용되는 것은 배선 공사가 용이하고 관리 및 안전성 등이 우수한 10BASE-T이다. 최근에는 대역폭이 100Mbps인 고속 이더넷도 등장했다.
이더넷 스위치(ethernet switch : ES)는 이더넷용 스위칭 허브로, 10BASE-T용 제품에 대부분 사용되고 있다. 보통의 10BASE-T용 허브는 어떤 접속구에서 받은 패킷을 모든 잔여 접속구에 송출하도록 만들어져 있기 때문에 어느 한 단말이 송신 하고 있을 때는 동일 허브에 접속된 다른 단말은 송신이 되지 않는다.
이더넷 스위치는 개인용 컴퓨터(PC) 등의 단말로부터 보낼 수 있는 데이터 프레임 중 상대방 주소를 읽어서 해당 단말에만 데이터 프레임을 전송하는 기능을 가지고 있다. 광섬유 분산 데이터 인터페이스(FDDI)나 100BASE-T, 비동기 전송 방식(ATM) 등의 고속 구내 정보 통신망(LAN) 접속구를 서버 접속용 대형 파이프(전송로)로 한 제품과, 단말을 직접 접속하는 형식의 제품, 통상의 허브를 접속하는 형식의 제품 및 간선 LAN 구축용 제품 등으로 분화가 진행되고 있다. 라우팅 기능을 내장한 LAN 스위치도 등장하였다.
패스트(fast) 이더넷은 LAN의 이더넷의 일종으로 고속 LAN 기술이다. 패스트 이더넷은 CSMA/CD(carrier sense multiple access with collision detection) LAN MAC(media access control) 프로토콜을 기본으로 채택하고 있으며, 기본적으로 100Mbps의 전송속도를 나타낸다.
이하, 종래의 이더넷 환경에서 다단 스위치의 클럭 동기화를 도면을 참조하여 상세히 설명한다.
도 1은 종래의 이더넷 네트워크의 개략적인 구성도이고, 도 2는 이더넷 스위치의 구성도를 나타내고 있다.
도 1에는 이더넷 스위치(ethernet switch)(10, 20, 30)와 PHY(Physical Layer Device)(12, 14, 22, 24, 32, 34)와 오실레이터(oscillator)(16, 26, 36)가 연결된 구성을 나타내고 있다.
이더넷 스위치(ethernet switch)(10, 20, 30)는 상기한 바와 같이 이더넷 스 위치는 개인용 컴퓨터(PC) 등의 단말로부터 보낼 수 있는 데이터 프레임 중 상대방 주소를 읽어서 해당 단말에만 데이터 프레임을 전송하는 기능을 가지고 있으며,
PHY(Physical Layer Device)(12, 14, 22, 24, 32, 34)는 100Mbps의 트랜시버와 같은 역할을 수행하는 것으로 이더넷의 동축케이블을 접속하는 기기이다.
오실레이터(16, 26, 36)는 전기적 진동을 발생시키는 것으로, 이더넷 스위치(ethernet switch)(10, 20, 30)에의 기준클럭(reference clock)을 제공한다.
도 1에는 PHY(Physical Layer Device)(12, 14, 22, 24, 32, 34)와 이더넷 스위치(ethernet switch)(10, 20, 30)간에는 MII(Media Independent Interface)로 연결되어 데이터를 송수신하는 것을 나타내고 있다.
MII는 PHY(Physical Layer Device)(12, 14, 22, 24, 32, 34)를 통해 네트워크 상에 있는 여러 가지 장치로부터 수신되는 다양한 형식의 서로 다른 신호들을 이더넷 MAC(media access control) 기능에 연결하도록 인터페이스를 제공한다.
또한 MII는 네트워크상의 장비들에 포함된 이더넷 칩들에게 공통적인 신호로 번역하는 기능을 수행하고, 40핀의 암컨넥터(female connector)와 MII 케이블로 구성된다.
종래의 이더넷(Ethernet) 망에서의 클럭 동기는 이더넷 스위치(10, 20, 30)간에 PHY(Physical Layer Device)(12, 14, 22, 24, 32, 34)에서 데이터를 수신 시에 클럭을 복원하여 데이터를 처리하고, 다시 데이터를 송신 할 때에는 이더넷 스위치(10, 20, 30) 자신의 기준 클럭을 이용하여 전송을 한다.
따라서 이더넷 스위치(10, 20, 30) 마다 자신의 기준 클럭을 이용하여 데이 터를 전송하므로 클럭 주파수의 차이가 발생할 수 있다.(IEEE 802.3)
도 1은 일반적인 이더넷 환경에서 구성되어질 수 있는 이더넷 스위치(10, 20, 30)간의 다단 연결 구조를 나타낸 것으로, 이더넷 스위치(10, 20, 30)들은 데이터를 전송할 때에 상기한 바와 같이 오실레이터(16, 26, 36)에서 발생시키는 자신의 기준 클럭을 이용해 전송한다.
여기서 이더넷 스위치(10, 20, 30)의 동작을 살펴보면 다른 이더넷 스위치(10, 20, 30)로부터 데이터를 받을 때에는 미디어(Media)를 통해 수신되는 데이터에서 클럭을 복원하여 이더넷 패킷을 이더넷 스위치(10, 20, 30)내의 버퍼에 저장을 하고 이를 다시 다른 이더넷 스위치(10, 20, 30)에 전송을 할 때에는 자신을 기준 클럭을 이용해 전송을 한다.
즉, PHY(Physical Layer Device)(12, 14, 22, 24, 32, 34)에서 수신되는 데이터의 클럭을 복원을 하여 이더넷 스위치(10, 20, 30) 내에 구비되는 버퍼(buffer)에 수신 저장을 하고, 송신시에는 이더넷 스위치(10, 20, 30) 자체의 동작 클럭에 따라 전송하는 것으로, 동작클럭이 서로 다른 이더넷 스위치가 연결된 경우 클럭주파수의 차이에 의하여 버퍼에서 데이터의 오버플로우가 발생될 수 있어서 패킷 손실을 초래하는 문제점이 있다.
도 2는 종래의 이더넷 스위치의 구조를 나타낸 것이다.
도 2는 도 1의 상세도로, 이더넷 스위치(30)는 PHY(32)로부터 MII를 이용하여 데이터를 수신하고 클럭신호를 수신하면, 클럭을 복원하는 데이터를 버퍼에 저장하고, 이더넷 스위치(30) 자체의 클럭에 따라 버퍼에 저장된 데이터와 기준클럭 을 PHY(34)로 송신하여 미디어(media)를 경유하여 송신된다.
즉, 도 2와 같이 데이터가 PHY(32)로부터 수신되어 이더넷 스위치(30)의 버퍼(buffer)에 저장되는 클럭과 이더넷 스위치(30)의 버퍼에서 데이터를 읽어내어 송신하는 클럭이 다르다.
따라서 이더넷 스위치의 다단 연결구조에서는 각 이더넷 스위치의 기준 클럭 주파수들의 차이가 발생하게 된다.
이더넷 스위치의 버퍼에 패킷을 저장하는 클럭주파수와 이더넷 스위치의 버퍼에서 패킷을 읽어내어 송신하는 클럭 주파수가 차이가 있기 때문에 이더넷 스위치의 버퍼에 저장하는 클럭 주파수가 약간이라도 높아서 데이터를 최대속도로 수신하고, 데이터를 읽어서 전송하는 시간은 느리게 처리되는 경우 버퍼의 저장용량을 넘어서 처리가 불가능한 오버플로우(Overflow)가 발생하게 되어, 패킷손실을 초래하게 되는 문제점이 있다.
이는 한 시스템에서 이더넷 스위치를 하나만 사용하는 경우 문제가 되지 않지만, 한 시스템에서 두개 이상의 이더넷 스위치를 다단 연결구조로 사용하게 된다면 각각의 이더넷 스위치의 클럭 주파수의 차이로 시스템 내부에서 패킷 손실이 발생하게 된다.
단일 이더넷 스위치를 사용하는 2개의 시스템간에 패킷손실이 발생하는 것은 규격내의 범위라면 결함이 아니지만 한 시스템에서 2개 이상의 다단 이더넷 스위치의 연결구조에서 발생되는 패킷 손실은 시스템의 결함으로 판명될 수 있다.
본 발명은 상술한 문제점을 해결하기 위한 것으로, 이더넷 망에서의 이더넷스위치간의 클럭을 동기화시키서 데이터의 수신시에의 클럭과 이더넷 스위치의 버퍼에 저장된 데이터를 송신하는 클럭을 연결된 이더넷 스위치간에 동기화를 시켜서 버퍼용량을 초과하는 오버플로우의 발생을 예방하여 패킷의 손실을 차단하는 이더넷기반의 환경에서 다단 이더넷 스위치 구조의 클럭 동기화 장치 및 방법을 제공하는 것을 그 목적으로 한다.
본 발명은 다단으로 연결된 이더넷 스위치의 데이터 수신과 송신 주기를 일치시켜 오버플로우를 예방하는 것으로, 루프 클럭(loop clock) 신호를 수신하여 기준클럭을 발생시켜 이더넷 스위치에 제공하여 이더넷 스위치에서의 데이터의 수신과 송신을 동기화하는 클럭복원부와 상기한 클럭복원부에서 클럭신호를 수신하여 데이터의 수신과 송신 주기를 일치시키기 위한 기준클럭(reference clock)을 발생시키는 PLL부를 구비시켜 다단으로 연결된 이더넷 스위치의 클럭을 일치시켜 오버프로우를 방지하는 다단 이더넷 스위치 구조의 클럭 동기화 장치 및 방법을 제공하는 것을 그 목적으로 한다.
본 발명의 이더넷기반의 환경에서 다단 이더넷 스위치 구조의 클럭 동기화 방법은 PHY로부터 데이터를 수신하여 이더넷 스위치 1로 상기 데이터가 수신되는 1단계와, 이더넷 스위치1에 연결된 클럭복원부에서 기준클럭신호를 발생시켜 상기 데이터를 읽어 상기 이더넷 스위치 1의 버퍼에 저장시키는 2단계와, 이더넷 스위치1의 상기 클럭복원부에서 기준클럭신호를 발생시켜 상기 버퍼에 저장된 데이터를 스위칭하여 종속 연결된 이더넷 스위치2로 데이터를 송신하는 3단계와, 이더넷 스위치 2에 연결된 PLL부에서 상기 클럭복원부와 동일한 기준클럭을 생성시켜 버퍼에 데이터를 저장하고 스위칭하여 상기 데이터를 기준클럭에 맞추어 송신하여 오버플로우를 예방하는 4단계를 포함하는 것을 특징으로 한다.
본 발명의 상기한 4단계는, 원격에 위치하여 전송경로를 경유하여 접속되는 이더넷 스위치 3에 상기 데이터와 클럭신호를 송신하는 서브 1단계와, 이더넷 스위치 3에 연결된 클럭복원부에서 상기 기준클럭을 생성하여 상기 데이터를 버퍼에 저장시키고 상기 데이터를 스위칭하여 다른 시스템으로 송신하여 버퍼의 오버플로우를 예방하는 서브 2단계를 포함한다.
본 발명의 이더넷기반의 환경에서 다단 이더넷 스위치 구조의 클럭 동기화 장치는 데이터를 수신하여 스위칭하여 송신하는 이더넷 스위치 1과, 이더넷 스위치1에 연결되어 상기 이더넷 스위치에서 수신하는 데이터와 송신되는 상기 데이터의 기준클럭을 제공하는 클럭복원부와, 이더넷 스위치 1로부터 데이터를 수신하고 스위칭하여 송신하는 이더넷 스위치 2와, 이더넷 스위치 2에 연결되고 상기 이더넷 스위치 1의 클럭복원부로부터 클럭신호를 수신하여 상기 이더넷 스위치 1과 동일한 기준클럭을 발생시키는 PLL부로 이루어진 COT와, COT와는 전송선로로 연결되고 원격에 위치한 이더넷 스위치 3과, 전송선로를 경유하여 수신되는 클럭신호를 수신하여 상기 이더넷 스위치 3에 기준클럭을 제공하는 클럭복원부로 이루어진 ONU를 포 함하는 것을 특징으로 한다.
또한, 상기한 이더넷 스위치가 하나의 시스템내에 복수개가 종속적으로 연결된 경우에는 하나의 이더넷 스위치에는 상기 클럭복원부가 연결되고 나머지 상기 이더넷 스위치에는 PLL부가 연결되어 동일한 기준클럭을 생성하여 패킷 손실을 예방하는 것을 특징으로 한다.
또한, PHY는 상기한 이더넷 스위치와의 MII를 이용하여 상기 데이터를 송수신하는 것을 특징으로 하고, 클럭복원부는 시스템의 루프 클럭을 수신하여 기준클럭을 제공하거나 자체적으로 상기 기준클럭을 생성하여 제공하는 것을 포함함을 특징으로 한다.
이하, 본 발명의 실시예를 첨부된 도면을 참조하여 상세히 설명한다.
도 3은 본 발명의 이더넷 기반의 다단 이더넷 스위치 연결구조에서 클럭을 동기화하는 구성도를 나타내고 있다.
도 3에는 이더넷스위치(50, 54, 58)와 PHY(51, 52, 55, 56, 59, 60)와 클럭복원부(53, 61)와 클럭복원부에서 클럭신호를 수신하여 해당 이더넷 스위치에 데이터의 수신과 송신을 위한 기준클럭을 발생하여 제공하는 PLL부(57)를 나타내고 있다.
여러 개의 이더넷 스위치가 도 3과 같이 연결되는 경우에는 클럭복원부에서 시스템의 루프클럭 신호를 수신하여 기준클럭을 발생시켜 이더넷 스위치에 제공하고 나머지 종속적으로 연결된 이더넷 스위치는 PLL부를 구비시켜 스위치에 데이터의 수신과 송신을 위한 기준클럭을 제공한다.
본 발명은 종래기술에서 상기한 바와 같이 여러 개의 이더넷 스위치(Ethernet Switch)를 다단으로 사용하게 되는 경우 이더넷 스위치들간의 기준 클럭의 차이로 패킷 손실이 발생하는 것을 예방하기 위해 도 3과 같이 시스템내의 모든 이더넷 스위치의 기준 클럭을 하나의 클럭원에 동기화시켜서 사용한다.
도 3은 COT(Central Office Terminal) / OLT(Optical Line Termination) 시스템의 내부에 2개의 이더넷 스위치(Ethernet Switch)(50, 54)가 종속으로 백플레인(Backplane)과 같은 미디어(Media #1)를 통해 연결되고 다시 가입자 라인(Media# 2) 같은 미디어를 통해 RT(Remote Terminal) / ONU(Optical Network Unit) / ONT(Optical Network Termination) 등의 시스템에 구비된 이더넷 스위치(Ethernet Switch)(58)가 연결되는 구성을 나타내고 있다.
도 3에서 이더넷 스위치 #1(50) 에서 이더넷 스위치 #2(54)를 거쳐 이더넷 스위치 #3(58)의 방향으로 미디어(Media) #2의 최대 전송율로 이더넷 패킷이 전송되는 경우, 종래의 방식대로 전송한다면 만약 이더넷 스위치 #1(50)의 기준 클럭이 이더넷 스위치 #2(54)의 기준 클럭보다 약간이라도 높다면 이더넷 스위치 #2(54)의 버퍼에서 오버플로우가 발생하여 패킷 손실이 발생할 것이다.
그러나 도 3의 구성처럼 이더넷 스위치 #1(50)의 기준 클럭에 하위의 이더넷 스위치 #2(54)와 이더넷 스위치 #3(58)에 클럭복원부(53, 61)와 클럭복원부에서의 클럭신호를 수신하여 비교하여 기준클럭신호를 발생시키는 PLL부(57)를 구비시켜 이더넷스위치간에 기준 클럭을 동기화시켜 동작하면 이더넷 스위치 #2(54)와 이더넷 스위치 #3(58)의 버퍼에 데이터가 저장되는 속도와 읽어내는 속도가 정확히 같 으므로 시스템내의 이더넷 스위치들의 버퍼에서는 오버플로우가 발생하지 않게 된다.
도 3에서 이더넷 스위치 #1(50)과 이더넷 스위치 #2(54)는 하나의 COT/OLT 시스템으로 구성된 것이고, 이더넷 스위치 #3(58)은 원격으로 떨어져 있는 전송매체를 의미하는 것으로, 이더넷 스위치 #3(58)으로의 기준클럭 신호의 전송은 미디어(media)를 경유하여 PHY(59)로 송신되고, 해당 이더넷 스위치 #3(58)에 구비된 클럭복원부(61)에서 기준클럭을 생성시켜 데이터를 읽어 버퍼에 저장하고 데이터를 스위칭하여 송신한다.
상기한 바와 같이 본 발명은 이더넷기반의 시스템내에서 여러 개의 이더넷 스위치(Ethernet Switch)를 다단으로 연결하여 사용하는 경우 기준 클럭 주파수의 차이로 인해 시스템 내부의 이더넷 스위치(Ethernet Switch)간의 최대 전송율로 패킷을 전송시에도 클럭을 동기화하여 버퍼의 용량초과로 발생되는 패킷의 손실을 예방할 수 있으므로, 시스템의 오동작의 요인을 제거하고 효율을 증가시키는 효과가 있다.

Claims (8)

  1. PHY로부터 데이터를 수신하여 이더넷 스위치 1로 상기 데이터가 수신되는 1단계와;
    상기 이더넷 스위치1에 연결된 클럭복원부에서 기준클럭신호를 발생시켜 상기 데이터를 읽어 상기 이더넷 스위치 1의 버퍼에 저장시키는 2단계와;
    상기 이더넷 스위치1의 상기 클럭복원부에서 기준클럭신호를 발생시켜 상기 버퍼에 저장된 데이터를 스위칭하여 종속 연결된 이더넷 스위치2로 데이터를 송신하는 3단계와;
    상기 이더넷 스위치 2에 연결된 PLL부에서 상기 클럭복원부와 동일한 기준클럭을 생성시켜 버퍼에 데이터를 저장하고 스위칭하여 상기 데이터를 기준클럭에 맞추어 송신하여 오버플로우를 예방하는 4단계를 포함하는 것을 특징으로 하는 이더넷기반의 환경에서 다단 이더넷 스위치 구조의 클럭 동기화 방법.
  2. 제 1항에 있어서,
    상기 4단계는, 원격에 위치하여 전송경로를 경유하여 접속되는 이더넷 스위치 3에 상기 데이터와 클럭신호를 송신하는 서브 1단계와;
    상기 이더넷 스위치 3에 연결된 클럭복원부에서 상기 기준클럭을 생성하여 상기 데이터를 버퍼에 저장시키고 상기 데이터를 스위칭하여 다른 시스템으로 송신 하여 버퍼의 오버플로우를 예방하는 서브 2단계를 포함하는 것을 특징으로 하는 이더넷기반의 환경에서 다단 이더넷 스위치 구조의 클럭 동기화 방법.
  3. 데이터를 수신하여 스위칭하여 송신하는 이더넷 스위치 1과;
    상기 이더넷 스위치1에 연결되어 상기 이더넷 스위치에서 수신하는 데이터와 송신되는 상기 데이터의 기준클럭을 제공하는 클럭복원부와;
    상기 이더넷 스위치 1로부터 데이터를 수신하고 스위칭하여 송신하는 이더넷 스위치 2와;
    상기 이더넷 스위치 2에 연결되고 상기 이더넷 스위치 1의 클럭복원부로부터 클럭신호를 수신하여 상기 이더넷 스위치 1과 동일한 기준클럭을 발생시키는 PLL부로 이루어진 COT와;
    상기 COT와는 전송선로로 연결되고 원격에 위치한 이더넷 스위치 3과;
    상기 전송선로를 경유하여 수신되는 클럭신호를 수신하여 상기 이더넷 스위치 3에 기준클럭을 제공하는 클럭복원부로 이루어진 ONU를 포함하는 것을 특징으로 하는 이더넷기반의 환경에서 다단 이더넷 스위치 구조의 클럭 동기화 장치.
  4. 제 3항에 있어서,
    상기 이더넷 스위치가 하나의 시스템내에 복수개가 종속적으로 연결된 경우에는 하나의 이더넷 스위치에는 상기 클럭복원부가 연결되고 나머지 상기 이더넷 스위치에는 PLL부가 연결되어 동일한 기준클럭을 생성하여 패킷 손실을 예방하는 것을 특징으로 하는 이더넷기반의 환경에서 다단 이더넷 스위치 구조의 클럭 동기화 장치.
  5. 제 4항에 있어서,
    상기 이더넷 스위치는 데이터를 송수신하는 PHY로부터 상기 데이터를 수신하고 상기 PHY를 경유하여 상기 데이터를 송신하는 것을 특징으로 하는 이더넷기반의 환경에서 다단 이더넷 스위치 구조의 클럭 동기화 장치.
  6. 제 6항에 있어서,
    상기 PHY는 상기 이더넷 스위치와 MII를 이용하여 상기 데이터를 송수신하는 것을 특징으로 하는 이더넷기반의 환경에서 다단 이더넷 스위치 구조의 클럭 동기화 장치.
  7. 제 3항에 있어서,
    상기 COT는 OLT이거나, 상기 ONU는 RT, ONT임을 포함하는 것을 특징으로 하는 이더넷기반의 환경에서 다단 이더넷 스위치 구조의 클럭 동기화 장치.
  8. 제 3항에 있어서,
    상기 클럭복원부는 시스템의 루프 클럭을 수신하여 기준클럭을 제공하거나 자체적으로 상기 기준클럭을 생성하여 제공하는 것을 포함함을 특징으로 하는 이더넷기반의 환경에서 다단 이더넷 스위치 구조의 클럭 동기화 장치.
KR1020040106303A 2004-12-15 2004-12-15 이더넷기반의 환경에서 다단 이더넷 스위치 구조의 클럭동기화 장치 및 방법 KR20060067505A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020040106303A KR20060067505A (ko) 2004-12-15 2004-12-15 이더넷기반의 환경에서 다단 이더넷 스위치 구조의 클럭동기화 장치 및 방법
US11/304,390 US20060209901A1 (en) 2004-12-15 2005-12-14 Clock synchronization in a multistage switch structure
CNB2005100228409A CN100525174C (zh) 2004-12-15 2005-12-15 多级交换结构中的时钟同步

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040106303A KR20060067505A (ko) 2004-12-15 2004-12-15 이더넷기반의 환경에서 다단 이더넷 스위치 구조의 클럭동기화 장치 및 방법

Publications (1)

Publication Number Publication Date
KR20060067505A true KR20060067505A (ko) 2006-06-20

Family

ID=36788512

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040106303A KR20060067505A (ko) 2004-12-15 2004-12-15 이더넷기반의 환경에서 다단 이더넷 스위치 구조의 클럭동기화 장치 및 방법

Country Status (3)

Country Link
US (1) US20060209901A1 (ko)
KR (1) KR20060067505A (ko)
CN (1) CN100525174C (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101048273B1 (ko) * 2010-06-25 2011-07-13 주식회사 다산네트웍스 수동광 네트워크의 광망 종단장치 하위의 사용클럭 선택방법
KR101055499B1 (ko) * 2009-01-22 2011-08-08 엘지에릭슨 주식회사 다단 이더넷 스위치 구조에서 적응적 클럭 동기화 제어 장치

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8942561B2 (en) * 2008-10-21 2015-01-27 Broadcom Corporation Synchronization transport over passive optical networks
CN101534185B (zh) * 2009-04-02 2011-07-20 华为技术有限公司 时间同步装置、方法和系统
CN111935814B (zh) * 2016-07-18 2021-11-16 中兴通讯股份有限公司 同步信号的发送、接收方法及装置、传输系统

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6934305B1 (en) * 1999-01-15 2005-08-23 Cisco Technology, Inc. Method and apparatus for detecting errors in a backplane frame

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101055499B1 (ko) * 2009-01-22 2011-08-08 엘지에릭슨 주식회사 다단 이더넷 스위치 구조에서 적응적 클럭 동기화 제어 장치
KR101048273B1 (ko) * 2010-06-25 2011-07-13 주식회사 다산네트웍스 수동광 네트워크의 광망 종단장치 하위의 사용클럭 선택방법

Also Published As

Publication number Publication date
US20060209901A1 (en) 2006-09-21
CN100525174C (zh) 2009-08-05
CN1790978A (zh) 2006-06-21

Similar Documents

Publication Publication Date Title
JP2644413B2 (ja) 通信ネットワークと周波数同期確立方法
JP3539747B2 (ja) スイッチング機構における等時性データのローカルループバック
JP3636456B2 (ja) 等時性リンクプロトコル
JP4040762B2 (ja) 媒体アクセスコントローラからのパケットデータを伝送するための方法および装置
US4866704A (en) Fiber optic voice/data network
JP4835422B2 (ja) ネットワーク装置及び通信システム
US9143464B2 (en) Method and system for speed negotiation for twisted pair links using intelligent E-FIFO in fibre channel systems
JPH0671261B2 (ja) 多ポート中継機
JPH03502033A (ja) 光通信回路網
KR20060067505A (ko) 이더넷기반의 환경에서 다단 이더넷 스위치 구조의 클럭동기화 장치 및 방법
CN101132337A (zh) 一种基于e1传输的2m环路网络系统
KR101055499B1 (ko) 다단 이더넷 스위치 구조에서 적응적 클럭 동기화 제어 장치
Rhodes Interaction of network design and fiber optic component design in local area networks
US7650071B2 (en) Optical signal receiver, optical signal monitoring unit, and optical signal monitoring method
JPH11112938A (ja) 画像パケット通信システム
JP5484388B2 (ja) ネットワーク装置
KR101958374B1 (ko) 네트워크 내의 지연을 정확하게 추정하는 서비스들, 시스템들 및 방법들
CN113037372B (zh) 一种时间触发无源光总线及其实现方法
JP2002353995A (ja) 光アクセス通信方法、光アクセスネットワークシステム及びセンター側装置
JP5891648B2 (ja) 子局通信システム、通信装置、及び通信制御方法
Herskowitz et al. Fibre optic LAN topology, access protocols and standards
JP4268101B2 (ja) メディアコンバータ
JPS62178038A (ja) デイジタル伝送方式
CN116339179A (zh) 一种用于高速工业以太网介质冗余的方法
Personick et al. Local Area Networks

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E601 Decision to refuse application