KR20060063301A - 반도체 소자의 구리 배선 형성방법 - Google Patents
반도체 소자의 구리 배선 형성방법 Download PDFInfo
- Publication number
- KR20060063301A KR20060063301A KR1020040102436A KR20040102436A KR20060063301A KR 20060063301 A KR20060063301 A KR 20060063301A KR 1020040102436 A KR1020040102436 A KR 1020040102436A KR 20040102436 A KR20040102436 A KR 20040102436A KR 20060063301 A KR20060063301 A KR 20060063301A
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- film
- tan
- tantalum nitride
- copper
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02266—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by physical ablation of a target, e.g. sputtering, reactive sputtering, physical vapour deposition or pulsed laser deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
- H01L21/76844—Bottomless liners
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Optics & Photonics (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Description
Claims (6)
- (a) 하부 구리 배선이 형성된 반도체 기판 상부에 탄탈륨 나이트라이드 (TaNx)막을 형성하는 단계;(b) 상기 탄탈륨 나이트라이드(TaNx)막 상부에 상부 배선용 유전막을 형성하는 단계;(c) 상기 상부 배선용 유전막을 식각하여 콘택홀을 형성하는 단계;(d) 상기 결과물의 전체 표면 상부에 배리어 메탈층을 형성하는 단계;(e) 상기 콘택홀에 의해 노출되는 하부의 배리어 메탈층 및 탄탈륨 나이트라이드(TaNx)막을 제거하는 단계; 및(f) 상기 결과물 상부에 상부 구리 배선을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 구리 배선 형성방법.
- 제 1 항에 있어서,상기 탄탈륨 나이트라이드(TaNx)막은 물리적기상 증착법(Physical Vapor Deposition)에 의해 10∼300Å의 두께로 형성되는 것을 특징으로 하는 반도체 소자의 구리 배선 형성방법.
- 제 1 항 또는 제 2 항에 있어서,상기 탄탈륨 나이트라이드(TaNx)막은 탄탈륨 타겟(target)에 반응성 스퍼터링 방법(reactive sputtering)을 이용하여 질소 기체(N2)를 조절하여 질소(N)의 함량이 50원자% 이상이 되도록 한 것을 특징으로 하는 반도체 소자의 구리 배선 형성방법.
- 제 1 항에 있어서,상기 (d) 단계 및 (e) 단계는 물리적기상 증착법에 의한 한번의 공정에 의해 수행되는 것을 특징으로 하는 반도체 소자의 구리 배선 형성방법.
- 제 4 항에 있어서,상기 공정은 물리적기상 증착법을 이용하여 디씨 파워(DC power)를 10∼30kW로 하는 조건으로 100∼500Å 두께의 배리어 메탈층을 형성하는 제1 단계; 및디씨 파워(DC power)를 1∼5kW로 하고, 반도체 기판에 가하는 알에프 비아스 (RF bias)는 13.56MHz의 알에프 발생기(RF generator)를 이용하며, 10∼ 10000W의 파워(power)를 가하는 조건으로 탄탈륨 나이트라이드(TaNx)막을 제거하는 제2 단계로 이루어지는 것을 특징으로 하는 반도체 소자의 구리 배선 형성방법.
- (a) 하부 구리 배선이 형성된 반도체 기판 상부에 탄탈륨 나이트라이드 (TaNx)막을 형성하는 단계;(b) 상기 탄탈륨 나이트라이드(TaNx)막을 식각하여 상기 하부 구리 배선을 노출시키는 단계;(c) 상기 결과물의 전체 표면 상부에 상부 배선용 유전막을 형성하는 단계;(d) 상기 상부 배선용 유전막을 식각하여 콘택홀을 형성하는 단계;(e) 상기 결과물의 전체 표면 상부에 배리어 메탈층을 형성하는 단계;(f) 상기 콘택홀에 의해 노출되는 하부의 배리어 메탈층을 제거하는 단계; 및(g) 상기 결과물 상부에 상부 구리 배선을 형성하는 단계를 포함하는 반도체 소자의 구리 배선 형성방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040102436A KR101127025B1 (ko) | 2004-12-07 | 2004-12-07 | 반도체 소자의 구리 배선 형성방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040102436A KR101127025B1 (ko) | 2004-12-07 | 2004-12-07 | 반도체 소자의 구리 배선 형성방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20060063301A true KR20060063301A (ko) | 2006-06-12 |
KR101127025B1 KR101127025B1 (ko) | 2012-03-26 |
Family
ID=37159324
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020040102436A KR101127025B1 (ko) | 2004-12-07 | 2004-12-07 | 반도체 소자의 구리 배선 형성방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101127025B1 (ko) |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR19990051900A (ko) * | 1997-12-20 | 1999-07-05 | 김영환 | 반도체 소자의 금속 배선 형성 방법 |
KR100472856B1 (ko) * | 2002-12-27 | 2005-03-10 | 매그나칩 반도체 유한회사 | 반도체 소자의 금속 배선 형성 방법 |
-
2004
- 2004-12-07 KR KR1020040102436A patent/KR101127025B1/ko active IP Right Grant
Also Published As
Publication number | Publication date |
---|---|
KR101127025B1 (ko) | 2012-03-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0881673B1 (en) | Copper interconnections with improved electromigration resistance and reduced defect sensitivity | |
US6426289B1 (en) | Method of fabricating a barrier layer associated with a conductor layer in damascene structures | |
US6287954B1 (en) | Method of forming copper interconnections with enhanced electromigration resistance and reduced defect sensitivity | |
US6242349B1 (en) | Method of forming copper/copper alloy interconnection with reduced electromigration | |
US6566250B1 (en) | Method for forming a self aligned capping layer | |
US7193327B2 (en) | Barrier structure for semiconductor devices | |
US6821879B2 (en) | Copper interconnect by immersion/electroless plating in dual damascene process | |
US6506668B1 (en) | Utilization of annealing enhanced or repaired seed layer to improve copper interconnect reliability | |
US20030008243A1 (en) | Copper electroless deposition technology for ULSI metalization | |
US20020089063A1 (en) | Copper dual damascene interconnect technology | |
US7879720B2 (en) | Methods of forming electrical interconnects using electroless plating techniques that inhibit void formation | |
US6465376B2 (en) | Method and structure for improving electromigration of chip interconnects | |
KR100332118B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
KR100301248B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
KR100323875B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
KR100710201B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
US7208415B2 (en) | Plasma treatment method for electromigration reduction | |
KR101127025B1 (ko) | 반도체 소자의 구리 배선 형성방법 | |
US20020127849A1 (en) | Method of manufacturing dual damascene structure | |
KR100462762B1 (ko) | 반도체 소자의 구리 배선 형성 방법 | |
KR100744669B1 (ko) | 구리를 사용한 대머신 금속배선 형성 방법 | |
US6855648B2 (en) | Method of reducing stress migration in integrated circuits | |
US20040248407A1 (en) | Displacement method to grow cu overburden | |
KR100338102B1 (ko) | 반도체 소자의 구리 배선 형성 방법 | |
KR100858873B1 (ko) | 구리 무전해 도금법을 이용한 대머신 금속배선 형성방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
AMND | Amendment | ||
E601 | Decision to refuse application | ||
J201 | Request for trial against refusal decision | ||
AMND | Amendment | ||
B701 | Decision to grant | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20150223 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20160219 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20170216 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20180221 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20190218 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20200218 Year of fee payment: 9 |