KR20060061260A - 탄성표면파 소자 및 탄성표면파 소자의 제조방법 - Google Patents

탄성표면파 소자 및 탄성표면파 소자의 제조방법 Download PDF

Info

Publication number
KR20060061260A
KR20060061260A KR20050116300A KR20050116300A KR20060061260A KR 20060061260 A KR20060061260 A KR 20060061260A KR 20050116300 A KR20050116300 A KR 20050116300A KR 20050116300 A KR20050116300 A KR 20050116300A KR 20060061260 A KR20060061260 A KR 20060061260A
Authority
KR
South Korea
Prior art keywords
region
acoustic wave
layer
wiring
surface acoustic
Prior art date
Application number
KR20050116300A
Other languages
English (en)
Other versions
KR100741218B1 (ko
Inventor
마코토 후루하타
겐지 고토
히사카츠 사토
Original Assignee
세이코 엡슨 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세이코 엡슨 가부시키가이샤 filed Critical 세이코 엡슨 가부시키가이샤
Publication of KR20060061260A publication Critical patent/KR20060061260A/ko
Application granted granted Critical
Publication of KR100741218B1 publication Critical patent/KR100741218B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/15—Constructional features of resonators consisting of piezoelectric or electrostrictive material
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/08—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of resonators or networks using surface acoustic waves
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/02535—Details of surface acoustic wave devices
    • H03H9/02543—Characteristics of substrate, e.g. cutting angles
    • H03H9/02566—Characteristics of substrate, e.g. cutting angles of semiconductor substrates
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/02535—Details of surface acoustic wave devices
    • H03H9/02543—Characteristics of substrate, e.g. cutting angles
    • H03H9/02574—Characteristics of substrate, e.g. cutting angles of combined substrates, multilayered substrates, piezoelectrical layers on not-piezoelectrical substrate

Landscapes

  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)

Abstract

우수한 주파수 특성과 통과 특성을 갖는 탄성표면파 소자 및 이 탄성표면파 소자의 제조방법을 제공한다. 탄성표면파 소자(10)는, 반도체 기판(Si층(50))의 동일 평면상에 반도체 배선영역(20)과 SAW(Surface Acoustic Wave) 영역(30)이 병렬로 형성되어 있는 탄성표면파 소자(10)로서, 웨이퍼(1)에 탄성표면파 소자(10)를 격자 형상으로 배열함과 동시에, 인접하는 탄성표면파 소자(10)에 형성되는 반도체 배선영역(20)을 체크무늬 형상으로 배열하고, 반도체 배선영역(20)과 SAW 영역(30)의 상면에 걸쳐 동일 평면의 절연층(71∼74)을 형성하고, 최상층의 절연층(74)의 표면에 압전체층(90)을 형성하고, SAW 영역(30)의 압전체층(90)의 표면에 IDT(40)를 형성한다.

Description

탄성표면파 소자 및 탄성표면파 소자의 제조방법{SURFACE ACOUSTIC WAVE ELEMENT AND MANUFACTURING METHOD THEREOF}
도 1은 본 발명의 제1 실시예에 관한 탄성표면파 소자의 구성을 도시하는 평면도이다.
도 2는 본 발명의 제1 실시예에 관한 탄성표면파 소자 구성을 도시하는 부분 단면도이다.
도 3은 본 발명의 제1 실시예에 관한 탄성표면파 소자가 형성되는 웨이퍼의 레이아웃을 도시하는 평면도이다.
도 4의 (a)는 본 발명의 제1 실시예에 관한 탄성표면파 소자의 배치 관계를 나타내는 평면도, (b)는 B-B 단면도이다.
도 5의 (a)∼(e)는 본 발명의 제1 실시예에 관한 탄성표면파 소자의 제조공정을 도시하는 부분 단면도이다.
도 6은 본 발명의 제1 실시예에 관한 탄성표면파 소자를 모식적으로 도시하는 단면도이다.
도 7은 본 발명의 제1 실시예에 관한 탄성표면파 소자를 전파하는 음속 V와 절연층의 두께의 관계를 나타내는 그래프이다.
도 8은 본 발명의 제1 실시예에 관한 탄성표면파 소자(SAW 필터)의 통과 특 성을 나타내는 그래프이다.
도 9의 (a)는 본 발명의 제2 실시예에 관한 탄성표면파 소자의 배치 관계를 나타내는 평면도, (b)는 B-B 단면도, (c)는 C-C 단면도이다.
도 10은 본 발명의 제3 실시예에 관한 탄성표면파 소자의 구성을 도시하는 단면도이다.
도 11의 (a)는 종래의 다른 실시예에 관한 탄성표면파 소자의 배치 관계를 나타내는 평면도, (b)는 D-D 단면도이다.
<도면의 주요 부분에 대한 부호의 설명>
1 : 웨이퍼 10 : 탄성표면파 소자
20 : 반도체 배선영역 21 : 금속 배선층
30 : SAW 영역 40 : IDT
50 : Si층(반도체 기판) 61∼64 : A1 배선(금속배선)
71∼74 : 절연층 90 : 압전체층
본 발명은 반도체 기판상에 형성되는 탄성표면파 소자 및 탄성표면파 소자의 제조방법에 관한 것이다.
종래 Si 기판 등의 반도체 기판상에 에피택셜층, SiO2층을 순차 형성하고, SiO2층 상면에 반도체 배선영역과 SAW(Surface Acoustic Wave) 영역을 평면 방향으로 병렬로 배열하고, SAW 영역에서는 반도체 배선영역의 SiO2층보다 두껍게 형성된 SiO2층 상면에 Al로 이루어지는 빗살 형상의 IDT(Inter Digital Transducer) 및 압전체층(ZnO)이 형성되고, 반도체 배선영역에서는 SiO2층 상면에 Al 배선층과 질화규소(Si3N4)로 이루어지는 절연층이 형성되어 있는 탄성표면파 소자 및 그 제조방법이 알려져 있다(예를 들면, 비특허 문헌 1 참조).
(비특허 문헌 1)
Ultrasonics Symposium, 1989. Proceedings. IEEE 1989, 3-6 Oct. 1989, Pages: 195-200 Vol. 1 Visser, J.H; Vellekoop, M. J; Venema, A; van der Drift, E; rek, P.J.M.; Nederlof, A.J.; Nieuwenhuizen, M.S.
이러한 비특허 문헌 1에서는, 반도체 배선영역의 최상층과 SAW 영역의 SiO2층의 높이가 다르며, 특히 반도체 배선영역의 최상층이 SAW 영역의 SiO2층 상면의 높이보다 낮게 형성되어 있기 때문에, IDT가 형성되는 SAW 영역의 SiO2층 표면을 평활하게 하기 위해, CMP(Chemical and Mechanical Polishing) 등에 의해 연마할 때, IDT가 형성되는 SAW 영역의 SiO2층을 균일한 두께로 형성하는 것이 곤란하였다. IDT가 형성되는 SAW 영역의 SiO2층은, 그 두께에 따라 음파가 전파하는 속도(음속)에 차이가 생기는 것이 알려져 있는데, 주파수는 음속에 비례하기 때문에, 동일 소자 내에서 음속이 다른 영역이 존재하면, 안정된 주파수 특성 및 급준(急峻)한 통과 특성을 얻을 수 없다는 과제가 있다.
본 발명의 목적은, 반도체 기판상에 SAW 디바이스가 형성되는 탄성표면파 소자에서, 우수한 주파수 특성 및 통과 특성을 갖는 탄성표면파 소자 및 탄성표면파 소자의 제조방법을 제공하는 것이다.
본 발명의 탄성표면파 소자는, 반도체 기판의 상면의 동일 평면상에 반도체 배선영역과 SAW 영역이 병렬로 형성되어 있는 탄성표면파 소자로서, 상기 반도체 배선영역에 형성되는 금속배선과, 상기 금속배선을 포함하여 상기 반도체 배선영역의 표면과 상기 SAW 영역의 표면에 걸쳐 형성되는 절연층이 설치되고, 상기 절연층의 최상층은 상기 반도체 배선영역과 상기 SAW 영역에 걸쳐 상기 반도체 기판의 상면으로부터의 두께가 같은 동일 평면에 형성되고, 상기 절연층의 최상층 표면에 형성되는 압전체층과, 상기 SAW 영역의 상기 압전체층의 표면에 형성되는 IDT가 더 설치되어 있는 것을 특징으로 한다.
여기서, 반도체 기판으로는 Si층으로 형성되고, 절연층으로는 SiO2층, 압전체층으로는 ZnO 박막 등이 채용된다.
본 발명에 의하면, 반도체 배선영역과 SAW 영역에 걸쳐 절연층이 동일 평면에 형성되어 있기 때문에, IDT가 평활한 동일 평면상에 형성될 수 있으므로, 안정 된 주파수 특성이나 급준한 통과 특성을 갖는 탄성표면파 소자를 제공할 수 있다.
또한, 본 발명의 탄성표면파 소자의 제조방법은, 반도체 기판의 상면의 동일 평면상에 반도체 배선영역과 SAW 영역이 병렬로 형성되어 있는 탄성표면파 소자의 제조방법으로서, 웨이퍼에 상기 탄성표면파 소자를 격자 형상으로 배열함과 동시에, 인접하는 상기 탄성표면파 소자에 형성되는 상기 반도체 배선영역과 상기 SAW 영역을 체크무늬 형상으로 배열하고, 상기 반도체 배선영역과 상기 SAW 영역의 상면에 걸쳐 상기 반도체 기판의 상면으로부터의 두께가 같은 동일 평면의 절연층을 형성하고, 상기 절연층의 최상층 표면에 압전체층을 형성하고, 상기 SAW 영역의 상기 압전체층의 표면에 IDT를 형성하는 것을 특징으로 한다.
여기서, 체크무늬 형상이란, 반도체 배선영역 또는 SAW 영역끼리가 상호 같은 변(邊)에서 인접하지 않고, 반도체 배선영역과 SAW 영역이 인접하도록 배치되어 있는 것을 의미한다.
또한, 같은 두께이면서 동일 평면의 절연층이란, 반도체 기판 표면으로부터 절연층의 최상층까지의 두께를 갖는 평면에 형성되어 있는 것을 의미한다.
상세하게는 후술할 실시예에서 설명하겠지만, 웨이퍼 내에서 배선 밀도가 작은 SAW 영역의 절연층이 넓은 면적으로 구성되면, 부분적으로 두께가 다른 영역이 생겨 버리는 일이 반도체 제조 프로세서에서는 알려져 있는데, 탄성표면파 소자의 반도체 배선영역과 SAW 영역을 전술과 같이 체크무늬 형상으로 배치함으로써, SAW 영역이 반도체 배선영역으로 둘러싸이도록 배치되기 때문에, 배선 밀도가 다른 SAW 영역과 반도체 배선영역의 상면에 형성되는 절연층을 같은 두께로 평활하게 형성할 수 있다.
또한, 본 발명에서는 상기 웨이퍼의 외주부에 배열되는 상기 탄성표면파 소자 외측 주연(周緣)에, 상기 반도체 배선영역에 형성되는 금속배선의 배선 밀도와 대략 같은 배선 밀도를 갖는 금속배선층을 상기 금속배선과는 독립적으로 형성하는 것이 바람직하다.
본 발명의 탄성표면파 소자는 반도체 배선영역과 SAW 영역을 상술한 바와 같이 체크무늬 형상으로 배치하지만, 외주부에서는 SAW 영역이 최외주부에 배열되는 일이 있다. 이러한 경우, SAW 영역의 외주부에 반도체 배선영역의 배선 밀도와 대략 같은 배선 밀도를 갖는 독립된 금속 배선층을 형성함으로써, 웨이퍼의 내부에 배치되는 탄성표면파 소자에서도, 외주부에 배치되는 탄성표면파 소자에서도, SAW 영역이 대략 같은 배선 밀도를 갖는 반도체 배선영역 및 금속 배선층으로 둘러싸이기 때문에, 배선 밀도가 다른 SAW 영역과 반도체 배선영역의 상면에 형성되는 절연층을 같은 두께로 평활하게 형성할 수 있다.
또한, 상기 반도체 기판의 상기 반도체 배선영역의 표면에 상기 금속배선을 형성하는 공정과, 상기 금속배선을 포함하여 상기 금속배선의 표면과 상기 SAW 영역의 표면에 걸쳐 절연층을 형성하는 공정과, 상기 절연층을 소정의 두께로 연마하는 공정과, 상기 절연층의 최상층을 상기 반도체 배선영역과 상기 SAW 영역에 걸쳐 동일 평면으로 하기 위해 연마하는 공정과, 상기 절연층의 최상층에 압전체층을 형성하는 공정과, 상기 압전체층의 표면에 IDT를 형성하는 공정을 포함하는 것을 특징으로 한다.
탄성표면파 소자를 상술한 바와 같이 웨이퍼에 배치하고, 전술한 바와 같은 제조공정에 의하면, 종래의 반도체 제조 프로세서를 이용하여 공정수를 늘리지 않고, 두께가 같으면서 동일 평면의 절연층을 형성할 수 있다.
또한, 본 발명에서는 상기 반도체 기판의 상기 반도체 배선영역의 표면에 상기 금속배선을 형성하는 공정과, 상기 금속배선을 포함하여 상기 금속배선의 표면과 상기 SAW 영역의 표면에 걸쳐 절연층을 형성하는 공정과, 상기 절연층의 표면을 같은 두께이면서 동일 평면으로 하기 위해 연마하는 공정과, 연마된 상기 절연층의 상기 SAW 영역에 압전체층을 형성하는 공정과, 상기 압전체층의 표면에 IDT를 형성하는 공정을 포함하는 것이 바람직하다.
이렇게 하면, 같은 두께이면서 동일 평면으로 하기 위해 연마되는 절연층의 SAW 영역에 유전체층을 형성하고, IDT를 더 형성하기 때문에, SAW 영역의 압전체층은 균일한 두께를 갖는 평활한 절연층 상에 형성되어, 안정된 주파수 특성과 급준한 통과 특성을 갖는 탄성표면파 소자를 제공할 수 있다.
(실시예)
이하, 본 발명의 실시예를 도면에 기초하여 설명한다.
도 1, 도 2에는 본 발명의 제1 실시예에 관한 탄성표면파 소자가 도시되며, 도 3∼도 6에는 제1 실시예에 관한 탄성표면파 소자의 제조방법, 도 7, 도 8에는 탄성표면파 소자의 특성을 나타내는 그래프, 도 9에는 제2 실시예의 탄성표면파 소자의 제조방법, 도 10에는 제3 실시예, 도 11에는 종래의 다른 실시예가 나타나 있다.
(제1 실시예)
도 1은 본 제1 실시예의 탄성표면파 소자를 도시하는 평면도이다. 도 1에서 탄성표면파 소자(10)는, 직사각형의 반도체 기판으로서의 Si층(50)(도 2 참조)의 상면에 반도체 배선영역(20)과 SAW 영역(30)이 같은 평면 형상으로 병렬로 형성되어 있다. 반도체 배선영역(20)에는 도시하지 않은 금속배선이 4층 형성되어 있다(도 2 참조). 또한, SAW 영역(30)에는 최상층에 빗살 형상의 IDT(40)가 형성되어 있다.
IDT(40)는 Al로 이루어지고, 입력측 전극(41)과 출력측 전극(42)이 서로 맞물리도록 형성되고, 각각이 입력 또는 출력을 위한 단자를 가지며, 이들 단자는 도시하지 않은 반도체 영역에 형성되는 소정의 금속배선과 접속되어 있다.
도 2에는, 본 실시예의 탄성표면파 소자(10)의 도 1에서 A-A로 나타내는 부분 단면도가 도시되어 있다. 도 2에서, 탄성표면파 소자(10)는 반도체 기판으로서의 Si층(50)과, Si층(50)의 표면에 형성되는 Si층(50)의 표면을 평활하게 하기 위한 BPSG층(붕소-인 도프 산화막층)(51)과, 금속배선으로서의 Al 배선(61)과, Al 배선(61)을 포함하여 Si층(50)의 표면에 걸쳐 형성되는 SiO2로 이루어지는 절연층(71)과, 마찬가지로 절연층(71)의 상면에 형성되는 Al 배선(62)과, Al 배선(62)의 상면에 형성되는 절연층(72)과, 절연층(72)의 상면에 형성되는 Al 배선(63), Al 배선(63)의 상면에 형성되는 절연층(73)과, 절연층(73)의 상면에 형성되는 Al 배선(64)과, Al 배선(64)의 상면에 형성되는 절연층(74)이, Al 배선과 절연층이 각각 교대 로 층 형상으로 형성되어 있다.
절연층(7l∼74)은, 각각이 상면이 연마되어 같은 두께의 평면으로 평활하게 다듬어져 있다. 또한, 최상층의 절연층(74)의 표면 전체에 걸쳐 질화규소(Si3N4)로 이루어지는 보호층(80)과, 보호층(80)의 상면 전체에 걸쳐 ZnO로 이루어지는 압전체층(90)이 형성되어 있다. Si층(50)의 상면은 두 영역으로 이분되어 있고(도 1 참조), Al 배선(61∼64)이 형성되어 있는 범위를 반도체 배선영역(20), 그 이외를 SAW 영역(30)이라 호칭하고 있다.
SAW 영역(30)의 압전체층(90)의 상면에는, Al로 이루어지는 IDT(40)가 형성되어 있다. IDT(40)는 도 1에서 도시한 빗살 형상의 전극이다.
또, Si층(50)에는 도시하지 않은 복수의 트랜지스터 등의 회로소자가 형성되고, 이들 회로소자를 접속하기 위해 Al 배선(61∼64)이 설치되며, 비아 홀(via-hole)(도시 생략) 등으로 각각 소정의 접속이 이루어져 있다. 또한, 역시 도시하지 않았지만, IDT(40)의 입력측 단자, 출력측 단자가 Al 배선(61∼64) 중의 대응하는 어느 것인가와 접속되어 있다. 또, 도 2에서는 Al 배선 중의 일부를 나타내고 있지만, Al 배선은 이에만 한정되지 않고, 도시하지 않은 다른 복수가 존재하고 있다.
상술한 바와 같이, 반도체 기판(Si층(50)) 상에, 반도체 배선영역(20)과 SAW 영역(30)이 형성되고, 그 양 영역에 걸쳐 평활한 절연층과, 압전체층이 형성되고, SAW 영역(30)에 IDT(40)가 형성되어 있는 것이 본 발명의 제 1 요지이다.
다음으로, 본 발명의 제1 실시예에 관한 탄성표면파 소자(10)의 제조방법에 관해 도면을 참조하여 설명한다.
도 3은, 제1 실시예에 관한 탄성표면파 소자(10)가 형성되는 웨이퍼(1)의 레이아웃을 도시하는 평면도이다. 도 3에서, 웨이퍼(1)에는 도시한 바와 같이, 다수의 탄성표면파 소자(10)가 격자 형상으로 배치되어 있다. 웨이퍼 내부의 일부 범위를 1B, 웨이퍼의 외주부에 있는 일부 범위를 1C로 하여, 이후에 상세히 설명한다.
도 4의 (a)는, 도 3에 도시하는 1B로 나타내는 범위를 확대하여, 탄성표면파 소자(10)의 배치를 예시한 평면도, 도 4의 (b)는 도 4의 (a)의 B-B 절단면을 도시하는 단면도이다. 도 4의 (a), 도 4의 (b)에서 탄성표면파 소자(10)는, 도면 중 상방측에서, 탄성표면파 소자(10A, 10B, 10C)와 같이 배치되어 있다. 여기서, SAW 영역(30A)과 반도체 배선영역(20B), SAW 영역(30B)과 반도체 배선영역(20C)이 한 변을 접하여 인접해 있다. 또한 도면 중 세로방향도 마찬가지로, 탄성표면파 소자(l0A, 10D, 10E)가 각각 반도체 배선영역과 SAW 영역이 인접되어 배치되어 있다. 즉, 반도체 배선영역과 SAW 영역이 체크무늬 형상으로 배치되어 있다.
이렇게 배치되어 후술하는 도 5로 나타내는 제조방법에 의해, 반도체 제조 프로세서에 의해 탄성표면파 소자(10)는 다수 동시에 형성된 후, 다이싱(dicing)에 의해 다이싱 라인(11)으로 하나하나로 분리된다.
도 5의 (a)∼(e)는, 탄성표면파 소자의 제조공정을 도시하는 부분 단면도이다. 도 5에서는, 웨이퍼(1)에 형성되는 탄성표면파 소자의 하나를 대표하여 예시하고 있다.
우선, 도 5의 (a)에서, 반도체 기판으로서의 Si층(50)의 표면에 BPSG층(51) 을 형성하고, BPSG층(51)의 표면에 Al 배선(61)을 형성한다. Al 배선(61)의 표리(表裏) 양면에는, Al 배선의 보호층(61A, 61B)이 형성되어 있다. 또 이후, 보호층(61A, 61B)을 포함해서 Al 배선이라 호칭한다.
다음으로, Al 배선(61)의 상면 및 그 이외의 BPSG층(51)의 표면에 걸쳐 SiO2로 이루어지는 절연층(71)을 소정의 대략 같은 두께로 형성한다. 따라서, Al 배선(61)이 존재하는 위치의 절연층(71)의 상면은 Al 배선(61)이 없는 범위의 상면보다 h만큼 두껍게 되어 있다.
이어서, 도 5의 (b)에 도시하는 바와 같이 두껍게 되어 있는 절연층(71)을 h만큼 CMP에 의해 연마하여, Si층(50)의 표면으로부터의 두께가 어떤 위치에서나 같은 평활한 절연층 표면(71A)을 형성한다. 또, 이때, h보다 깊게 연마하여 절연층 표면(71A)을 얻도록 연마량을 조정할 수 있는데, Al 배선(61) 상면의 절연층(71)의 두께를 절연성능이 열화하지 않는 범위로 한다.
도 5의 (c)는, 제 2층을 형성하는 공정을 도시하고 있다. 도 5의 (c)에서, 제 1층의 절연층(71)의 상면에는 제 2층의 Al 배선(62)을 형성하고, 그 상면에 절연층(72)을 더 형성한다. 제 2층의 절연층(72)도 제 1층의 절연층(71)과 마찬가지로 CMP에 의해 Al 배선(62) 상면 방향의 돌출한 부분을 연마하여 평활하고 균일한 두께의 절연층 표면(72A)을 형성한다.
동일한 공정으로 제 3층, 제 4층을 형성한다.
도 5의 (d)에는, 제 4층의 절연층(74)을 형성한 상태를 나타내는 단면도이 다. 도 5의 (d)에서, Al 배선(64)의 상면에 형성되는 절연층(74)의 돌출부(h로 나타낸다)를 CMP에 의해 연마하여 평활하고, Si층(50)의 표면으로부터의 두께가 균일한 절연층 표면(74A)을 얻는다. 이 절연층 표면(74A)에 Si3N4로 이루어지는 보호층(80)을 전면에 걸쳐 형성한다(도 5의 (e)도 참조). 보호층(80)은 구조적 강도가 높고, 내(耐)충격성이 높은 박막이다.
또, 최상층의 Al 배선(64) 및 절연층(73)의 상면에 보호층(80)을 설치하는 구성으로 해도 된다.
도 5의 (e)에는, 제1 실시예에 관한 탄성표면파 소자의 다이싱에 의한 분리 전 형태를 도시하며, 도 4의 (a)에 나타내는 B-B 절단부의 일부를 도시하는 단면도이다. 도 5의 (e)에서, 보호층(80)의 상면 전체에 걸쳐 압전체층(90)을 형성하고, 압전체층(90)의 SAW 영역에 IDT(40)를 형성한다. 탄성표면파 소자(10A)에는 인접하여 탄성표면파 소자(10B)가 배치되어 있고, 탄성표면파 소자(1OB)의 다이싱 라인(11) 측에는 반도체 배선영역(20B)이 구성되어 있다. 반도체 배선영역(20B)은, Al 배선(61B∼64B), 절연층(71∼74)이 전술한 도 5의 (a)∼(d)와 동일한 공정으로 동시에 형성된다.
이와 같이 형성한 탄성표면파 소자(10)는, 반도체 배선영역(20)과 SAW 영역(30)에 걸쳐 형성되는 절연층(71∼74)을 CMP에 의해 연마함으로써 균일한 두께를 형성하는데, SAW 영역에는 Al 배선(61∼64)이 존재하지 않기 때문에, 반도체 배선영역에 비해 밀도(Al 배선의 배선 밀도)가 낮아진다. 이로부터, 양 영역을 동시에 CMP에 의해 연마했을 때, 밀도가 낮아진 SAW 영역의 절연층 표면이 부분적으로 많이 연마되는 것이 반도체 제조 프로세서에서는 알려져 있다. 이 부분적으로 연마량이 증가하는 것을 저감하기 위해, 반도체 배선영역을 체크무늬 형상으로 배치하는 것이 본 발명의 제 2의 요지이다.
여기서, 반도체 칩의 웨이퍼에 배치하는 일반적인 레이아웃 방법을 이용한 탄성표면파 소자에 관해 도면을 참조하여 설명한다. 또, 도 4의 (a)와 같은 부호를 부여하고 있다.
도 11의 (a)는 일반적인 레이아웃에 의한 탄성표면파 소자를 도시하는 평면도, 도 11의 (b)는 도 11의 (a)의 D-D 단면도이다. 도 11의 (a), (b)에서, 탄성표면파 소자는 모두가 같은 방향으로 배치되어 있다. 즉, 반도체 배선영역(20) 및 SAW 영역(30)이 도면 중 세로방향으로 연속하여 배치된다. 여기서, 도 11의 (a)에 나타내는 가로방향의 B-B 단면의 형태는, 전술한 도 4의 (a), 도 4의 (b)와 같게 배치되는데, 세로방향에 인접하는 탄성표면파 소자(10C, 10D)는, 반도체 배선영역 (20C, 20D), SAW 영역(30C, 30D)이 각각 인접하여 배치되어 있다. 따라서, 웨이퍼 내에서, 세로방향에서 SAW 영역은 전술한 제1 실시예에 의한 체크무늬 형상의 배치에 비해 반도체 배선영역에 둘러싸이지 않는 넓은 면적을 갖고 있다.
다음으로, 제1 실시예에 의한 체크무늬 형상의 배치(도 4의 (a), (b) 참조)와 전술한 일반적인 배치(도 11의 (a), (b) 참조)에 의한 탄성표면파 소자를 CMP로 연마했을 때의 단면을 도 6을 참조하여, 그 차이를 설명한다.
도 6은, 탄성표면파 소자를 모식적으로 나타낸 단면도이다. 도 6에서, 제1 실시예의 구성에서는 양측에 Al 배선(61∼64)과 Al 배선(61B∼64B)이 있기 때문에, 최상층의 절연층(74)의 표면은 74B로 나타나는 형상이 되고, Si층(50)의 표면으로부터의 거리(두께)의 최소값은 T2이다. 또한, 일반적인 배치에 의하면, 전술한 바와 같이 SAW 영역은 반도체 배선영역에 둘러싸이지 않는 넓은 면적을 갖고 있기 때문에, 74C(도면 중, 이점쇄선으로 나타낸다)로 나타나는 형상이 되고, Si층(50)의 표면으로부터의 거리(두께)의 최소값은 T1이다.
여기서, 절연층의 두께가 탄성표면파 소자의 성능에 주는 영향에 관해 설명한다.
도 7은, 탄성표면파 소자를 전파하는 속도(음속)(V)와 절연층의 두께의 관계를 나타내는 그래프이다. 도 7에서, 세로축에는 음속(V), 가로축에는 절연층의 두께(T)와 음파의 파수(波數) k를 곱한 값 kT을 나타내고 있다. 파수 k는 2π/λ(파장)로 나타내지므로 파장이 일정한 경우에 파수 k는 정수가 되고, 가로축에 나타낸 kT의 크기는 절연층의 두께에 지배된다.
따라서, 도 7에 도시하는 바와 같이, 두께(T2)와 같이 절연층의 두께가 두꺼울 때에는 음속(V)이 낮아지고, 두께(T1)와 같이 절연층의 두께가 얇을 때에는 음속(V)은 높아진다. 또한, 음속(V)과 주파수(f)의 관계는 f= V/λ로 나타내지므로, 절연층의 두께가 두꺼울 때에는 주파수가 낮아지고, 얇을 때에는 주파수가 높아진다.
이와 같이, 절연층의 두께에 따라 주파수가 변화하기 때문에, 안정된 주파수 특성을 얻기 위해, 절연층은 균일한 두께로 형성하는 것이 요구된다.
또한, 탄성표면파 소자를 SAW 필터로 했을 때의 통과 특성과 절연층의 두께의 관계에 관해 도 8을 참조하여 설명한다.
도 8은 SAW 필터의 통과 특성을 나타내는 그래프이다. 도 8에서, 세로축은 감쇠량(단위 dB)을 나타내고, 가로축은 주파수를 나타낸다. 그래프(97)는 도 11에서 도시한 배치로 형성된 최소 두께(T1)가 존재할 때의 SAW 필터의 통과 특성이 나타나 있다. 또한, 그래프(96)는 제1 실시예에 의한 체크무늬 형상으로 배치된 최소두께(T2)가 존재할 때의 SAW 필터의 통과 특성이 나타나 있다.
도 8에 도시하는 바와 같이, 그래프(96)로 나타낸 통과 특성은 중심 주파수 대역 부근에서 급준한 특성을 나타내고 있으며, 고성능의 필터 특성을 얻을 수 있음을 나타내고 있다. 그래프(96)는 전술한 바와 같이, IDT(40)의 하층에 형성되는 절연층의 두께가 CMP에 의해 연마할 때 두께의 균일성을 높임으로써 얻어지는 특성이다.
따라서, 전술한 제1 실시예에 의하면, 반도체 배선영역(20)과 SAW 영역(30)을 웨이퍼(1) 내에서 체크무늬 형상으로 배치함으로써, SAW 영역(30)이 반도체 배선영역(20)으로 둘러싸이도록 배치되기 때문에, 배선 밀도가 다른 SAW 영역(30)과 반도체 배선영역(20)의 상면에 형성되는 절연층을 두께의 균일성이 높은 동일 평면에 형성할 수가 있기 때문에, 안정된 주파수 특성을 갖는 SAW 공진기나, 급준한 통과 특성을 갖는 SAW 필터를 제공할 수 있다.
또한, 탄성표면파 소자(10)를 상술한 바와 같이, 웨이퍼(1)에 체크무늬 형상으로 배치하고, 반도체 기판(Si층(50))의 상면에 반도체 배선영역(20)과 SAW 영역 (30)에 병렬로 분리하여 형성하고, 절연층(71∼74)을 CMP에 의해 연마하는 반도체 제조 프로세서를 이용하여 공정수를 늘리지 않고 두께의 균일성이 높은 동일 평면에 형성할 수 있다.
(제2 실시예)
이어서, 본 발명의 제2 실시예에 관한 탄성표면파 소자에 관해 도면을 참조하여 설명한다. 제2 실시예는 전술한 제1 실시예의 기술적 사상을 기본으로 하여 특히, 웨이퍼 외주부에 형성되는 탄성표면파 소자의 SAW 영역의 절연층의 두께의 균일성을 높이는 것을 목적으로 하고 있다.
도 9에는, 제2 실시예에 관한 탄성표면파 소자가 도시되고, 도 9의 (a)는 탄성표면파 소자(10)의 웨이퍼(1) 내의 배치를 도시하는 부분 평면도, 도 3에서 나타내는 1C 영역을 확대하여 모식적으로 도시하고 있다. 도 9의 (b)에는 도 9의 (a)에서 나타내는 B-B 단면도, 도 9의 (c)에는 C-C 단면도가 도시되어 있다. 도 9의 (a)∼(c)에서, 탄성표면파 소자(10)의 외주부에는 금속 배선층(21)이 형성되어 있다.
금속 배선층(21)은 도시하지 않았지만, 전술한 제1 실시예(도 2 참조)와 마찬가지로, Al 배선(61∼64)과는 독립된 4층의 Al 배선층과, 절연층(71∼74)이 층 형상으로 같은 두께로 형성된다. 따라서, 도 9의 (a)에 나타내는 탄성표면파 소자(10A)의 SAW 영역(30A), 탄성표면파 소자(10B)의 SAW 영역(30B), 탄성표면파 소자(10C)의 SAW 영역(30C) 등의 외주측에는, 반도체 배선층(20C, 20D) 등과 대략 같은 배선 밀도를 갖는 금속 배선층(21)이 형성된다.
SAW 영역(30A)을 대표하여 설명하면, SAW 영역(30A)은 주위를 반도체 배선영 역과 금속 배선층(21)으로 둘러싸여, 도 3에서 나타내는 1B 영역과 같은 배치 구성이 된다.
즉, 제1 실시예에서 설명한 상태가 되기 때문에, 절연층의 최상층은 CMP로 평활하면서 두께의 균일성이 높은 동일 평면에 형성할 수 있어, 제1 실시예와 동일한 효과를 얻을 수 있다. 또한, 웨이퍼(1)의 어느 위치에 배치되는 탄성표면파 소자도 평활하면서 두께의 균일성이 높은 동일 평면이 형성되기 때문에, 제품의 수율이 올라가 비용의 저감에도 효과가 있다.
(제3 실시예)
다음으로, 본 발명에 관한 제3 실시예에 관해 도면을 참조하여 설명한다. 제3 실시예는 제1 실시예(도 2 참조)에 나타내는 압전체층(90)의 형성 범위를 SAW 영역 만큼으로 한 것에 특징을 갖고, 다른 구성은 제1 실시예와 동일하기 때문에 설명을 생략하며, 같은 부호를 부여하고 있다.
도 10에는, 제3 실시예에 관한 탄성표면파 소자(10)의 단면이 도시되어 있다. 도 10에서, 최상층의 절연층(74)의 상면에는 보호층(80)이 SAW 영역(30)의 범위에 형성되고, 그 상면에는 압전체층(90)이 더 형성되고, 압전체층(90)의 상면에는 IDT(40)가 더 형성되어 있다.
이러한 제3 실시예의 구조에 의하면, Al 배선(61∼64), 절연층(71∼74)의 구성과 제조방법은 제1 실시예와 동일하며, 최상층에 있는 절연층(74)의 표면은 평활하면서 두께의 균일성이 높은 동일 평면이 형성되기 때문에, 전술한 제1 실시예와 동일한 효과를 얻을 수 있다.
또한, 압전체층(90)이 SAW 영역만큼으로 형성되기 때문에, 반도체 배선영역(20)에 주는 음파의 영향을 줄일 수 있고, 압전체층(90)을 형성할 때에 반도체 배선영역에 주는 부하를 감소할 수도 있다.
또, 전술한 제1 실시예 및 제3 실시예는, 전술한 제2 실시예와 조합하는 것이 보다 바람직하다.
다음으로, 본 발명에 관한 제4 실시예에 관해 설명한다. 제4 실시예는, 절연층을 도포 유리(SOG)로 작성하는 방법이다. 도 10에 도시하는 소자 절연막(71∼74)은 고주파화, 배선의 미세화에 따라 기상법(氣相法)을 이용한 성막을 행하는 일이 많다. 그러나, 수백 MHz 이하의 비교적 저주파의 경우는, 배선은 0.35㎛ 이상의 구세대의 배선으로도 가능하다. 이 경우, 도포 유리를 소자 절연막(71∼74)에 이용함으로써, 보다 저렴한 성막을 제공할 수 있다. 또, SOG 공정은 액상 유리를 스핀 코트로 예비(pre) 회전 300rpm으로 3초, 메인 회전 3000rpm으로 10초로 웨이퍼 상에 도포를 행한다. 그 후, 베이크 로(爐)에서 80℃에서 3분 처리를 행하고, 마지막으로 300℃에서 60분동안 큐어(cure)를 함으로써 작성하였다.
또, 본 발명은 전술한 실시예에 한정되는 것이 아니라, 본 발명의 목적을 달성할 수 있는 범위에서의 변형, 개량 등은 본 발명에 포함되는 것이다.
예를 들면, 전술한 실시예에서는 탄성표면파 소자를 1개씩의 체크무늬 형상으로 배치하였지만, 복수개마다의 체크무늬로 배치할 수도 있다.
또한, CMP에 의한 연마는 웨이퍼의 위치에 따라 약간은 연마량이 다른 것을 생각할 수 있어, 웨이퍼(1)의 위치에 따라 탄성표면파 소자의 배치를 바꾸어 밀도 의 균형을 맞출 수도 있다.
또한, 전술의 제1 실시예(도 5의 (b) 참조)에서는, 절연층(71)은 Al 배선(61)의 두께 분(分)(h)이 주위보다 돌출되어 이 돌출분을 CMP로 연마하고 있지만, 절연층을 더 두껍게 형성하여, CMP로 절연층 전면(全面)을 소정 두께로 연마해도 된다.
또한, 전술의 제2 실시예에서는, 웨이퍼 외주부에 형성되는 탄성표면파 소자의 외측 주연의 전부에 금속 배선층(21)을 형성했지만, 금속 배선층(21)은 SAW 영역의 외측에 인접하는 부분에만 형성해도 전술의 효과를 얻을 수 있다.
또한, 전술한 제1 실시예 내지 제3 실시예에 의하면, 하나의 탄성표면파 소자의 절연층의 두께를 균일하게 할 수 있는 것 외에, 웨이퍼(1)의 각 위치에 배치되어 있는 탄성표면파 소자의 절연층의 두께의 불균형을 작게 할 수 있기 때문에, 각 탄성표면파 소자마다의 주파수 특성이나 통과 특성 등을 안정되게 얻을 수 있기 때문에 제품의 수율을 높여, 이로부터 비용의 저감에 기여할 수 있다.
따라서, 전술의 제1 실시예 내지 제3 실시예에서는, 반도체 기판상에 SAW 디바이스가 형성되는 탄성표면파 소자에 있어서, 우수한 통과 특성을 갖는 SAW 필터 및 우수한 주파수 특성을 갖는 SAW 공진기 등의 탄성표면파 소자와, 이들 탄성표면파 소자의 제조방법을 제공할 수 있다.

Claims (5)

  1. 반도체 기판의 상면의 동일 평면상에 반도체 배선영역과 SAW 영역이 병렬로 형성되어 있는 탄성표면파 소자로서,
    상기 반도체 배선영역에 형성되는 금속배선과,
    상기 금속배선을 포함하여 상기 반도체 배선영역의 표면과 상기 SAW 영역의 표면에 걸쳐 형성되는 절연층이 설치되고,
    상기 절연층의 최상층은, 상기 반도체 배선영역과 상기 SAW 영역에 걸쳐 상기 반도체 기판의 상면으로부터의 두께가 같은 동일 평면에 형성되고,
    상기 절연층의 최상층 표면에 형성되는 압전체층과,
    상기 SAW 영역의 상기 압전체층의 표면에 형성되는 IDT가 더 설치되어 있는 것을 특징으로 하는 탄성표면파 소자.
  2. 반도체 기판의 상면의 동일 평면상에 반도체 배선영역과 SAW 영역이 병렬로 형성되어 있는 탄성표면파 소자의 제조방법으로서,
    웨이퍼에 상기 탄성표면파 소자를 격자 형상으로 배열함과 아울러, 인접하는 상기 탄성표면파 소자에 형성되는 상기 반도체 배선영역과 상기 SAW 영역을 체크무늬 형상으로 배열하고,
    상기 반도체 배선영역과 상기 SAW 영역의 상면에 걸쳐 상기 반도체 기판의 상면부터의 두께가 같은 동일 평면의 절연층을 형성하고,
    상기 절연층의 최상층 표면에 압전체층을 형성하고, 상기 SAW 영역의 상기 압전체층의 표면에 IDT를 형성하는 것을 특징으로 하는 탄성표면파 소자의 제조방법.
  3. 제 2 항에 있어서,
    상기 웨이퍼의 외주부에 배열되는 상기 탄성표면파 소자의 외측 주연(周緣)에, 상기 반도체 배선영역에 형성되는 금속배선의 배선 밀도와 대략 같은 배선 밀도를 갖는 금속 배선층을, 상기 금속배선과는 독립적으로 형성하는 것을 특징으로 하는 탄성표면파 소자의 제조방법.
  4. 제 2 항 또는 제 3 항에 있어서,
    상기 반도체 기판의 상기 반도체 배선영역의 표면에 상기 금속배선을 형성하는 공정과,
    상기 금속배선을 포함하여 상기 금속배선의 표면과 상기 SAW 영역의 표면에 걸쳐 절연층을 형성하는 공정과,
    상기 절연층을 소정의 두께로 연마하는 공정과,
    상기 절연층의 최상층을 상기 반도체 배선영역과 상기 SAW 영역에 걸쳐 동일 평면으로 하기 위해 연마하는 공정과,
    상기 절연층의 최상층에 압전체층을 형성하는 공정과,
    상기 압전체층의 표면에 IDT를 형성하는 공정을 포함하는 것을 특징으로 하 는 탄성표면파 소자의 제조방법.
  5. 제 2 항 또는 제 3 항에 있어서,
    상기 반도체 기판의 상기 반도체 배선영역의 표면에 상기 금속배선을 형성하는 공정과,
    상기 금속배선을 포함하여 상기 금속배선의 표면과 상기 SAW 영역의 표면에 걸쳐 절연층을 형성하는 공정과,
    상기 절연층의 표면을 같은 두께이면서 동일 평면으로 하기 위해 연마하는 공정과,
    연마된 상기 절연층의 상기 SAW 영역에 압전체층을 형성하는 공정과,
    상기 압전체층의 표면에 IDT를 형성하는 공정을 포함하는 것을 특징으로 하는 탄성표면파 소자의 제조방법.
KR20050116300A 2004-12-01 2005-12-01 탄성표면파 소자 및 탄성표면파 소자의 제조방법 KR100741218B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JPJP-P-2004-00348235 2004-12-01
JP2004348235 2004-12-01
JPJP-P-2005-00247274 2005-08-29
JP2005247274A JP4033204B2 (ja) 2004-12-01 2005-08-29 弾性表面波素子の製造方法

Publications (2)

Publication Number Publication Date
KR20060061260A true KR20060061260A (ko) 2006-06-07
KR100741218B1 KR100741218B1 (ko) 2007-07-19

Family

ID=35976437

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20050116300A KR100741218B1 (ko) 2004-12-01 2005-12-01 탄성표면파 소자 및 탄성표면파 소자의 제조방법

Country Status (4)

Country Link
US (1) US7301423B2 (ko)
EP (1) EP1667322A3 (ko)
JP (1) JP4033204B2 (ko)
KR (1) KR100741218B1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100007444A1 (en) * 2006-04-20 2010-01-14 Anis Nurashikin Nordin GHz Surface Acoustic Resonators in RF-CMOS
US8143681B2 (en) * 2006-04-20 2012-03-27 The George Washington University Saw devices, processes for making them, and methods of use
US20090124513A1 (en) * 2007-04-20 2009-05-14 Patricia Berg Multiplex Biosensor
US8384486B2 (en) * 2007-07-18 2013-02-26 Seiko Epson Corporation Piezoelectric oscillator and transmitter
US8960004B2 (en) 2010-09-29 2015-02-24 The George Washington University Synchronous one-pole surface acoustic wave resonator
WO2013141168A1 (ja) * 2012-03-23 2013-09-26 株式会社村田製作所 弾性波装置及びその製造方法
US10217045B2 (en) 2012-07-16 2019-02-26 Cornell University Computation devices and artificial neurons based on nanoelectromechanical systems
WO2014014968A1 (en) * 2012-07-16 2014-01-23 Cornell University Integrated circuits having integrated acoustic communication links
JP6645195B2 (ja) * 2016-01-12 2020-02-14 セイコーエプソン株式会社 圧電駆動装置、モーター、ロボット、ならびにポンプ
DE102017130926A1 (de) * 2017-12-21 2019-06-27 RF360 Europe GmbH Waferanordnung, Verfahren zur Fertigung von derselben und Hybridfilter

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6194409A (ja) 1984-10-15 1986-05-13 Clarion Co Ltd 弾性表面波素子の素子分離構造
JPH05102774A (ja) * 1991-10-07 1993-04-23 Asahi Chem Ind Co Ltd 積層構造電極の製造方法
US5166646A (en) * 1992-02-07 1992-11-24 Motorola, Inc. Integrated tunable resonators for use in oscillators and filters
JPH10107209A (ja) 1996-09-27 1998-04-24 Matsushita Electron Corp 半導体装置及びその製造方法
JP3832214B2 (ja) 2000-09-08 2006-10-11 セイコーエプソン株式会社 Ｓａｗ素子及びその製造方法
JP2004304622A (ja) 2003-03-31 2004-10-28 Fujitsu Media Device Kk 弾性表面波デバイス及びその製造方法
JP4424288B2 (ja) 2004-12-20 2010-03-03 セイコーエプソン株式会社 弾性表面波装置の製造方法および弾性表面波装置
JP4033205B2 (ja) 2004-12-21 2008-01-16 セイコーエプソン株式会社 弾性表面波装置及び弾性表面波装置の製造方法

Also Published As

Publication number Publication date
KR100741218B1 (ko) 2007-07-19
US7301423B2 (en) 2007-11-27
JP4033204B2 (ja) 2008-01-16
US20060114081A1 (en) 2006-06-01
EP1667322A3 (en) 2007-06-20
JP2006186963A (ja) 2006-07-13
EP1667322A2 (en) 2006-06-07

Similar Documents

Publication Publication Date Title
KR100741218B1 (ko) 탄성표면파 소자 및 탄성표면파 소자의 제조방법
US9252732B2 (en) Acoustic wave device and method for manufacturing the same
US9035725B2 (en) Acoustic wave device
US7321183B2 (en) Film bulk acoustic resonator and method for manufacturing the same
JP4841640B2 (ja) 弾性波デバイスおよびその製造方法
JP6390819B2 (ja) 弾性波装置及びその製造方法
US7583163B2 (en) Acoustic wave filter and manufacturing method of the same
EP1675261B1 (en) Surface acoustic wave device and method of manufacturing a surface acoustic wave device
EP1871007B1 (en) Piezoelectric thin film filter
JP2007110342A (ja) 弾性表面波素子及びその製造方法
JP2005176152A (ja) 弾性表面波素子及びその製造方法
JP2006217517A (ja) 弾性表面波素子および通信装置
US7420441B2 (en) Method of manufacturing monolithic surface acoustic wave device and integrated circuit
JP6957306B2 (ja) 弾性波デバイスおよびその製造方法
JP5339582B2 (ja) 弾性波デバイス
CN117134736A (zh) 一种集成电容的体声波谐振器及其制备方法
KR20140030177A (ko) 벌크 탄성파를 이용하여 동작하는 ｂａｗ-필터
WO2011021460A1 (ja) 弾性波デバイスおよびその製造方法
JPH08204501A (ja) 弾性表面波フィルタ
JP2002057551A (ja) 弾性表面波フィルタ
CN1783711A (zh) 表面声波元件、表面声波元件的制造方法
JP2011091631A (ja) 弾性表面波素子の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120621

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee