KR20060059794A

KR20060059794A - 액티브 매트릭스 기판, 전기 광학 장치, 전자 디바이스, 및액티브 매트릭스 기판의 제조 방법

Info

Publication number: KR20060059794A
Application number: KR1020050089586A
Authority: KR
Inventors: 다케오 가와세
Original assignee: 세이코 엡슨 가부시키가이샤
Priority date: 2004-11-29
Filing date: 2005-09-27
Publication date: 2006-06-02
Also published as: TW200618291A; KR100735807B1; TWI278117B; JP2006154168A; EP1662571A2; CN100552517C; CN1782841A; US20070242202A1

Abstract

트랜지스터를 갖는 액티브 매트릭스 기판에 있어서, 기판의 신축 때문에 제조시에 복수의 패턴의 위치맞춤이 전면에 걸쳐 달성하는 것이 곤란하게 된다.

기재 위에 복수의 제1 배선과, 복수의 상기 제1 배선과 교차하는 복수의 제2 배선과, 상기 제1 배선과 상기 제2 배선을 절연하는 절연막과, 상기 제2 배선에 이웃하는 복수의 화소 전극을 구비하고, 상기 복수의 화소 전극의 각각에 대응한 반도체막이 마련되고, 상기 반도체막은 상기 복수의 제1 배선과 상기 복수의 제2 배선이 교차하는 복수의 교차부 중 적어도 하나의 교차부와 상기 복수의 화소 전극 중 하나에 겹치는 것을 특징으로 한다.

액티브 매트릭스 기판, 반도체막, 교차부

Description

액티브 매트릭스 기판, 전기 광학 장치, 전자 디바이스, 및 액티브 매트릭스 기판의 제조 방법{ACTIVE MATRIX SUBSTRATE, ELECTRO-OPTICAL DEVICE, ELECTRONIC APPARATUS, AND MANUFACTURING METHOD OF ACTIVE MATRIX SUBSTRATE}

도 1은 본 발명의 액티브 매트릭스 기판을 나타내는 도면이고, (a)는 평면도, (b)는 종단면도.

도 2는 도 1에 나타내는 액티브 매트릭스 기판의 제조 방법을 설명하기 위한 도면(평면도).

도 3은 도 1에 나타내는 액티브 매트릭스 기판의 제조 방법을 설명하기 위한 도면(평면도).

도 4는 본 발명의 액티브 매트릭스 기판을 나타내는 도면(평면도).

도 5는 전기 광학 장치를 포함하여 구성되는 각종 전자 기기의 예를 나타내는 도면.

[도면의 주요 부분에 대한 부호의 설명]

100…기재, 101… 제1 배선(게이트 전극), 102… 제2 배선(드레인 전극), 103…화소 전극(소스 전극), 104…반도체막, 105…절연막, 110…트랜지스터, 600…전기 광학 장치, 830…휴대전화, 831…안테나부, 832…음성출력부, 833…음성입력부, 834…조작부, 840…비디오 카메라, 841…수상부(受像部), 842…조작부, 843… 음성입력부, 900…텔레비전, 910…롤업식 텔레비전.

본 발명은 트랜지스터를 갖는 액티브 매트릭스 기판, 전기 광학 장치, 전자 디바이스, 및 액티브 매트릭스 기판의 제조 방법에 관한 것이다.

최근, 전기 광학 장치 등의 고정세화(高精細化)를 위하여 얼라인먼트 정도(精度)의 향상이 중요한 기술 과제로 되어 있다. 특히 기판으로 플렉시블 기판을 사용하는 플렉시블 디스플레이 등에서는 중요한 해결 과제의 하나로 되어 있다. 플렉시블 디스플레이에 관련한 문헌으로서는, 예를 들면 특허문헌 1∼3을 들 수 있다.

특허문헌 1에는, 게이트 전극, 소스 전극 및 드레인 전극을, 진공증착법을 사용하여 형성하는 것이 개시되어 있다. 이와 같이, 진공증착법을 사용하여 게이트 전극, 소스 전극 및 드레인 전극을 형성하는 동시에, 절연막 및 반도체막도 아울러 진공증착법으로 형성함으로써, 성능이 높은 트랜지스터를 재현성 좋게 제조할 수 있다.

한편, 특허문헌 2, 3에는, 게이트 전극, 소스 전극, 드레인 전극, 절연막 및 유기 반도체막의 모두를, 습식 프로세스에 의해 대기압 하에서 성막하는 것이 개시되어 있다. 이에 의해 저코스트로 트랜지스터의 제작이 가능하게 된다. 이와 같은 트랜지스터를 화소 전극용의 스위칭용에 사용하면, 고정세한 표시가 가능하게 된다. 또한, 저온에서 전극이나 반도체막을 형성할 수 있는 이점을 살려, 플라스틱과 같은 가요성의 재질로 이루어지는 기재에 소자를 형성하면, 플렉시블한 표시 소자를 실현할 수 있다.

[특허문헌 1] 일본국 공개특허 특개평 5―55568호 공보

[특허문헌 2] WO 01/47045

[특허문헌 3] WO 01/47043

본 발명은 액티브 매트릭스 기판, 전기 광학 장치, 전자 디바이스, 및 액티브 매트릭스 기판의 제조 방법을 제공한다.

본 발명의 액티브 매트릭스 기판은, 기재 위에 복수의 제1 배선과, 복수의 상기 제1 배선과 교차하는 복수의 제2 배선과, 상기 제1 배선과 상기 제2 배선을 절연하는 절연막과, 상기 제2 배선에 이웃하는 복수의 화소 전극을 구비하고, 상기 복수의 화소 전극의 각각에 대응한 반도체막이 마련되고, 상기 반도체막은 상기 복수의 제1 배선과 상기 복수의 제2 배선이 교차하는 복수의 교차부 중 적어도 하나의 교차부와 상기 복수의 화소 전극 중 하나에 겹치는 것을 특징으로 한다. 이에 의해 제1 배선을 게이트 전극으로 하고, 제2 배선을 소스 전극, 화소 전극을 드레인 전극으로 하고, 반도체막의 일부를 채널 영역으로 한 트랜지스터를 형성할 수 있다.

여기서 제1 배선이란 예를 들면 액티브 매트릭스 기판의 주사선이며, 제2 배 선이란 제1 배선이 주사선일 때의 데이타선에 상당한다.

상기 액티브 매트릭스 기판의 상기 복수의 화소 전극은, 상기 복수의 제1 배선이 형성된 제1층, 상기 복수의 제2 배선이 형성된 제2층, 및 상기 제1층과 상기 제2층 사이에 위치하는 제3층 중 어느 것에 형성되어 있다. 또 상기 반도체막은 상기 복수의 제2 배선 중 하나의 적어도 일부를 덮는 것을 특징으로 한다.

또 상기 액티브 매트릭스 기판은, 상기 복수의 화소 전극 중, 상기 복수의 제2 배선의 하나를 거쳐 이웃하는 2개의 화소 전극이 그 제2 배선의 적어도 일부와 겹쳐 있어도 좋다. 이에 의해 화소 전극과 제2 배선의 간격을 반도체막의 형성 영역보다 좁게 할 수 있어, 개구율이 높아진다.

또 상기 액티브 매트릭스 기판은, 상기 복수의 화소 전극의 상기 제1 배선과 겹치는 면적이 변화하는 것을 특징으로 한다. 또는, 상기 복수의 화소 전극의 상기 제1 배선으로 분할되는 면적비가 변화하는 것을 특징으로 한다.

또 상기 액티브 매트릭스 기판은, 상기 반도체막이 섬 모양으로 형성되어도 좋다.

또 상기 액티브 매트릭스 기판은, 상기 제2 배선과 상기 화소 전극이 동일한 재료로 이루어져도 좋다.

또 상기 액티브 매트릭스 기판은, 상기 기재가 가요성의 재질이라도 좋다.

또한, 본 발명의 전기 광학 장치는, 이들 상기 액티브 매트릭스 기판의 상기 화소 전극 위에 전기 광학 재료를 구비하는 것을 특징으로 한다.

여기서, 전기 광학 재료란, 예를 들면 액정 소자, 전기 영동 입자가 분산한 분산 매체를 갖는 전기 영동 소자, EL 소자 등을 총칭하는 것이며, 전기 광학 장치란, 이들 전기 광학 재료를 상기 액티브 매트릭스 기판 위에 구비한 장치를 말한다.

또 본 발명의 전자 디바이스는 상기 전기 광학 장치를 구비하는 것을 특징으로 한다.

여기서 전자 디바이스란 본 발명에 의한 액티브 매트릭스 기판을 구비한 일정한 기능을 발휘하는 기기 일반을 말하고, 예를 들면 전기 광학 장치나 메모리를 구비하여 구성된다. 그 구성에 특별히 한정은 없지만, 예를 들면 IC 카드, 휴대전화, 비디오 카메라, 퍼스날 컴퓨터, 헤드마운트 디스플레이, 리어형 또는 프론트형의 프로젝터, 또한 표시기능 부착 팩스 장치, 디지탈 카메라의 파인더, 휴대형 TV, DSP 장치, PDA, 전자수첩, 전광게시판, 선전 광고용 디스플레이 등이 포함된다.

또 본 발명의 액티브 매트릭스 기판의 제조 방법은, 기재 위에 제1 배선을 형성하는 공정과, 상기 제1 배선 위에 절연막을 형성하는 공정과, 상기 절연막 위에 제2 배선 및 화소 전극을 각각 상기 제1 배선과 교차하도록 형성하는 공정과, 상기 제1 배선과 상기 제2 배선이 교차하는 제1 교차부와 상기 화소 전극과 상기 제2 배선이 교차하는 제2 교차부에 겹치도록, 상기 제2 배선 및 상기 화소 전극 위에 반도체막을 형성하는 공정을 구비하는 것을 특징으로 한다. 이에 의해 제2 배선과 화소 전극을 형성함에 있어서, 제1 배선과 화소 전극의 겹치는 위치가 화소 전극마다 달라도, 트랜지스터로서 기능할 수 있다.

또한, 상기 액티브 매트릭스 기판의 제조 방법은, 상기 반도체막이 잉크젯법 으로 도포된 액체 재료를 건조함으로써 형성되는 것을 특징으로 한다. 이에 의해 반도체막의 사용 재료를 감소시킬 수 있다.

또 상기 액티브 매트릭스 기판의 제조 방법은, 상기 반도체막이 잉크젯법으로 도포된 레지스트 영역을 남기고 패터닝 형성되어 이루어지는 것을 특징으로 한다.

또 상기 액티브 매트릭스 기판의 제조 방법은, 상기 기재 위에 형성된 얼라인먼트 마크를 검출하는 공정과, 상기 검출에 의해 얻은 검출치에 따라 상기 잉크젯법에 사용하는 잉크젯 헤드와 상기 기재의 상대 위치를 제어하는 공정을 구비하는 것을 특징으로 한다. 이 얼라인먼트 마크는 상기 제1 교차부 또는 제2 교차부라도 좋다.

[발명을 실시하기 위한 최량의 형태]

이하, 본 발명에 대하여 상세하게 설명한다.

[제1 실시 형태]

본 실시 형태에서는 본 발명의 액티브 매트릭스 기판에 대하여 설명한다.

도 1은 본 발명의 액티브 매트릭스 기판을 나타내는 도면이고, (a)는 평면도, (b)는 A―A’에서의 종단면도이다. 또 도 2는 도 1의 (a)의 회로도이다. 또, 이하의 설명에서는, 도 1의 (b) 중의 반도체막(102) 방향을 「상(上)」, 기재(100) 방향을 「하(下)」라고 한다.

도 1의 액티브 매트릭스 기판은, 기재(100) 위에 제1 배선(101)이 대략 일정한 간격을 두고 형성되어 있다. 이 위에 절연막(105)이 형성되고, 또 이 위에, 제 2 배선(102)과 화소 전극(103)이 패터닝되어 있다. 또 반도체막(104)이 제1 배선(101)과 제2 배선(102)이 교차하는 영역과, 제1 배선(101)과 화소 전극(103)이 교차하는 영역에 겹치도록 마련되어 있다. 따라서 반도체막(104)은 적어도 제2 배선(102)과 화소 전극(103)과, 절연막(105)을 덮고 있다.

또 복수의 화소 전극(103)으로 형성되는 표시 영역에 있어서, 제1 배선(101)과 제2 배선(102)은, 일정한 폭을 가진 띠 모양의 형상을 하고, 그 길이 방향에 있어서, 화소 전극의 주기에 대응한 구조를 갖지 않는다. 한편, 화소 전극(103)의 한 변은 제2 배선(102)과 병행하고, 일정한 간격을 두고 배치되어 있다.

이 구성에서는, 제1 배선(101)이 제2 배선(102), 및 화소 전극(103)과 교차하는 영역 근방이 트랜지스터(110)로서 작용하여, 화소 전극(103)의 전압을 제어한다. 즉, 제1 배선(101)에 전압이 인가됨으로써 트랜지스터(110)가 온 상태·오프 상태 사이를 스위칭함으로써, 제2 배선(102) 상에 설정된 전압 신호가 화소 전극(103)의 전압을 변화시키거나, 유지시키거나 한다. 그 결과, 액티브 매트릭스 기판 위의 임의인 화소 전극(103)의 전압을 제어하는 것이 가능하게 된다.

본 발명의 특징은, 트랜지스터(110)의 화소 전극(103)에 있어서의 상대 위치가 변화할 수 있다는 점이다. 또는, 상대 위치의 변화를 허용하는 구조라 해도 좋다. 예를 들면 도 1에 나타내는 화소 전극(103)의 아랫변으로부터 트랜지스터(110)까지의 거리(ΔY1, ΔY2, ΔY3)가 반드시 일치한다고는 할 수 없다. 이와 같은 상대 위치의 변화는, 예를 들면 기재(100)의 신축(伸縮)에 의해 일어날 수 있다. 제1 배선(101), 제2 배선(102), 화소 전극(103)을 형성하는 공정 중에, 이와 같은 기재(100)의 신축이 일어나면, 상대 위치(혹은 거리(ΔY1, ΔY2, ΔY3))가 액티브 매트릭스 기판 위에서 변화하게 된다. 유리 기판을 사용했을 경우도, 열수축에 의해 이와 같은 어긋남이 발생할 수 있고, 또 플라스틱 기판에서는 한층 더 현저하다. 플라스틱 기판의 경우, 열수축뿐만 아니라, 흡습, 응력에 의한 수축도 크다.

도 2에는 기재(100) 위에 제1 배선(101)을 형성한 모양을 나타낸다. 이 공정에는 후술하는 몇 가지 방법을 사용할 수 있지만, 일례로서는, 도전체 박막 형성과 포토리소그래피, 에칭에 의해 행하여진다. 즉, 진공증착법, 스퍼터링법 등에 의해 도전체의 균일한 박막(101a)을 기재(100) 위에 형성한 후, 포토레지스트의 도포, 포토마스크를 사용한 노광, 현상을 거친 후, 박막 위에 남은 포토레지스트를 마스크로서 도전체를 에칭함으로써, 도 2와 같은 패터닝된 도전체 박막을 얻을 수 있다.

이렇게 하여 얻어진, 제1 배선(101)의 간격(ΔX1)(편의상 실측치라고 한다)은, 포토마스크 위에 그려진 오리지널 패턴의 간격(ΔX2)(편의상 이론치라고 한다)과 동일할 것이다. 그러나 실제로는, 상기한 바와 같이 기재(100)는 온도, 흡습도, 응력, 가열이력(加熱履歷) 등에 의해 신축하여, 엄밀히는 실측치(ΔX1)와 이론치(ΔX2)는 일치하지 않는다.

다음에 절연막(105)을 기재(100), 제1 배선(101) 위에 형성한다. 절연막(105)은 액체 재료 혹은 기상으로부터 얻을 수 있다. 상세하게는 후술하지만, 대표적으로는, 절연성 고분자의 용액을 스핀 코팅함으로써 균일한 절연막(105)을 얻 을 수 있다. 고분자막은 가교 반응에 의해 불용화할 수 있다. 또 폴리실리케이트, 폴리실록산, 폴리실라잔과 같은 용액을 도포하고, 도포막을 산소, 또는 수증기의 존재 하에서 가열함으로써, 용액 재료로부터 SiO₂의 절연막(105)을 얻을 수 있다.

또 이 절연막(105) 위에 제2 배선(102)과 화소 전극(103)을 형성한다. 이 공정을 위해서는, 제1 배선(101)을 형성한 공정과 같은 방법을 사용할 수 있다. 즉, 진공증착법, 스퍼터링법 등에 의해 도전체의 균일한 박막을 절연막(105) 위에 형성한 후, 포토레지스트의 도포, 포토마스크를 사용한 노광, 현상을 거친 후, 박막 위에 남은 포토레지스트를 마스크로서 도전체를 에칭함으로써, 제2 배선(102)과 화소 전극(103)(도면에는 나타내지 않음)을 제1 배선(101)과 교차하도록, 절연막(105)을 거쳐 형성할 수 있다.

도 3에는 데이타선(102)과 화소 전극(103)이, 주사선(101)과 교차하는 모양을 나타낸다. 여기서는, 액티브 매트릭스 기판 위의 제1 배선과 화소 전극(103)의 한 변(밑변)의 거리를 ΔY1, ΔY2, ΔY3로서 나타냈다. 화소 전극(103)의 제2 배선(102)의 길이 방향의 화소 피치는 제1 배선(101)의 간격과 같아지도록 설계되어 있다. 그 때문에 거리(ΔY1, ΔY2, ΔY3)는 설계상은 같아진다. 그러나, 상술한 바와 같이 기재(100)의 신축을 무시할 수 없을 경우, 화소 전극(103)의 제2 배선(102)의 길이 방향의 화소 피치는 제1 배선(101)의 간격에 반드시 일치하지 않게 되는 결과, 거리(ΔY1, ΔY2, ΔY3)가 각각 다름이 일어날 수 있다. 도 3에서는 이 차이를 극단적으로 나타내고 있지만, 실제로는, 표시 영역의 가장자리에 가까운 영역 간을 비교했을 경우 용이하게 인식되는 정도이다.

이어서, 도 1에 나타낸 바와 같이, 반도체막(104)을 이 위에 형성한다. 이 경우, 균일하게(전면에) 반도체막(104)을 형성하는 것도 가능하지만, 필요한 영역에만 섬 모양으로 형성되는 것이 바람직하다. 즉, 제2 배선(102)과 화소 전극(103)이, 제1 배선(101)과 교차하는 영역을 덮도록 반도체막을 형성한다. 이 경우의 패터닝 방법으로서, 포토리소그래피를 사용하는 것도 가능하지만, 잉크젯법을 사용한 방법이 가장 바람직하다. 왜냐하면, 잉크젯법에서는, 반도체막(104)을 형성하는 재료를, 또는, 반도체막(104)을 패터닝함에 필요한 레지스트를 제2 배선(102)과 화소 전극(103)이, 제1 배선(101)과 교차하는 영역을 덮도록 선택적으로 형성하는 것이 가능하기 때문이다. 잉크젯법에서는, 잉크젯 헤드를 기재(100) 위를 주사하면서, 잉크젯 노즐로부터 액체 재료를 토출한다. 잉크젯 노즐의 간격은, 잉크젯 헤드의 노즐 열을 주사 방향에 대하여 기울임으로써, 자유자재로 바꿀 수 있고, 토출하는 타이밍도 자유자재로 조정가능하므로, 표시 영역 전면에 걸쳐, 제2 배선(102)과 화소 전극(103)이, 제1 배선(101)과 교차하는 영역을 덮도록 반도체막(104)의 섬을 형성하는 것은, 곤란하지 않다.

반도체막(104)으로서는 유기 반도체가 적합하다. 가용성의 유기 반도체를 용제에 녹이고, 잉크젯 헤드로 도포·건조하는 것이 가장 간편한 반도체막(104)의 형성 방법이다. 유기 반도체의 전구체 용액을 도포·건조한 후, 열처리에 의해 반도체로 변환하여 반도체막(104)을 얻을 수도 있다.

또는, 반도체막(104)을 우선 균일하게 절연막(105), 제2 배선(102)과 화소 전극(103) 위에 형성한 후, 잉크젯법을 사용하여 레지스트를 제2 배선(102)과 화소 전극(103)이 제1 배선(101)과 교차하는 영역을 덮도록 도포한다. 그리고 반도체막(104)을 에칭하여, 상기 영역에만 반도체층(104)을 남기도록 패터닝할 수 있다.

어떻게 하든, 잉크젯법과 같이 기재(100) 위의 기존 패턴에 대하여 적응가능한 방법을 사용하여 반도체막(104)을 패터닝을 행하는 것이 바람직하다. 왜냐하면, 본 발명이 특히 유효한 경우로서, 기재(100)로 플라스틱 기판을 사용하는 경우를 들 수 있고, 이 때, 반도체막(104)의 섬을 형성하는 위치는 반드시 일의적으로 결정되지 않기 때문이다. 그것은 이미 설명한 바와 같이 플라스틱 기판에서는 온도, 흡습도, 응력, 가열이력 등에 의해 신축하므로, 제2 배선(102)과 화소 전극(103)이 제1 배선(101)과 교차하는 영역의 위치가 변동하기 때문이다. 잉크젯법 이외에도 디스펜서를 사용하거나 레이저광을 주사하여 패터닝하거나 하는 것도 유효하다.

이상, 이와 같이 하여, 각각의 화소 전극(103)에 트랜지스터(110)를 형성할 수 있다. 화소에는 화소 용량을 증가시키기 위한 용량선을 갖게 할 수도 있다. 이것은, 제1 배선(101)을 형성하는 것과 동시에, 또 이것과 평행하게 형성한다. 용량선은 각 화소 전극(103)과 절연체(105)를 떼어 놓고 형성되어, 화소 전극(103) 위에 축적되는 전하의 양을 증대할 수 있다.

이하 트랜지스터(110)를 구성하는 각부에 대하여, 더 상세하게 설명한다.

기재(100)는 트랜지스터(110)를 구성하는 각층(각부)을 지지하는 것이다. 기재(100)로는 예를 들면 유리 기판, 폴리이미드, 폴리에틸렌테레프탈레이트(PET), 폴리에틸렌나프탈레이트(PEN), 폴리에테르술폰(PES), 방향족 폴리에스테르(액정 폴리머), 폴리메틸메타아크릴레이트(PMMA), 폴리카보네이트 등으로 구성되는 플라스틱 기판(수지 기판), 석영 기판, 실리콘 기판, 갈륨비소 기판 등을 사용할 수 있다. 트랜지스터(110)에 가요성을 부여할 경우에는, 기재(100)로는 수지 기판이 선택된다.

이 기재(100) 위에는 하지층이 마련되어 있어도 좋다. 하지층으로서는 예를 들면 기재(100)를 투과하는 가스를 차단하는 가스 배리어층으로서, 기재(100) 표면으로부터의 이온의 확산을 방지하는 목적, 제1 배선(101)과 기재(100)의 밀착성(접합성)을 향상시키는 목적 등에 의해 마련된다.

하지층의 구성 재료로서는, 특별히 한정되지 않지만, 기재(100)로 유리 기판을 사용할 경우에는, 산화규소(SiO₂), 질화규소(SiN), 자외선 경화 수지 등이 적합하게 사용될 수 있다.

제1 배선(101)은 트랜지스터(110)의 게이트 전극으로서 작용하고, 여기에 인가되는 전압에 의해, 트랜지스터(110)의 소스·드레인 간에 흐르는 전류를 제어할 수 있다. 제1 배선(101)은 전기전도성이 있는 재료로 구성된다. 예를 들면 Pd, Pt, Au, W, Ta, Mo, Al, Cr, Ti, Cu 또는 이들을 함유하는 합금 등의 금속 재료, ITO, FTO, ATO, SnO₂ 등의 도전성 산화물, 카본블랙, 카본 나노 튜브, 풀러렌 등의 탄소 재료, 폴리아세틸렌, 폴리피롤, PEDOT(폴리에틸렌디옥시티오펜(poly- ethylenedioxythiophene))과 같은 폴리티오펜, 폴리아닐린, 폴리(p-페닐렌), 폴리(p-페닐렌비닐렌), 폴리플루오렌, 폴리카르바졸, 폴리실란 또는 이들의 유도체 등의 도전성 고분자 재료 등을 들 수 있고, 통상 염화철, 요오드, 강산, 유기산, 폴리스티렌술폰산 등의 고분자로 도프되어 도전성이 부여된 상태로 사용할 수 있다. 또한, 이들 중의 1종 또는 2종 이상을 조합시켜 사용할 수 있다.

제1 배선(101)의 폭은 트랜지스터(110)의 채널 폭을 결정한다. 즉, 다른 조건이 동일하면, 제1 배선(101)의 폭이 커질수록, 보다 큰 소스·드레인간 전류를 제어할 수 있지만, 게이트 입력의 용량은 커진다. 제1 배선(101)의 폭은 1∼100미크론이 적당하며, 3∼30미크론이 보다 적합하다. 제1 배선(101)의 두께(평균)는 특별히 한정되지 않지만, 0.1∼2000 nm 정도인 것이 바람직하며, 1∼1000 nm 정도인 것이 더 바람직하다.

절연막(105)은 주로 유기 재료(특히 유기 고분자 재료)로 구성되어 있는 것이 바람직하다. 유기 고분자 재료를 주재료로 하는 절연막(105)은, 그 형성이 용이함과 동시에, 반도체막(104)에 유기 반도체를 채용했을 경우, 이것과의 밀착성의 향상을 꾀할 수도 있다.

이와 같은 유기 고분자 재료로서는, 예를 들면 폴리스티렌, 폴리이미드, 폴리아미드이미드, 폴리비닐페닐렌, 폴리카보네이트, 폴리메틸메타크릴레이트와 같은 아크릴계 수지, 폴리테트라플루오로에틸렌(PTFE)과 같은 불소계 수지, 폴리비닐페놀 혹은 노볼락 수지와 같은 페놀계 수지, 폴리에틸렌, 폴리프로필렌, 폴리이소부틸렌, 폴리부텐 등의 올레핀계 수지 등을 들 수 있고, 이들 중의 1종 또는 2종 이 상을 조합시켜 사용할 수 있다.

절연막(105)의 두께(평균)는 특별히 한정되지 않지만, 10∼5000 nm 정도인 것이 바람직하며, 100∼1000 nm 정도인 것이 보다 바람직하다. 절연막(105)의 두께를 상기 범위로 함으로써, 제2 배선(102) 및 화소 전극(103)과, 제1 배선(101)을 확실하게 절연하면서, 소스·드레인간 전류, 게이트 용량을 조정할 수 있다.

또, 절연막(105)은 단층 구성의 것에 한정되지 않고, 복수층의 적층 구성의 것이라도 좋다.

또 절연막(105)의 구성 재료로는, 예를 들면 SiO₂ 등의 무기 절연 재료를 사용할 수도 있다. 폴리실리케이트, 폴리실록산, 폴리실라잔과 같은 용액을 도포하고, 도포막을 산소, 또는 수증기의 존재 하에서 가열함으로써, 용액 재료로부터 SiO₂를 얻을 수 있다. 또 금속 알콕시드 용액을 도포한 후, 이것을 산소 분위기에서 가열함으로써 무기 절연 재료를 얻을(졸겔법으로서 알려진) 수 있다.

절연막(105) 위에는 제2 배선(102) 및 화소 전극(103)이 형성된다. 제2 배선(102) 및 화소 전극(103)은, 트랜지스터(110)의 소스·드레인 전극으로서 작용하고, 이들 사이의 반도체막(104)을 전류가 흐른다.

제2 배선(102) 및 화소 전극(103)은 도전성 재료로 구성된다. 화소 트랜지스터(110)가 p형의 전계 효과 트랜지스터일 경우, 제2 배선(102) 및 화소 전극(103)으로는 일함수가 큰 금속, 혹은 p형으로 도프된 반도체가 바람직하다. 일함수가 비교적 큰 도전 재료로서는, Ni, Cu, Co, Au, Pd, Pt, Ag 등의 금속 재료를 들 수 있고, 이들 중의 1종 또는 2종 이상을 조합시켜 사용할 수 있다. 또 ITO, FTO, ATO, SnO₂ 등의 도전성 산화물, 카본블랙, 카본 나노 튜브, 풀러렌 등의 탄소 재료, 폴리아세틸렌, 폴리피롤, PEDOT(폴리-에틸렌디옥시티오펜)과 같은 폴리티오펜, 폴리아닐린, 폴리(p-페닐렌), 폴리(p-페닐렌비닐렌), 폴리플루오렌, 폴리카르바졸, 폴리실란 또는 이들의 유도체 등의 도전성 고분자 재료 등을 들 수 있고, 통상 염화철, 요오드, 강산, 유기산, 폴리스티렌술폰산 등의 고분자로 도프되어 도전성을 부여한 상태로 사용할 수 있다. 또한, 이들 중의 1종 또는 2종 이상을 조합시켜 사용할 수 있다.

트랜지스터(110)가 n형의 전계 효과 트랜지스터일 경우, 일함수가 작은 금속, 예를 들면 Al, Ti, Cr, Li, Mg, Ca, 희토류 금속 등, 또는 n 도프한 반도체를 사용한다. 이렇게 함으로써 제2 배선(102)으로부터의 전자의 주입 장벽을 작게 할 수 있다. 상기와 같은 금속 재료와 LiF, AlF, CsF 등의 전자 주입을 증진하는 불화 물, 산화물을 적층하는 것도 유효하다.

반도체막(104)이 제2 배선(102) 및 화소 전극(103), 그리고 절연막(105)에 접촉하도록 형성된다. 반도체 재료로서는, 아모퍼스 Si, 다결정 Si, ZnO 등의 무기 반도체도 유효하지만, 플라스틱 기판 위에도 저온에서 반도체막(104)을 형성할 수 있는 점에서, 유기 반도체 재료가 적합하다.

유기 반도체 재료로서는, 예를 들면 나프탈렌, 안트라센, 테트라센, 펜타센, 헥사센, 프탈로시아닌, 페릴렌, 히드라존, 트리페닐메탄, 디페닐메탄, 스틸벤, 아 릴비닐, 피라졸린, 트리페닐아민, 트리아릴아민, 프탈로시아닌 또는 이들의 유도체와 같은 저분자의 유기 반도체 재료나, 폴리-N-비닐카르바졸, 폴리비닐피렌, 폴리비닐안트라센, 폴리티오펜, 폴리헥실티오펜, 폴리(p-페닐렌비닐렌), 폴리티에닐렌비닐렌(polythienylenevinylene), 폴리아릴아민, 피렌포름알데히드 수지, 에틸카르바졸포름알데히드 수지, 플루오렌-비티오펜 공중합체, 플루오렌-아릴아민 공중합체 또는 이들의 유도체와 같은 고분자의 유기 반도체 재료를 들 수 있고, 이들 중의 1종 또는 2종 이상을 조합시켜 사용할 수 있다. 또는, 티오펜, 트리페닐아민, 나프탈렌, 페릴렌, 플루오렌 등을 포함하는 올리고머를 사용할 수 있다.

[제2 실시 형태]

이어서, 본 발명의 액티브 매트릭스 기판의 제조 방법에 대하여 상세하게 설명한다.

기재(100) 또는 기재(100) 위에 마련된 하지층 위에 제1 배선(101)을 상술한 재료로 형성한다. 그를 위해서는, 포토리소그래피법, 선택 도금법, 혹은 인쇄법을 사용한다. 포토리소그래피법에는 또한 에칭을 사용하는 방법과, 리프트 오프(lift off)를 사용하는 방법이 있다. 에칭법에서는 균일하게 형성한 도전체층을 포토레지스트를 마스크로서 에칭함으로써 패터닝한다. 리프트 오프법에서는 패터닝된 포토레지스트 위에, 도전체층을 균일하게 형성하고, 포토레지스트 위에 놓인 도전체층을 포토레지스트와 함께 박리, 제거함으로써, 제1 배선(101)을 형성한다. 여기서, 도전체층을 균일하게 형성하는 방법으로서는 증착법, 스퍼터링법, 화학 기상 디포지숀법 등 진공 중에서 행하는 방법, 또는, 액체 재료를 스핀 코팅법, 딥법, 닥터 블레이드법 등으로 도포하는 방법, 또한, 전해 도금, 무전해 도금법을 사용할 수 있다. 선택 도금법은, 무전해 도금법에 있어서, 필요한 장소, 여기서는 제1 배선(101)이 있어야 할 장소에만 도금층을 형성하는 방법이다. 에칭을 필요로 하지 않으므로 효율적인 제조가 가능하다. 이것은 포토레지스트 또는 대전제어제를 패터닝해 두고, 무전해 도금의 개시에 필요한 촉매를 선택적으로 기재(100) 위에 흡착시킴으로써 행한다.

인쇄법으로는 스크린 인쇄, 옵셋(offset) 인쇄, 잉크젯 인쇄 등의 방법을 들 수 있다. 금속 입자의 분산액, 도전성 고분자의 용액·분산액, 저융점 금속을 잉크로서, 도전부에만 잉크를 도포·건조 혹은 고화시킴으로써 소망 패턴을 얻는 것이 가능하다.

이어서 절연막(105)을 제1 배선(101) 위에 형성한다. 절연 재료 또는 그 전구체를 함유하는 용액을, 도포법을 사용하여, 제1 배선(101) 위 또는 기재(100) 위에 도포(공급)한 후, 필요에 따라, 이 도포막에 대하여 후처리(예를 들면 가열, 적외선의 조사, 초음파의 부여 등)를 행함으로써 형성할 수 있다.

또 도포법으로는, 상기와 같은 방법을 사용할 수 있다. 제1 배선(101)이 가용(可溶)인 유기 반도체 재료로 구성되어 있을 경우에는, 절연 재료용의 용매가, 제1 배선(101)을 팽윤시키거나 용해하지 않는 것을 선택할 필요가 있다.

또 도포법으로 균일하게 절연막(105)을 형성하는 대신에, 인쇄법에 의해 절연막(105)을 필요한 영역에만 형성하는 것도 유효하다. 제1 배선(101)을 제2 배선(102) 및 화소 전극(103)으로부터 절연할 필요가 있기 때문에, 표시 영역에 있어서 절연막(105)은 적어도 제1 배선(101) 위를 덮을 것이 필요하다. 인쇄법에 의해, 제1 배선(101)을 덮도록 띠 모양으로 절연막(105)을 형성하는 것이 유효하다.

또한, 도포법이나 인쇄법에 비해, 비용이 드는 설비가 필요하게 되지만, 진공 중에서의 제막 방법도 적용가능하다. 진공 중에서의 제막 방법으로는 진공증착법, 스퍼터링법, 화학기상법(CVD법) 등을 들 수 있고, 어느 것이나 진공조 중에 원료로 되는 고체나 가스를 도입하고, 가열 수단, 혹은 플라즈마에 의해 고온 상태로 함으로써 박막화한다. 예를 들면 이산화규소나 질화규소 타깃을 아르곤 플라즈마에 의해 스퍼터링할 수 있다. 또는, 아르곤 가스 대신에, 산소나 질소 가스를 도입하고, 그 플라즈마에 의해 산화규소나 질화규소를 얻는 것도 가능하다. 또 실란 가스·산소 가스·암모니아 가스 등을 도입하고, 열로 혹은 플라즈마로 이들을 반응시킴으로써 유전체를 얻는 것도 가능하다. 이들 방법은 고품질의 박막을 얻을 수 있기 때문에, 고품질의 소자를 제작함에 사용할 수 있다.

이어서, 제2 배선(102) 및 화소 전극(103)을 패터닝한다. 절연막(105) 위에 제2 배선(102) 및 화소 전극(103)이 형성된다, 절연막(105)이 패터닝되어 있는 경우에는, 제2 배선(102) 및 화소 전극(103)은 기판(100) 또는 기판(100) 위에 마련된 하지층 위에 형성되는 영역도 있다. 제2 배선(102) 및 화소 전극(103)을 형성하기 위해서는, 상술한 제1 배선(101)의 형성 방법과 완전히 같은 방법으로 형성할 수 있다. 본 발명의 특징으로서, 기판 혹은 마스크의 신축을 허용하여 트랜지스터 구조를 형성할 수 있기 때문에, 마스크나 인쇄 원반을 사용하는 방법도 양호하게 적응이 가능하다. 예를 들면 포토리소그래피에 의한 에칭이나 리프트 오프를 사용 하여, 증착(스퍼터링)한 금속층을 패터닝하여 제2 배선(102) 및 화소 전극(103)을 얻는 것이 가능하다. 또 선택성 무전해 도금을 행하기 위한, 프리패터닝으로서 석영 마스크를 사용한 노광을 행할 수도 있다. 또한, 스크린 인쇄를 사용하여, 도전체를 인쇄하는 것도 가능하다.

트랜지스터(110)를 형성하는 프로세스의 마지막 스텝으로서, 반도체막(104)을 형성한다. 이 때문에, 도포법, 인쇄법, 진공제막법 등을 사용하는 것이 가능하다. 반도체막(104)을 도 1에 나타나 있는 바와 같이 트랜지스터(110)마다 패터닝하는 것이 가장 바람직하다. 이 경우에는 복수의 트랜지스터(110) 사이의 간섭을 최저한으로 할 수 있다. 이 경우, 인쇄법을 사용하면, 박막의 형성과, 패터닝을 동시에 끝낼 수 있다. 이 경우, 트랜지스터(110)의 전극에 위치맞춤하여 반도체막(104)을 형성할 필요가 있다. 즉, 제1 배선(101)이 제2 배선(102) 및 화소 전극(103)과 교차하고 있는 영역에 반도체막(104)을 형성할 필요가 있다. 이와 같은 요청에 가장 적당하게 대응할 수 있는 것이 잉크젯 인쇄법이다. 잉크젯 인쇄법은 비접촉의 인쇄이기 때문에, 위치맞춤을 양호하게 행하는 것이 가능하다. 또한, 복수 노즐을 갖는 잉크젯 헤드를 사용하여, 반도체막(104)의 형성을 행할 때, 노즐의 주기와 트랜지스터(110)의 주기를 합치시키기 위해, 잉크젯과 기판의 상대 주사 방향에 대하여, 잉크젯 헤드를 회전시키는 것이 유효하다. 이 회전에 의해 자유롭게 트랜지스터(110)의 주기에 대응할 수 있으므로, 본 발명과 같이 기판의 신축을 허용하는 소자 구조에 있어서는 가장 적합한 제조 방법이다.

그리고, 제1 배선(101)이 제2 배선(102)과 교차하고 있는 제1 교차부, 또는 화소 전극(103)과 교차하고 있는 제2 교차부를 얼라인먼트 마크로서 광학적으로 검출하고, 위치맞춤과 상기 잉크젯 헤드의 회전을 행한다. 광학적인 검출 방법은, CCD와 같은 이차원 광학 검출 소자와 렌즈를 조합시킨 소자에 의해 대상물의 2차원 상을 얻고, 계산기에 의해 화상 처리 검출을 행하는 방법이 가장 간편하다.

잉크젯 인쇄법 이외의 인쇄법에서는, 인쇄 원반 등을 소자에 접촉시킬 필요가 있어, 소자를 손상하거나 위치맞춤이 곤란해질 가능성은 있지만, 물론 기술적으로 실현은 가능하다. 예를 들면 스크린 인쇄를 사용할 경우, 미리 광학적 검출 수단에 의해 소자와 스크린 인쇄용의 원반의 상대 위치를 검출해 둠으로써 위치맞춤이 가능하다.

도포법이나 진공제막법에 의하면, 균일하게 패터닝되어 있지 않은 반도체막(104)을 용이하게 얻을 수 있다. 반도체막(104)이 진성 반도체로, 바이어스를 인가하지 않은 상태에서 전기 저항이 충분히 높으면, 소자 사이의 간섭은 비교적 작기 때문에, 패터닝되어 있지 않은 반도체막(104)이라도 실시가능하다. 다만, 인접하는 화소 사이의 거리를 크게 하고, 인접하는 제2 배선(102) 사이에 형성되는 트랜지스터의 채널 길이를 크게 할 필요가 있다. 그 때문에 개구율이 저감해버린다는 문제를 갖는다.

또 균일하게 반도체막(104)을 형성한 후, 인쇄법과 조합시켜 패터닝하는 것도 가능하다. 레지스트로 되는 재료를 인쇄법으로 패터닝하고, 이것을 이용하여, 반도체막(104)을 에칭함으로써 패터닝하는 것이 가능하다.

[제3 실시 형태]

도 1의 액티브 매트릭스 기판의 변형예로서, 도 4에 나타내는 구조가 가능하다. 이 구조에서는, 화소 전극(103)이 (103a)와 (103b)로 분할되어 있고, 제2 배선(102)에 의해 격리되어 있다. 반도체막(104)은 화소 전극(103a)과 화소 전극(103b)과 제2 배선(102)에 겹치도록 형성되어 있다. 이 경우, 표시 장치의 화소로서는 분할된 화소 전극(103a)과 화소 전극(103b)은 하나의 화소 전극으로서 작동한다. 도 1의 구성에서는, 반도체막(104)을 형성할 때에, 인접하는 화소 전극(103) 사이를 연결하도록 반도체막(104)이 형성되는 것은 바람직하지 않다. 화소 사이의 간섭이 일어나버려, 반도체막(104)을 패터닝한 의미가 없어져 버리기 때문이다. 그 때문에 반도체막(104)을 패터닝할 때, 인접하는 화소 전극에 반도체막(104)이 미치지 않도록 해야 한다. 그러나, 신축이 큰 플라스틱 기판 등에서는 반드시 정밀한 위치맞춤을 달성할 수 없는 결과, 인접 화소 전극 간에 반도체막(104)이 겹칠 가능성이 있다. 이와 같은 곤란을 회피하기 위해서는, 반도체막(104)을 화소의 중앙에 가까운 장소에 마련하는, 즉, 도 4의 구성을 채용하는 것이 유효하다. 약간 반도체막(104)의 위치가 벗어나거나 크기가 변동해도, 복수의 화소간이 연결될 우려가 없다.

[제4 실시 형태]

상술한 액티브 매트릭스 기판은, 상기 광학 소자를 구비한 전기 광학 장치에 적합하게 이용할 수 있다. 또 전기 광학 장치를 구비한 전자 디바이스에 적합하게 이용할 수 있다. 도 5는 전기 광학 장치(600)을 포함하여 구성되는 각종 전자 디바이스의 예를 나타내는 도면이다.

도 5의 (A)는 휴대전화에의 적용예이며, 당해 휴대전화(830)는 안테나부(831), 음성출력부(832), 음성입력부(833), 조작부(834), 및 본 발명의 전기 광학 장치(600)를 구비하고 있다. 도 5의 (B)는 비디오 카메라에의 적용예이며, 당해 비디오 카메라(840)는 수상부(841), 조작부(842), 음성입력부(843) 및 전기 광학 장치(600)를 구비하고 있다. 도 5의 (C)는 텔레비전에의 적용예이며, 당해 텔레비전(900)은 전기 광학 장치(600)를 구비하고 있다. 또, 퍼스날 컴퓨터 등에 사용할 수 있는 모니터 장치에 대해서도 마찬가지로 전기 광학 장치(600)를 적용할 수 있다. 도 5의 (D)는 롤업식 텔레비전에의 적용예이며, 당해 롤업식 텔레비전(910)은 전기 광학 장치(600)를 구비하고 있다.

또, 전자 디바이스로서는 이것에 한정되지 않고, 전기 광학 장치(600)는 표시기능 부착 팩스 장치, 디지탈 카메라의 파인더, 휴대형 TV, 전자수첩, 전광게시판, 선전 광고용 디스플레이, IC 카드, PDA 등의 모든 전자 디바이스에 적용하는 것이 가능하다.

<실시예 1>

120미크론 두께의 폴리이미드 기판 위에, Cr을 1 nm과 Au를 100 nm 증착했다. 이 위에 포토레지스트를 도포하고, 제1 배선(101)과 제1 배선(101)을 외부에 배선하기 위한 전극에 대응하는 패턴을 갖는 포토마스크를 사용하여 노광한 후, 현상, 건조하고, Au층과 Cr층을 에칭했다. 제1 배선(101)의 폭은 20미크론으로 제작했다. 이어서, 폴리메틸메타아크릴레이트(PMMA)의 아세트산부틸 7% 용액을 균일하게 스핀 코팅으로 코팅하여, 약 1미크론 막두께의 절연막(105)을 형성했다. 그리 고 그 위에 Cr을 1 nm과 Au를 100 nm 증착했다. 이 위에 포토레지스트를 도포하고, 제2 배선(102), 화소 전극(103), 그리고 제2 배선(102)을 외부에 배선하기 위한 전극에 대응하는 패턴을 갖는 포토마스크를 사용하여 노광한 후, 현상, 건조하고, Au층과 Cr층을 에칭했다. 제2 배선(102)과 화소 전극(103) 사이의 간극의 크기는 5미크론을 얻었다. 화소 전극은 150미크론의 주기로 했다. 표시체로서의 해상도는 약 170 픽셀 퍼 인치이다. 그리고 마지막으로, 폴리플루오렌비티오펜의 시클로헥실 벤젠의 1% 용액을 잉크젯 헤드를 사용하여 제1 배선(101)이 제2 배선(102)과 화소 전극(103)에 교차하는 영역에 적하하고, 80℃에서 건조하여 반도체막(104)을 얻었다.

기판으로서 200 mm × 300 mm 사이즈를 사용하고, 패터닝 시에는 ±15도의 온도 범위에 들어가도록 주의한 바, 트랜지스터(110)의 화소 내에서의 상대 위치는 변화하고 있지만, 각 화소 전극에 대하여 하나의 트랜지스터(110)를 형성할 수 있었다. 트랜지스터로서는 채널 길이 5미크론, 채널 폭 20미크론 사이즈의 것으로서, 정상적으로 동작했다.

이 회로기판을, 전기 영동 입자를 포함하는 마이크로 캡슐을 대항 전극(ITO제) 위에 도포한 대항 기판(PET 필름을 기판으로 한다)과 접합시킨 바, 전기 영동 소자의 액티브 매트릭스 구동을 할 수 있음을 확인할 수 있었다.

<실시예 2>

기재(100), 제1 배선(101), 절연막(105), 제2 배선(102), 화소 전극(103)의 제조 방법은 실시예 1과 마찬가지로 행하였다. 다만, 제1 배선(101)의 폭은 10미 크론, 제2 배선(102)과 화소 전극(103)의 간극의 길이는 10미크론으로 했다. 다음으로 표시 영역 전면에 펜타센을 50 nm의 두께로 균일하게 증착 형성했다. 이대로는 화소 사이의 간섭이 크다고 생각되므로, 패터닝하여 반도체막(104)을 형성했다. 잉크젯 인쇄법을 사용하여, 폴리비닐알코올의 수용액 2.5%를, 트랜지스터(110) 영역에 도포했다. 그리고 산소 플라즈마로, 펜타센을 드라이 에칭했다. 폴리비닐알코올은 그대로 남겼다.

이 회로기판을, 전기 영동 입자를 포함하는 마이크로 캡슐을 대항 전극(ITO제) 위에 도포한 대항 기판(PET필름을 기판으로 한다)과 접합시킨 바, 전기 영동 소자의 액티브 매트릭스 구동을 할 수 있음을 확인할 수 있었다.

본 발명은 상술한 실시예에 한정되는 것은 아니고, 여러 변형이 가능하다. 예를 들면 본 발명은 게이트 전극을 기판측에 갖는 보텀 게이트 구조에서 설명했지만, 본 발명의 주지(主旨)는 게이트 전극을 기판으로부터 먼 측에 갖는 톱 게이트 구조에서도 실시가능하다. 또한, 본 발명은 실시 형태에서 설명한 구성과 실질적으로 동일한 구성(예를 들면 기능, 방법 및 결과가 동일한 구성, 혹은 목적 및 결과가 동일한 구성)을 포함한다. 또 본 발명은 실시 형태에서 설명한 구성의 본질적이지 않은 부분을 치환한 구성을 포함한다. 또 본 발명은 실시 형태에서 설명한 구성과 동일한 작용 효과를 얻을 수 있는 구성 또는 동일한 목적을 달성할 수 있는 구성을 포함한다.

본 발명의 액티브 매트릭스 기판은, 기재의 신축에 의한, 트랜지스터의 화소 전극에 있어서의 상대 위치의 변화를 허용한다.

Claims

기재 위에 복수의 제1 배선과, 복수의 상기 제1 배선과 교차하는 복수의 제2 배선과, 상기 제1 배선과 상기 제2 배선을 절연하는 절연막과, 상기 제2 배선에 이웃하는 복수의 화소 전극을 구비하고,

상기 복수의 화소 전극의 각각에 대응한 반도체막이 마련되고,

상기 반도체막은 상기 복수의 제1 배선과 상기 복수의 제2 배선이 교차하는 복수의 교차부 중 적어도 하나의 교차부와 상기 복수의 화소 전극 중 하나에 겹치는 것을 특징으로 하는 액티브 매트릭스 기판.
제1항에 있어서,

상기 복수의 화소 전극은, 상기 복수의 제1 배선이 형성된 제1층, 상기 복수의 제2 배선이 형성된 제2층, 및 상기 제1층과 상기 제2층 사이에 위치하는 제3층 중 어느 것에 형성되어 있는 것을 특징으로 하는 액티브 매트릭스 기판.
제1항에 있어서,

상기 반도체막은 상기 복수의 제2 배선 중 하나의 적어도 일부를 덮는 것을 특징으로 하는 액티브 매트릭스 기판.
제1항 내지 제3항 중 어느 한 항에 있어서,

상기 복수의 화소 전극 중, 상기 복수의 제2 배선의 하나를 거쳐 이웃하는 2개의 화소 전극은 상기 제2 배선의 적어도 일부와 겹쳐 있는 것을 특징으로 하는 액티브 매트릭스 기판.
제1항에 있어서,

상기 복수의 화소 전극의 상기 제1 배선과 겹치는 면적이 변화하는 것을 특징으로 하는 액티브 매트릭스 기판.
제1항에 있어서,

상기 복수의 화소 전극의 상기 제1 배선으로 분할되는 면적비가 변화하는 것을 특징으로 하는 액티브 매트릭스 기판.
제1항에 있어서,

상기 반도체막은 섬 모양으로 형성되어 있는 것을 특징으로 하는 액티브 매트릭스 기판.
제1항에 있어서,

상기 제2 배선과 상기 화소 전극은 동일한 재료로 이루어지는 것을 특징으로 하는 액티브 매트릭스 기판.
제1항에 있어서,

상기 기재는 가요성(可撓性)의 재질로 이루어지는 것을 특징으로 하는 액티브 매트릭스 기판.
제1항에 기재된 액티브 매트릭스 기판의 상기 화소 전극 위에 전기 광학 재료를 구비하는 것을 특징으로 하는 전기 광학 장치.
제10항에 기재된 전기 광학 장치를 구비하는 것을 특징으로 하는 전자 디바이스.
기재 위에 제1 배선을 형성하는 공정과,

상기 제1 배선 위에 절연막을 형성하는 공정과,

상기 절연막 위에 제2 배선 및 화소 전극을 각각 상기 제1 배선과 교차하도록 형성하는 공정과,

상기 제1 배선과 상기 제2 배선이 교차하는 제1 교차부와 상기 화소 전극과 상기 제2 배선이 교차하는 제2 교차부에 겹치도록, 상기 제2 배선 및 상기 화소 전극 위에 반도체막을 형성하는 공정을 구비하는 것을 특징으로 하는 액티브 매트릭스 기판의 제조 방법.
제12항에 있어서,

상기 반도체막은 잉크젯법으로 도포된 액체 재료를 건조함으로써 형성되는 것을 특징으로 하는 액티브 매트릭스 기판의 제조 방법.
제13항에 있어서,

상기 반도체막은 잉크젯법으로 도포된 레지스트 영역을 남기고 패터닝 형성되어 이루어지는 것을 특징으로 하는 액티브 매트릭스 기판의 제조 방법.
제13항 또는 제14항에 있어서,

상기 기재 위에 형성된 얼라인먼트 마크를 검출하는 공정과,

상기 검출에 의해 얻은 검출치에 따라 상기 잉크젯법에 사용하는 잉크젯 헤드와 상기 기재의 상대 위치를 제어하는 공정을 구비하는 것을 특징으로 하는 액티브 매트릭스 기판의 제조 방법.
제15항에 있어서,

상기 얼라인먼트 마크는 상기 제1 교차부 또는 제2 교차부인 것을 특징으로 하는 액티브 매트릭스 기판의 제조 방법.