KR20060051799A - 전자부품 실장용 필름 캐리어 테이프 및 플렉서블 기판 - Google Patents

전자부품 실장용 필름 캐리어 테이프 및 플렉서블 기판 Download PDF

Info

Publication number
KR20060051799A
KR20060051799A KR1020050090982A KR20050090982A KR20060051799A KR 20060051799 A KR20060051799 A KR 20060051799A KR 1020050090982 A KR1020050090982 A KR 1020050090982A KR 20050090982 A KR20050090982 A KR 20050090982A KR 20060051799 A KR20060051799 A KR 20060051799A
Authority
KR
South Korea
Prior art keywords
layer
antistatic
carrier tape
conductive
longitudinal direction
Prior art date
Application number
KR1020050090982A
Other languages
English (en)
Other versions
KR100721435B1 (ko
Inventor
유타카 이구치
Original Assignee
미츠이 긴조쿠 고교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미츠이 긴조쿠 고교 가부시키가이샤 filed Critical 미츠이 긴조쿠 고교 가부시키가이샤
Publication of KR20060051799A publication Critical patent/KR20060051799A/ko
Application granted granted Critical
Publication of KR100721435B1 publication Critical patent/KR100721435B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985Flexible insulating substrates
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0254High voltage adaptations; Electrical insulation details; Overvoltage or electrostatic discharge protection ; Arrangements for regulating voltages or for using plural voltages
    • H05K1/0257Overvoltage protection
    • H05K1/0259Electrostatic discharge [ESD] protection
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0393Flexible materials
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/16Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/167Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed resistors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09009Substrate related
    • H05K2201/09063Holes or slots in insulating substrate not used for electrical connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15Position of the PCB during processing
    • H05K2203/1545Continuous processing, i.e. involving rolls moving a band-like or solid carrier along a continuous production path
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0097Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/24Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24273Structurally defined web or sheet [e.g., overall dimension, etc.] including aperture
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/24Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

정전기의 발생·대전을 방지해서 반도체칩 실장라인의 신뢰성을 향상시킬 수 있는 전자부품 실장용 필름 캐리어 테이프 및 플렉서블 기판을 제공한다.
연속되는 절연층(12)의 적어도 표면에 설치된 도체층(11)을 패터닝해서 이루어지는 배선패턴(21)과, 해당 배선패턴(21)의 양측에 설치된 복수의 스프로켓 홀(22)을 갖는 전자부품 실장용 필름 캐리어 테이프(20)에 있어서, 상기 절연층(12)의 표면에는 길이방향으로 연속해서 도통층(25)이 설치되는 한편, 상기 절연층(12)의 이면의 적어도 폭방향 양측의 단부 또는 단부 근방에 길이방향에 걸쳐서 대전방지제로 이루어지는 대전방지층(31)이 설치되고, 상기 도통층(25) 또는 해당 도통층에 전기적으로 접속되어 있는 도체층과, 상기 대전방지층(31)이 폭방향 단면 또는 상기 스프로켓 홀(22)의 내주단면을 통해서 전기적으로 연결되어 있다.
절연층, 도체층, 배선패턴, 스프로켓 홀, 필름 캐리어 테이프, 대전방지층

Description

전자부품 실장용 필름 캐리어 테이프 및 플렉서블 기판{FILM CARRIER TAPE FOR MOUNTING ELECTRONIC DEVICES THEREON AND FLEXIBLE SUBSTRATE}
도1은, 본 발명의 실시형태1에 따른 전자부품 실장용 필름 캐리어 테이프를 나타내는 개략 구성도로서, 도1(a)는 평면도이고, 도1(b)는 단면도이다.
도2는, 본 발명의 다른 실시형태에 따른 전자부품 실장용 필름 캐리어 테이프의 개략구성을 나타내는 평면도이다.
도3은, 본 발명의 일실시형태에 따른 전자부품 실장용 필름 캐리어 테이프의 제조방법을 설명하는 단면도이다.
도4는, 본 발명의 다른 실시형태에 따른 전자부품 실장용 필름 캐리어 테이프를 나타내는 개략구성도로서, 도4(a)는 평면도이고, 도4(b)는 단면도이다.
도5는, 본 발명의 다른 실시형태에 따른 전자부품 실장용 필름 캐리어 테이프를 나타내는 개략구성도로서, 도5(a)는 평면도이고, 도5(b)는 단면도이다.
도6은, 본 발명의 다른 실시형태에 따른 전자부품 실장용 필름 캐리어 테이프를 나타내는 개략구성도로서, 도6(a)는 평면도이고, 도6(b)는 단면도이다.
(부호의 설명)
11 도체층 12 절연층
20 전자부품 실장용 필름 캐리어 테이프
21 배선 패턴 22 스프로켓 홀
23 절연 보호층 25,25A,25B 보강층
31,34 대전방지층 32,33 연결층
본 발명은 IC 또는 LSI 등의 전자부품을 실장하기 위해서 이용하는 전자부품 실장용 필름 캐리어 테이프 및 플렉서블 기판에 관한 것이다.
일렉트로닉스 산업의 발달에 따라, IC(집적회로), LSI(대규모 집적회로) 등의 전자부품을 실장하는 프린트 배선판의 수요가 급격히 증가하고 있지만, 전자기기의 소형화, 경량화, 고기능화가 요구되고, 이들 전자부품들의 실장방법으로서 최근에는 TAB 테이프, T-BGA 테이프, ASIC 테이프 등의 전자부품 실장용 필름 캐리어 테이프를 이용한 실장방식이 채용되고 있다. 특히, 개인용 컴퓨터, 휴대전화 등과 같이, 고정밀화, 박형화, 액정화면의 테두리 면적의 협소화가 요구되고 있는 액정표시소자(LCD)를 사용하는 전자산업에서, 그 중요성이 높아지고 있다.
여기서, 이와 같은 전자부품 실장용 필름 캐리어 테이프는, 폴리이미드로 이루어지는 절연층에, 예를 들면 반송용 스프로켓 홀이나 디바이스 홀 등을 형성한 후에, 스프로켓 홀을 이용해서 반송하면서, 절연층의 한쪽면에 설치된 도체층을 패터닝함으로써 배선패턴을 형성하고, 그 후, 필요에 따라서 배선패턴상에 절연보호층을 형성함으로써 제조된다.
또, 이와 같은 전자부품 실장용 필름 캐리어 테이프는 전자기기의 소형화 등에 수반해서, 그 자체의 박형화가 요구되고 있고, 최근 몇 년 사이에 비교적 막 두께가 얇은 절연층을 이용한 COF(칩 온 필름)테이프가 제안되고 있다.
그러나, 이와 같은 전자부품 실장용 필름 캐리어 테이프는 전자부품, 예를 들면 반도체칩(IC) 실장공정의 전후에도 릴로부터의 풀기, 감기가 행해지는데, 이 때 정전기의 발생·대전이 생기고 더 나아가 IC의 정전기 파괴를 일으킨다는 문제점이 있었다.
여기서, 전자부품 실장용 필름 캐리어 테이프와는 다른 플렉서블 기판(FPC)에 대해서는, 금속층을 설치한 플라스틱 필름기판의 이면 쪽에 대전방지층을 설치하는 제안이 행해지고 있지만(특허문헌 1 참조), 대전방지층의 표면에 보호층을 설치한다는 구성에서, 풀기, 감기를 할 때의 대전방지 목적이 아니다. 또, 이와 같이 대전방지층을 단순히 이면에 설치한 구성에서는, 특히 얇은 전자부품 실장용 필름 캐리어 테이프에서는 정전기의 발생·대전을 완전히 방지할 수 없다.
(특허문헌 1) 일본 특개평5-259591호 공보(특허청구의 범위 등)
본 발명은, 상술한 과제를 감안하여 이루어진 것으로, 정전기의 발생·대전을 방지하여 반도체칩 실장라인의 신뢰성을 향상시킬 수 있는 전자부품 실장용 필름 캐리어 테이프 및 플렉서블 기판을 제공하는 것을 목적으로 한다.
상기 과제를 해결하기 위해서, 본 발명의 제1형태는, 연속되는 절연층의 적 어도 표면에 설치된 도체층을 패터닝해서 이루어지는 배선패턴과, 해당 배선패턴의 양측에 설치된 복수의 스프로켓 홀을 갖는 전자부품 실장용 필름 캐리어 테이프에 있어서, 상기 절연층의 표면에는 길이방향으로 연속해서 도통층이 설치되는 한편, 상기 절연층의 이면의 적어도 폭방향 양측의 단부 또는 단부 근방에 길이방향에 걸쳐서 대전방지제로 이루어지는 대전방지층이 설치되고, 상기 도통층 또는 해당 도통층에 전기적으로 접속되어 있는 도체층과, 상기 대전방지층이 폭방향 단면 또는 상기 스프로켓 홀의 내주 단면을 통해서 전기적으로 연결되어 있는 것을 특징으로 하는 전자부품 실장용 필름 캐리어 테이프에 있다.
본 발명에 관한 제1 형태에서는, 이면에 설치된 대전방지층과 표면에 설치한 도통층이 전기적으로 연결되어 있기 때문에, 필름의 풀기, 감기 공정에서의 정전기 발생·대전이 확실히 방지된다.
본 발명의 제2 형태는, 제1 형태에서, 상기 도통층은 상기 도체층을 패터닝함으로써 상기 스프로켓 홀의 둘레부에 길이방향에 걸쳐 연속해서 설치된 도전패턴인 것을 특징으로 하는 전자부품 실장용 필름 캐리어 테이프에 있다.
본 발명에 관한 제2 형태에서는, 도통층은 배선패턴의 패터닝과 동일공정으로 형성할 수 있고, 또한 스프로켓 홀을 통한 반송공정에서의 보강층으로서도 작용한다.
본 발명의 제3 형태는, 제1 형태에서, 상기 도통층은 상기 도체층을 패터닝함으로써 폭방향 단부에 길이방향에 걸쳐서 간헐적으로 설치된 도전패턴인 것을 특징으로 하는 전자부품 실장용 필름 캐리어 테이프를 제공한다.
본 발명에 관한 제3 형태에서는, 도통층은 필름의 폭방향 단부에 설치된 띠모양 층이며, 배선패턴의 패터닝을 할 때 동시에 형성할 수 있다.
본 발명의 제4 형태는, 제1 형태에서, 상기 도통층은 상기 도체층을 패터닝함으로써 상기 스프로켓 홀과 상기 배선패턴 사이에 길이방향에 걸쳐서 연속해서 설치된 도전패턴인 것을 특징으로 하는 전자부품 실장용 필름 캐리어 테이프에 있다.
본 발명에 관한 제4 형태에서는, 도통층은 배선패턴과 스프로켓 홀 사이에 길이방향에 걸쳐서 설치된 띠모양 층이며, 배선패턴의 패터닝을 할 때 동시에 형성할 수 있다.
본 발명의 제5 형태는, 제1 형태에서, 상기 도통층은 폭방향 단부 및 상기 스프로켓 홀의 둘레부의 적어도 한쪽에 길이방향에 걸쳐서 연속해서 설치된 대전방지제로 이루어지는 도통용 대전방지층인 것을 특징으로 하는 전자부품 실장용 필름 캐리어 테이프에 있다.
본 발명에 관한 제5 형태에서는, 도통층은 대전방지제로 이루어지는 도통용 대전방지층이며, 길이방향에 걸쳐서 비교적 용이하게 형성할 수 있다.
본 발명의 제6 형태는, 제3~5의 어느 하나의 형태에서, 상기 스프로켓 홀의 주위에는 길이방향으로 연속하거나 일정 간격으로 불연속하게 상기 도체층을 패터닝해서 설치된 보강층을 구비하고, 해당 보강층과 상기 도통층이 길이방향의 소정 위치에서 도통되어 있는 것을 특징으로 하는 전자부품 실장용 필름 캐리어 테이프에 있다.
본 발명에 관한 제6 형태에서는, 스프로켓 주위의 보강층이 도통층과 도통되어 있고, 보강층을 통해서 발생한 정전기가 제전되어 대전이 방지된다.
본 발명의 제7 형태는, 제1~6항의 어느 하나의 형태에서, 상기 배선패턴의 각각과 상기 도통층이 전기적으로 연결되어 있는 것을 특징으로 하는 전자부품 실장용 필름 캐리어 테이프에 있다.
본 발명에 관한 제7 형태에서는, 각 배선패턴의 각각이 도통층과 도통되어 있기 때문에, 배선패턴을 통해서 발생한 정전기가 제전되어 대전이 방지된다.
본 발명의 제8 형태는, 연속되는 절연층의 표면에 설치된 도체층을 패터닝해서 이루어지는 배선패턴을 갖는 플렉서블 기판에서, 상기 절연층의 표면에는 길이방향으로 연속해서 도통층이 설치되는 한편, 상기 절연층의 이면의 적어도 폭방향 양측의 단부 및 단부 근방에 길이방향에 걸쳐서 대전방지제로 이루어지는 대전방지층이 설치되고, 상기 도통층 또는 해당 도통층에 전기적으로 접속되어 있는 도체층과, 상기 대전방지층이 폭방향 단면을 통해서 전기적으로 연결되어 있는 것을 특징으로 하는 플렉서블 기판에 있다.
본 발명에 관한 제8 형태에서는, 이면에 설치한 대전방지층과 표면에 설치한 도통층이 전기적으로 연결되어 있기 때문에, 필름의 풀기, 반송, 감기 공정에서의 정전기의 발생·대전이 확실히 방지된다.
(발명을 실시하게 위한 최량의 형태)
이하, 본 발명의 제1 실시형태에 관한 전자부품 실장용 필름 캐리어 테이프의 일예인 COF 필름 캐리어 테이프를 실시예에 기초해서 설명한다. 또한, 이하의 실시형태에서는 COF 필름 캐리어 테이프를 예를 들어서 설명하겠지만, TAB 테이프, FPC에 대해서도 실시할 수 있는 것은 말할 것도 없다.
도1에는, 일 실시형태에 관한 COF 필름 캐리어 테이프(20)를 나타낸다.
도1(a), 도1(b)에 나타낸 것과 같이, 본 실시형태의 COF 필름 캐리어 테이프(20)는 동층으로 이루어지는 도체층(11)과 폴리이미드 필름으로 이루어지는 절연층(12)으로 이루어지는 COF용 적층 필름을 이용해서 제조된 것이며, 도체층(11)을 패터닝한 배선패턴(21)과, 배선패턴(21)의 폭방향 양측에 설치된 스프로켓 홀(22)을 갖는다. 또, 배선패턴(21)상에는 솔더 레지스트 재료 도포용액을 스크린 인쇄법으로 도포해서 형성하거나 필름을 첨부한 절연보호층(23)을 가지며, 절연보호층(23)의 내측에는 반도체칩을 실장하는 부분에 배선패턴(21)의 일부인 이너리드(21a)가 노출되어 있고, 한편, 상기 이너리드(21a)와는 반대측의 절연보호층(23)의 외측에는, 배선패턴(21)의 일부이며, 외부 접속용 단자부로 이루어지는 아우터리드(21b)가 연장되어 설치되어 있다.
배선패턴(21)은 절연층(12)의 표면에 길이방향에 걸쳐서 복수개가 나란히 설치되어 있고, 이 복수개의 배선패턴(21)은 스프로켓 홀(22)의 내측에 설치된 도금용 도전 바(24)를 통해서 서로 연결되어 있다. 또한, 배선패턴은 절연층의 양면에 형성되어 있어도 된다(2-메탈 COF 필름 캐리어 테이프).
여기서, 도금용 도전 바(24)는 도금을 무전해 도금법(예를 들면, Sn 도금)으로 실시하는 경우에는 사용하지 않기 때문에 없어도 되지만, 물론 이 경우에도 존재해도 문제는 없다. 또, 무전해 도금을 하는 경우에는, 도2에 나타낸 것과 같이, 배선패턴(21)과의 결선을 절단한 독립된 패턴(24A)으로서도 좋다. 또한, 도금용 도전 바(24) 또는 패턴(24A)은 후술하는 것과 같이 대전방지제가 배선패턴(21)쪽으로의 흘러들어가는 것을 방지하는 댐 역할을 하고, 또 어스선으로서의 효과도 있다.
또, 스프로켓 홀(22)의 둘레부에는 도체층(11)으로 이루어지는 보강층(25)이 길이방향으로 연속해서 설치되어 있고, 본 실시형태에서는, 이것이 도통층으로서 작용한다. 또, 절연층(12)의 이면쪽에는 대전방지층(31)이 설치되어 있고, 상기 대전방지층(31)과 연속해서 도통층인 보강층(25)에 연결되는 연결층(32)이 스프로켓 홀(22)의 내면에 설치되어 있다.
여기서, 도체층(11)으로서는, 동 이외에, 알루미늄, 금, 은 등을 사용할 수도 있지만, 동층이 일반적이다. 또, 동층으로서는, 증착이나 도금으로 형성한 동층, 전해 동박, 압연 동박 등 모두 사용할 수 있다. 도체층(11)의 두께는, 일반적으로는 1~70㎛이며, 바람직하게는 5~35㎛이다.
한편, 절연층(12)으로서는, 폴리이미드 외에, 폴리에스테르, 폴리아미드, 폴리에테르설폰, 액정 폴리머 등을 이용할 수 있지만, 피로메릿산 2무수물과 4, 4'-디아미노디페닐에테르의 중합에 의해 얻어지는 전방향족 폴리이미드(예를 들면, 상품명:카프톤 EN;토레이 듀퐁사 제조)나 비페닐테트라카르복실산-2무수물과 파라페닐렌디아민(PPD)과의 중합물(예를 들면, 상품명:카피렉스S;우베 흥업사 제조)을 이용하는 것이 바람직하다. 또한, 절연층(12)의 두께는 일반적으로는, 12.5~125㎛이며, 바람직하게는 12.5~75㎛, 더욱 바람직하게는 12.5~50㎛이다.
여기서, COF용 적층필름은 예를 들면, 동박으로 이루어지는 도체층(11)상에, 폴리이미드 전구체나 바니시를 포함하는 폴리이미드 전구체 수지조성물을 도포해서 도포층을 형성하고, 용제를 건조시켜서 감기하고, 이어서 산소를 제거한 큐어로내에서 열처리하고, 이미드화해서 절연층(12)으로 함으로써 형성되지만, 물론 이것에 한정되는 것은 아니다. 예를 들면, 상술한 폴리이미드 필름 등의 절연필름에 니켈합금 등의 밀착강화층을 스퍼터링한 후, 동도금을 실시한 적층필름 외에, 캐스팅 타입, 동박에 열가소성 수지·열경화성 수지 등을 통해서 절연필름을 열압착한 열압착 타입의 적층필름을 들 수 있고, 본 발명에서는 어떤 것을 이용해도 좋다.
본 발명의 대전방지층(31) 및 연결층(32)은 대전방지제로 형성된다.
여기서, 대전방지제로서는 공지된 대전방지제를 사용할 수 있고, 예를 들면 공지된 각종 계면활성제 등의 유기계 대전방지제를 들 수 있다. 상기 유기계 대전방지제는, 그대로 또는 그것을 자외선 경화수지 또는 그 외의 수지로 이루어지는 바인더와 함께 도포법 등에 의해 설치해서 대전방지층(31) 및 연결층(32)으로 할 수 있다.
또, 대전방지층은 이형제로서도 작용하는 실리콘계 화합물을 대전방지제로서 이용해서 형성해도 된다. 즉, 실록산 결합(Si-O-Si 결합)을 갖는 화합물을 형성할 수 있다. 실리콘계 화합물로 이루어지는 층은 비교적 쉽게 형성할 수 있고, 반도체 장치 실장면에 전사했다고 해도, 반도체칩 실장 후의 몰드수지의 접착성에 악영향을 미치지 않기 때문이다.
여기서, 실리콘계 화합물, 즉 실록산 결합을 갖는 화합물로 이루어지는 층을 형성하는 대전방지제로서는 구체적으로는, 디실록산, 트리실록산 등의 실록산 화합물로부터 선택되는 적어도 일종을 함유하는 것을 들 수 있다. 또, 바람직한 대전방지제로서는, 도포 후 반응에 의해 실리콘계 화합물로 변화되는 화합물, 즉, 모노실란, 디실란, 트리실란 등의 실란 화합물 또는 실리카졸계 화합물 등을 포함하는 대전방지제를 이용하는 것이 바람직하다. 또한, 특히 바람직한 대전방지제로서는 실란 화합물의 일종인 알콕시 실란 화합물이나 실록산 결합의 전구체인 Si-NH-Si 구조를 갖는, 헥사메틸디실란, 퍼히드로실라잔 등의 실라잔 화합물을 함유하는 대전방지제를 들 수 있다. 이것들은 도포함으로써 또는 도포 후 공기중의 수분 등과 반응함으로써, 실록산 결합을 갖는 화합물이 되지만, 예를 들면, 실라잔 화합물에 대해서는, Si-NH-Si 구조가 잔존해 있는 상태라도 좋다.
이와 같은 각종 실리콘계 도전방지제는 일반적으로 용제로서 유기용제를 함유하고 있지만, 수용액 타입인 것 또는 에멀전 타입인 것을 사용해도 된다.
구체적인 예로서는, 디메틸실록산을 주성분으로 하는 실리콘계 오일, 메틸트리(메틸에틸케톡심)실란, 톨루엔, 리그로인을 성분으로 하는 실리콘계 레진 SR 2411(상품명:토레이·다우코닝·실리콘사 제조), 실라잔, 합성 이소파라핀, 초산에틸을 성분으로 하는 실리콘계 레진 SEPA-COAT(상품명:신에츠 가가쿠 고교 가이샤 제조)등을 들 수 있다. 또, 실란 화합물을 함유하는 콜코드 SP-2014S(상품명:콜코트 주식회사 제조)등을 들 수 있다. 또한, 실리카졸을 함유하는 것으로서는, 콜코트 P(상품명:콜코트 가부시키가이샤 제조)등을 들 수 있다. 또한, 실리카졸에 포함되는 실리카의 입경은 예를 들면, 0.005~0.008㎛[50~80Å(옹스트롬)]이다.
또, 이와 같은 실리콘계 대전방지제를 이용한 경우에는, 반도체 실장부에 설치된 영역에서는, 반도체칩의 실장시에 가열실과 밀착되지 않는다는 이형성을 갖는 이형층으로서도 작용하지만, 이와 같은 가열에 의해 열융착되지 않는다는 효과 면에서는, 실라잔 화합물을 함유하는 이형제로 실리콘계 화합물로 이루어지는 대전방지층(31) 및 연결층(32)을 설치하는 것이 특히 바람직하다. 이와 같은 실라잔 화합물을 함유하는 대전방지제의 일예로서는, 실라잔, 합성 이소파라핀, 초산 에틸을 성분으로 하는 실리콘계 레진 SEPA-COAT(상품명:신에츠 가가쿠 고교 주식회사 제조)을 들 수 있다.
여기서, 대전방지층(31)은 대전방지 작용만을 고려하면, 폭방향 중앙부를 제외한 폭방향 양측 영역에만 설치해도 좋고, 또, 폭방향 양측 영역에 이형성을 갖지 않는 유기계 대전방지제를 이용해서, 실장영역의 이면인 중앙영역에는 이형성을 갖는 실리콘계 대전방지제를 이용해도 좋다.
상기 대전방지층(31) 및 연결층(32)의 형성방법은 특별히 한정되지 않으며, 대전방지제 또는 그 용액을 스프레이, 디핑 또는 롤러 도포 등에 의해 도포해도 되고, 기재 필름에 형성된 대전방지층을 전사하도록 해도 된다. 여기서, 예를 들면 필름 캐리어 테이프의 폭방향 단부에 대전방지층(31) 및 연결층(32)을 롤러 도포에 의해서 형성하는 경우, 도포용 롤러를 수평에 대해서 0.1~90도의 각도만큼 기울여서 실장해 도포를 행하도록 해도 좋다. 또, 어떤 경우에도, 절연층과 대전방지층 사이의 박리를 방지하기 위해서, 가열처리 등에 의해서 양자 사이의 접합력을 높일 수 있도록 해도 좋다.
또한, 연결층(32)은 대전방지층(31)을 설치하는 공정과 동일공정으로 설치해도 좋지만, 연결층(32)만을 별도로 설치하도록 해도 좋다.
또한, 대전방지층(31) 및 연결층(32)은 반도체를 실장할 때까지 설치되면 되므로, 도체층을 설치한 후 설치하는 외에, 도체층을 설치하지 않는 절연층에 미리 설치해도 좋고, 도체층을 설치할 때에 동시에 설치하도록 해도 좋다. 물론, 도체층을 패터닝하기 전에 반드시 설치할 필요는 없고, 도체층을 패터닝한 후 설치하도록 해도 좋다.
예를 들면, 도체층을 설치한 후 설치하는 외에, 도체층을 설치하지 않은 절연층에 미리 설치하는 경우 등은, 전사법을 이용하는 것이 바람직하다. 또, 도체층을 패터닝한 후 설치하는 경우에는 도포법을 이용하는 것이 바람직하지만, 물론 이것에 한정되지 않고, 도체층의 패터닝 전의 초기의 단계에서 도포법에 의해 설치해도 좋고, 도체층의 패터닝 후에 전사법에 의해 설치하도록 해도 좋다.
본 발명의 일제조방법에서는, 대전방지층(31) 및 연결층(32)은 포토리소그래피 후, 반도체 실장시까지 설치되어 있으면 된다. 이것은, 포토레지스트층의 박리액 등에 의해 대전방지층(31) 등이 용해될 수가 있기 때문이며, 도체층을 에칭 후, 배선패턴용 레지스트 마스크를 제거 후 설치하도록 하는 것이 바람직하다. 즉, 레지스트 마스크를 제거 후, 주석도금을 실시한 후의 공정 또는 레지스트 마스크를 제거 후, 절연보호층을 설치하고, 리드전극에 도금을 실시한 후의 공정 등에 설치하는 것이 바람직하다. 또, 이와 같은 대전방지층(31) 등은 대전방지제의 용액을 도포하고, 자연건조에 의해 형성하도록 해도 좋지만, 접합강도를 높이기 위해서 가 열처리를 행하는 것이 바람직하다. 여기서, 가열조건으로서는, 예를 들면 가열온도를 50~200℃, 바람직하게는 100~200℃로 하고, 가열시간을 1분~120분, 바람직하게는 30분~120분으로 하는 것이 좋다.
또, 본 발명의 다른 제조방법에서는, 대전방지층(31)은 기재인 전사용 필름에 형성된 이형층을 절연층의 도체층과는 반대측, 즉, 반도체칩(IC)을 실장하는 측과는 반대측의 면상에 전사하도록 한다. 여기서, 전사조건으로서는 예를 들면, 가열온도를 15~200℃로 하고, 롤러 또는 프레스에 의한 하중을 5~50kg/cm2으로 하고, 처리시간을 0.1초~2시간으로 하는 것이 좋다. 또한, 절연층(12)과 대전방지층(31) 사이의 박리를 방지하기 위해서, 전사 후, 가열처리 등에 의해 양자 사이의 접합력을 높이도록 해도 좋다. 이 때의 가열조건으로서는 예를 들면, 가열온도를 50~200℃, 바람직하게는 100~200℃로 하고, 가열시간을 1분~120분, 바람직하게는 30분~120분으로 하는 것이 좋다.
상기 전사법에서는 대전방지층(31)은 반도체를 실장할 때까지 설치되어 있으면 되기 때문에, 도체층을 설치하지 않는 절연층에 미리 설치해도 좋고, 도체층을 설치할 때에 동시에 설치하도록 해도 좋다. 물론, 도체층을 패터닝하기 전에 반드시 설치할 필요는 없고, 도체층을 패터닝한 후 설치하도록 해도 좋다.
예를 들면, 도체층을 설치하지 않은 절연층에 미리 설치하는 경우 등은, 전사법을 행하기에 적합하다. 또, 제조공정의 초기단계에서 전사법에 의해 대전방지층(31)을 설치하는 경우, 대전방지층이 형성된 기재필름을 벗기지 않고 보강필름으 로서 사용하고, 최종공정에서 기재필름을 벗기도록 해도 된다.
또한, 특히 전사법을 이용한 경우에는, 연결층(32)은 별도로 설치할 필요가 있지만, 이 경우, 대전방지제의 표면측으로의 유출을 방지하기 위해서, 스프로켓 홀(22)을 표면측으로부터 봉지부재 등을 꽉 눌러 막은 상태에서, 쇄모칠, 스프레이법 등에 의해 설치하도록 해도 좋다. 또, 스프로켓과 유사한 형상의 도포부재를 사용해서 도포하도록 해도 좋다. 또한, 대전방지제가 배선패턴(21)까지 유출되는 것을 방지하기 위해서 댐구조를 설치해도 좋고, 본 실시형태에서는 상술한 것과 같이 도금용 도전 바(24)가 그 역할을 하고 있다. 물론, 도금용 도전 바(24)와 보강층(25) 사이에 댐층을 더 별도로 설치해도 된다.
본 실시형태에서는, 실리카졸을 함유하는 대전방지제를 이용해서 대전방지층(31) 및 연결층(32)을 도포법에 의해 형성했다. 또한, 대전방지층(31)의 두께는 예를 들면, 0.001~1㎛m이다.
이와 같은 본 발명의 COF 필름 캐리어 테이프는, 예를 들면 릴로부터 감기거나 감기면서 반송되어 반도체칩이나 수동부품 등의 전자부품의 실장공정에 이용되지만, 이 때, 정전기의 발생·대전이 방지되고, 전자부품의 정전기 파괴 등의 사고가 사전에 방지된다는 효과를 발휘한다.
또, 본 발명의 COF 필름 캐리어 테이프는, 반도체칩 등을 실장해서 이용되지만, 이 때의 실장방법은 특별히 한정되지 않는다. 예를 들면, 칩 스테이지상에 놓인 반도체칩상에 COF용 플렉서블 프린트 배선판을 위치를 정해서 배치하고, 가열 툴을 COF용 플렉서블 프린트배선판에 꼭 눌러 반도체칩을 실장하는 방법을 채용할 수 있다. 이 때에, 가열툴은 최저라도 200℃ 이상, 경우에 따라서는 350℃이상으로 가열되지만, 가열툴이 접촉되는 절연층상에 이형성이 있는 대전방지층이 형성되어 있는 경우에는, 양자 사이에 열융착이 생기지 않는다는 효과도 발휘한다.
이와 같은 본 발명의 COF 필름 캐리어 테이프는 예를 들면, 반송되면서 반도체칩의 실장이나 프린트기판 등에 대한 전자부품의 실장공정에 이용되고, COF 실장되지만 이 때, 절연층(12) 및 대전방지층(31)의 광투과성이 50% 이상 있기 때문에, 대전방지층(31)측으로부터 배선패턴(21)(예를 들면, 이너리드)을 CCD등으로 화상인식할 수 있는데다가 장작할 반도체칩이나 프린트기판의 배선패턴을 인식할 수 있고, 화상처리에 의해 상호 위치 맞춤을 양호하게 행할 수 있어 고 정밀도로 전자부품을 실장할 수 있다.
다음으로, 상술한 COF 필름 캐리어 테이프의 제조방법을 도3을 참조하면서 설명하겠다.
도3(a)에 나타낸 것과 같이, COF용 적층필름(10)을 준비하고, 도3(b)에 나타낸 것과 같이, 펀칭 등에 의해서 도체층(11) 및 절연층(12)을 관통해서 스프로켓 홀(22)을 형성한다. 상기 스프로켓 홀(22)은 절연층(12)의 표면상으로부터 형성해도 되고, 또한 절연층(12)의 이면으로부터 형성해도 된다. 다음으로, 도3(c)에 나타낸 것과 같이, 일반적인 포토리소그래피법을 이용해서 도체층(11)상의 배선패턴(21)이 형성되는 영역에 걸쳐서 예를 들면, 네거티브형 포토레지스트 재료도포층(41)을 형성한다. 물론, 포지티브형 포토레지스트 재료를 이용해도 좋다. 또한, 스프로켓 홀(22)내에 위치결정 핀을 삽입해서 절연층(12)의 위치결정을 행한 후, 포토마스크(42)를 통해서 노광·현상함으로써 포토레지스트 재료도포층(41)을 패터닝해서, 도3(d)에 나타낸 것과 같은 배선패턴용 레지스트 패턴(43)을 형성한다. 다음으로, 배선패턴용 레지스트 패턴(43)을 마스크패턴으로서 도체층(11)을 에칭액으로 용해해서 제거하고, 또한 배선패턴용 레지스트 패턴(43)을 알칼리 용액 등으로 용해제거함으로써 도3(e)에 나타낸 것 같이 배선패턴(21)을 형성한다.
이어서, 필요에 따라서 배선패턴(21) 전체에 주석도금 등의 도금처리를 행한 후, 도3(f)에 나타낸 것과 같이, 도포법에 의해 대전방지층(31) 및 연결층(32)을 절연층(12)의 이면 및 스프로켓 홀(22)의 내면에 형성한다. 상기 대전방지층(31) 및 연결층(32)은 도포해서 건조만 해도 되지만, 절연층과의 접함성을 높이고, 또, IC 실장시에 가열툴과 열융착되지 않는다는 이형효과를 향상시키기 위해서는 가열처리를 행하는 것이 바람직하다. 여기서, 가열조건으로서는 예를 들면, 가열온도를 50~200℃, 바람직하게는 100~200℃로 하고, 가열시간을 1분~120분, 바람직하게는 30분~120분으로 하는 것이 좋다. 이 가열처리는 솔더 레지스트의 큐어와 동시에 행해도 좋다. 다음으로, 도3(g)에 나타낸 것과 같이, 예를 들면 스크린 인쇄법을 이용해서 절연보호층(23)을 형성한다. 그리고, 절연보호층(23)으로 덮여있지 않은 이너리드 및 아우터리드에 필요에 따라서 금속 도금층을 실시한다. 금속 도금층은 특별히 한정되지 않고, 용도에 따라서 적당히 설치하면 되고, 주석도금, 주석합금 도금, 니켈도금, 금도금, 금합금 도금, Sn-Bi 합금 그 외의 Pb 프리 납땜도금 등을 실시한다. 또한, 도금법으로서는, Sn 등의 금속 도금층을 절연보호층(23) 형성 전후에 각각 설치하는 2단 도금법, 절연보호층(23) 형성 전에 설치하는 선도 금법, 그리고 Sn이나 Au, Ni 등의 금속 도금층을 절연보호층(23) 형성 후에 설치하는 후도금법 등이 있다.
(다른 실시형태)
이상, 본 발명의 일실시형태를 설명했지만, 물론 전자부품 실장용 필름 캐리어 테이프는 상술한 것에 한정되는 것이 아니다.
예를 들면, 도통층은 도4에 나타낸 것과 같이, 절연층(12)의 폭방향 단부까지 설치한 보강층(25A)으로서도 좋고, 이 경우, 폭방향 양측의 단면에 연결층(33)을 설치해도 좋다. 또한, 연결층(32 및 33)은 어느 한쪽에 설치하면 된다.
또, 도통층은 절연층(12)의 폭방향 단부에만 설치해서 스프로켓 홀(22)의 둘레부에는 존재하지 않도록 해도 된다.
또한, 상술한 실시형태에서는 도통층으로서 작용한 보강층은 길이방향으로 연속해 있을 필요는 없고, 예를 들면 도5에 나타낸 것과 같이, 3~8개의 스프로켓 홀(22)마다 설치된 슬릿(26)에 의해 절연층(12)의 길이방향으로 불연속해진 도전패턴인 보강층(25B)으로 해도 좋다. 물론, 이 경우에는 보강층은 도통층으로서는 작용하지 않기 때문에, 별도로 도통층을 설치할 필요가 있다. 여기서, 보강층(25B)은 절연층(12)의 길이방향으로 3~8개의 스프로켓 홀(22)군에 대응해서 연속적으로 설치되고, 또한 이 스프로켓 홀(22)군들 마다 슬릿(26)을 통해서 일정 간격으로 설치되어 있다. 예를 들면, 본 실시형태에서는 보강층(25B)은 4개의 스프로켓 홀(22)마다 설치되어 있다. 이와 같은 보강층(25B)의 길이방향의 길이는 스프로켓 홀(22)의 3~8개 분에 상당하는 10~40mm이며, 바람직하게는 3~6개 분에 상당하는 10~30mm이며, 예를 들면 본 실시형태에서는 4개의 스프로켓 홀(22)에 상당하는 19mm로 했다. 또한, 스프로켓 홀(22)의 피치에 대해서는 EIAJ(일본 전자기계 공업회)규격에 따라서 4.75±0.05mm로 표준치가 규정되어 있다.
이와 같이, 본 실시형태에서는 보강층(25B)을 4개의 스프로켓 홀(22)마다 설치된 슬릿(26)에 의해 절연층(12)의 길이방향으로 불연속하도록 했기 때문에, 보강층(25B)과 절연층(12) 사이에 발생하는 응력이 적당하게 개방되어, 최종제품인 전자부품 실장용 필름 캐리어 테이프(20)의 폭방향 양측에서 길이방향에 걸쳐서 발생하는 물결모양의 변형을 방지할 수 있다. 또, 테이프 전체의 강성이 너무 커지는 경우가 없기 때문에, 반송경로가 구부러져 있는 경우에도 테이프 자체가 자유롭게 반송경로에 따라서 움직일 수 있고, 적당하게 반송될 수 있다는 효과도 있다. 물론, 스프로켓 홀(22)마다 독립적으로 설치해도 된다.
또한, 상기 실시형태에서는 보강층(25B)은 길이방향으로 연속되어 있지 않기 때문에, 도통층으로서는 불충분하지만, 보강층(25B)은 도통층으로 이루어지는 연결패턴(27)을 통해서 도금용 도통바(24)와 접속되어 있다. 이에 따라서, 도금용 도통바(24)는 연결패턴(27), 연결층(32)을 통해서 대전방지층(31)과 연결되어 있고, 도통으로서 작용한다.
물론, 상술한 실시형태와 같이, 길이방향으로 연속해서 도통층으로서 작용하는 보강층(25, 25A)을 도금용 도통바(24)와 연결해서 배선패턴(21)의 제전을 유효하게 행하도록 해도 된다.
또, 길이방향으로 불연속한 보강층(25B) 등을 설치한 경우에는, 도6에 나타 낸 것과 같이, 대전방지층(34)을 절연층(12)의 표면쪽에 보강층(25B)과 접촉되도록 설치하고, 이것을 도통층으로서 작용시켜도 좋다. 물론, 대전방지층(34)은 보강층(25B)상까지 설치해도 좋다.
이 경우에도, 이면쪽의 대전방지층(31)은 표면쪽의 대전방지층(34)과 연결층(33)을 통해서 접속되고, 또한 보강층(25B)에 연결되어 있기 때문에, 감기, 감기를 할 때의 정전기의 발생·대전이 동시에 방지된다. 또한, 대전방지층(34)을 도통층으로서 작용시키는 형태는 이것에 한정되는 것이 아니다.
또한, 상술한 실시형태에서는, 배선패턴(21)이나 스프로켓 홀(22) 등으로 이루어지는 캐리어패턴을 1열 설치한 전자부품 실장용 필름 캐리어 테이프(20)를 예시해서 설명했지만, 이것에 한정되지 않으며, 예를 들면 캐리어 패턴을 복수열 평행하게 설치한 다조의 전자부품 실장용 필름 캐리어 테이프라도 된다.
또, 상술한 실시형태에서는 COF 필름 캐리어 테이프인 전자부품 실장용 필름 캐리어 테이프를 예시했지만, 그 외의 전자부품 실장용 필름 캐리어 테이프, 예를 들면 TAB, CSP, BGA, μ-BGA, FC, QFP 타입 등이라도 좋고, 그 구성 등도 한정되는 것이 아니다.
(실시예1)
도4에 나타내는 구조의 COF 필름 캐리어 테이프에서, 절연층(12)으로서 피로메릿산 2무수물과 4, 4'-디아미노디페닐에테르의 중합에 의해서 얻어지는 전방향족 폴리이미드(상품명:카프톤 EN;토레이·듀퐁사 제조)를 이용해서 상기 COF 필름 캐리어 테이프보다 폭이 넓은 롤러를 이용해서 대전방지제로서 실리카졸을 함유하는, 콜코트P(상품명;콜코트 주식회사 제조)를 도포해서 대전방지층(31) 및 연결층(32, 33)을 형성했다. 또한, 연결층(32, 33)의 존재는 파장분산형 형광X선 분석장치에 의한 Si 강도측정에 의해 확인되었다.
(실시예2)
COF 필름 캐리어 테이프보다도 약간 폭이 좁은 롤러를 이용해서 도5에 나타내는 것과 같이, 대전방지층(31) 및 연결층(32)을 설치한 이외에는 실시예1과 동일하게 했다.
(비교예1)
대전방지층(31)만을 설치하고 연결층(32, 33)을 설치하지 않은 이외에는 실시예와 동일하게 했다.
(비교예2)
대전방지층(31) 및 연결층(32, 33)을 설치하지 않은 이외에는 실시예와 동일하게 했다.
(시험예)
실시예 1, 2 및 비교예 1, 2의 COF 필름 캐리어 테이프를 각각 감기 또는 되감아 반송하면서 IC 칩을 실장하고, 대전량(kV/inch) 및 정전기 파괴 IC 칩의 수를 각각 측정했다. 이 결과를 표1에 나타낸다. 또한, 대전량은 SIMCO사제 Hand E Stat.에 의해 측정했다.
이 결과에서 대전방지층을 도통층으로서 작용하는 보강층(25A)과 연결한 실시예1, 2에서는, 연결하지 않은 비교예1, 2와 비교해서 대전량이 현저히 작고, 정 전기 파괴된 IC 칩의 수도 현저히 적었다.
정전량 (kV/inch) 정전기 파괴IC (NG수/총 수)
실시예1 0.01 0.005%
실시예2 0.01 0.005%
비교예1 0.8 1%
비교예2 1.5 5%
본 발명에 의하면, 정전기의 발생·대전을 방지해서 반도체칩 실장라인의 신뢰성을 향상시킬 수 있는 전자부품 실장용 필름 캐리어 테이프 및 플렉서블 기판을 제공할 수 있다.

Claims (8)

  1. 연속되는 절연층의 적어도 표면에 설치된 도체층을 패터닝해서 이루어지는 배선패턴과, 해당 배선패턴의 양측에 설치된 복수의 스프로켓 홀을 갖는 전자부품 실장용 필름 캐리어 테이프에 있어서,
    상기 절연층의 표면에는 길이방향으로 연속해서 도통층이 설치되는 한편, 상기 절연층의 이면의 적어도 폭방향 양측의 단부 또는 단부 근방에 길이방향에 걸쳐서 대전방지제로 이루어지는 대전방지층이 설치되고, 상기 도통층 또는 해당 도통층에 전기적으로 접속되어 있는 도체층과, 상기 대전방지층이 폭방향 단면 또는 상기 스프로켓 홀의 내주 단면을 통해서 전기적으로 연결되어 있는 것을 특징으로 하는 전자부품 실장용 필름 캐리어 테이프.
  2. 제1항에 있어서,
    상기 도통층은 상기 도체층을 패터닝함으로써 상기 스프로켓 홀의 둘레부에 길이방향에 걸쳐서 연속해서 설치된 도전패턴인 것을 특징으로 하는 전자부품 실장용 필름 캐리어 테이프.
  3. 제1항에 있어서,
    상기 도통층은 상기 도체층을 패터닝함으로써 폭방향 단부에 길이방향에 걸쳐서 간헐적으로 설치된 도전패턴인 것을 특징으로 하는 전자부품 실장용 필름 캐 리어 테이프.
  4. 제1항에 있어서,
    상기 도통층은 상기 도체층을 패터닝함으로써 상기 스프로켓 홀과 상기 배선패턴 사이에 길이방향에 걸쳐서 연속해서 설치된 도전패턴인 것을 특징으로 하는 전자부품 실장용 필름 캐리어 테이프.
  5. 제1항에 있어서,
    상기 도통층은 폭방향 단부 및 상기 스프로켓 홀의 둘레부의 적어도 한쪽에 길이방향에 걸쳐서 연속해서 설치된 대전방지제로 이루어지는 도통용 대전방지층인 것을 특징으로 하는 전자부품 실장용 필름 캐리어 테이프.
  6. 제3항 내지 제5항중 어느 한 항에 있어서,
    상기 스프로켓 홀의 주위에는 길이방향으로 연속하거나 일정간격으로 불연속하게 상기 도체층을 패터닝해서 설치된 보강층을 구비하고, 해당 보강층과 상기 도통층이 길이방향의 소정위치에서 도통되어 있는 것을 특징으로 하는 전자부품 실장용 필름 캐리어 테이프.
  7. 제1항 내지 제6항중 어느 한 항에 있어서,
    상기 배선패턴의 각각과 상기 도통층이 전기적으로 연결되어 있는 것을 특징 으로 하는 전자부품 실장용 필름 캐리어 테이프.
  8. 연속되는 절연층의 표면에 설치된 도체층을 패터닝해서 이루어지는 배선패턴을 갖는 플렉서블 기판에 있어서,
    상기 절연층의 표면에는 길이방향으로 연속해서 도통층이 설치되는 한편, 상기 절연층의 이면의 적어도 폭방향 양측의 단부 및 단부 근방에 길이방향에 걸쳐서 대전방지제로 이루어지는 대전방지층이 설치되고, 상기 도통층 또는 해당 도통층에 전기적으로 접속되어 있는 도체층과, 상기 대전방지층이 폭방향 단면을 통해서 전기적으로 연결되어 있는 것을 특징으로 하는 플렉서블 기판.
KR1020050090982A 2004-09-29 2005-09-29 전자부품 실장용 필름 캐리어 테이프 및 플렉서블 기판 KR100721435B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2004285499 2004-09-29
JPJP-P-2004-00285499 2004-09-29
JP2005269691A JP4117892B2 (ja) 2004-09-29 2005-09-16 電子部品実装用フィルムキャリアテープ及びフレキシブル基板
JPJP-P-2005-00269691 2005-09-16

Publications (2)

Publication Number Publication Date
KR20060051799A true KR20060051799A (ko) 2006-05-19
KR100721435B1 KR100721435B1 (ko) 2007-05-23

Family

ID=36099524

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050090982A KR100721435B1 (ko) 2004-09-29 2005-09-29 전자부품 실장용 필름 캐리어 테이프 및 플렉서블 기판

Country Status (4)

Country Link
US (1) US20060068164A1 (ko)
JP (1) JP4117892B2 (ko)
KR (1) KR100721435B1 (ko)
TW (1) TWI271132B (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050075021A1 (en) * 2003-10-03 2005-04-07 Lam Robert C. High performance, durable, deposit friction material
CN100574555C (zh) 2007-07-04 2009-12-23 富葵精密组件(深圳)有限公司 软性电路板基板
KR101457939B1 (ko) 2009-11-02 2014-11-10 엘지이노텍 주식회사 탭 테이프 및 그 제조방법
DE102010047912A1 (de) * 2010-10-11 2012-04-12 Polylc Gmbh & Co. Kg Überspannungsschutz für elektrisch leitfähige Strukturen
CN102076164B (zh) * 2011-01-17 2012-07-04 倪新军 一种微波高频电路板
JP6741456B2 (ja) * 2016-03-31 2020-08-19 Fdk株式会社 多層回路基板
CN111034370A (zh) * 2017-08-14 2020-04-17 住友电工印刷电路株式会社 柔性印刷电路板
CN207305037U (zh) * 2017-08-23 2018-05-01 昆山国显光电有限公司 定位孔结构和柔性电路板
US10777498B2 (en) * 2017-08-29 2020-09-15 Novatek Microelectronics Corp. Chip on film package with reinforcing sheet
CN108684134B (zh) * 2018-05-10 2020-04-24 京东方科技集团股份有限公司 线路板和显示装置
TWI706530B (zh) * 2018-06-12 2020-10-01 南茂科技股份有限公司 可撓性線路基板及薄膜覆晶封裝結構
CN112103251A (zh) * 2020-07-14 2020-12-18 苏州凯萨特电子科技有限公司 一种防静电且孔四周毛刺小的pi导引带
TWI766532B (zh) * 2021-01-06 2022-06-01 南茂科技股份有限公司 可撓性線路基板

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5237201A (en) * 1989-07-21 1993-08-17 Kabushiki Kaisha Toshiba TAB type semiconductor device and method of manufacturing the same
JPH05259591A (ja) * 1992-03-10 1993-10-08 Mitsui Toatsu Chem Inc フレキシブル基板
JP2500785B2 (ja) * 1993-09-20 1996-05-29 日本電気株式会社 半導体パッケ―ジ用フィルムキャリアテ−プ及びこれを用いた半導体装置
US6569712B2 (en) * 2001-10-19 2003-05-27 Via Technologies, Inc. Structure of a ball-grid array package substrate and processes for producing thereof

Also Published As

Publication number Publication date
KR100721435B1 (ko) 2007-05-23
JP4117892B2 (ja) 2008-07-16
TW200621112A (en) 2006-06-16
US20060068164A1 (en) 2006-03-30
JP2006128639A (ja) 2006-05-18
TWI271132B (en) 2007-01-11

Similar Documents

Publication Publication Date Title
KR100721435B1 (ko) 전자부품 실장용 필름 캐리어 테이프 및 플렉서블 기판
KR100703612B1 (ko) 이형층 전사용 필름 및 적층 필름
US7198989B2 (en) Method of producing a COF flexible printed wiring board
KR100649711B1 (ko) Cof용 플렉서블 프린트배선판 및 그 제조방법
TWI244459B (en) Film carrier tape for mounting electronic devices thereon
JP4058443B2 (ja) 半導体装置及びその製造方法
US20050205972A1 (en) COF flexible printed wiring board and semiconductor device
JP2003282650A (ja) 電子部品実装用フィルムキャリアテープ、その製造方法、その製造装置およびその方法に用いられる保護テープ
JP3726964B2 (ja) Cofフィルムキャリアテープの製造方法
JP3604348B2 (ja) 電子部品実装用基板の反り低減方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee