KR20060050366A - 반도체 장치 - Google Patents

반도체 장치 Download PDF

Info

Publication number
KR20060050366A
KR20060050366A KR1020050073195A KR20050073195A KR20060050366A KR 20060050366 A KR20060050366 A KR 20060050366A KR 1020050073195 A KR1020050073195 A KR 1020050073195A KR 20050073195 A KR20050073195 A KR 20050073195A KR 20060050366 A KR20060050366 A KR 20060050366A
Authority
KR
South Korea
Prior art keywords
resistor
fixing
resistance
diffusion region
bleeder resistor
Prior art date
Application number
KR1020050073195A
Other languages
English (en)
Other versions
KR101155703B1 (ko
Inventor
히로아키 다카스
Original Assignee
세이코 인스트루 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세이코 인스트루 가부시키가이샤 filed Critical 세이코 인스트루 가부시키가이샤
Publication of KR20060050366A publication Critical patent/KR20060050366A/ko
Application granted granted Critical
Publication of KR101155703B1 publication Critical patent/KR101155703B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
    • H01L27/0738—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors in combination with resistors only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/20—Resistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 블리더 저항이 단결정 실리콘 디바이스 형성층으로 형성되고, 저항 고정을 위한 상부 전극이 블리더 저항체 상에 및 얇은 산화막 상에 형성되어, 전극 아래에 위치되는 블리더 저항체와 동일한 전위로 고정되는, SOI 기판 상에 형성된 반도체 집적 회로를 갖는 반도체 장치를 제공한다. 도한, 불순물 확산 영역이 실리콘 기판 상에 형성되고, 불순물 확산 영역 상의 블리더 저항체와 동일한 전위로 고정된다. 또한, 이들 3개의 요소, 즉 저항 고정을 위한 상부 전극, 블리더 저항체, 및 하부 불순물 확산층이 전위 고정을 위한 접촉 홀을 충전하는 도체를 통해 서로 일괄적으로 전기적으로 접속된다.

Description

반도체 장치{SEMICONDUCTOR DEVICE}
도 1은 본 발명에 따르는 반도체 장치의 블리더 저항체의 일 실시예를 나타내는 단면도이다.
<도면의 주요부분에 대한 부호의 설명>
101 : 실리콘 기판 102 : 매립된 산화막
104 : 중간 절연막 105 : 알루미늄막
306 : 얇은 절연막 331 : 저항 고정을 위한 제1 전극
332 : 저항 고정을 위한 제2 전극 401 : 고농도 불순물 영역
402 : 저농도 불순물 영역 411 : 제1 저항체
412 : 제2 저항체 421, 422 : 도체
431 : 전위 고정을 위한 제1 접촉 홀
432 : 전위 고정을 위한 제2 접촉 홀
921 : 저항 고정을 위한 제1 하부 확산 영역
922 : 저항 고정을 위한 제2 하부 확산 영역
본 발명은 SOI(Silicon On Insulator) 기판 상에 형성된 블리더 회로(bleeder circuit)를 포함하는 반도체 장치에 관한 것이다.
SOI 기판 상에 형성된 반도체 집적 회로는 현재 널리 공지되어 있다. 특히, 완전 공핍 모드로 동작하는 고속 MOS 트랜지스터는 실리콘 기판 상에 형성된 종래의 MOS 트랜지스터보다 더욱 우수한 특성을 나타낸다.
복수의 다결정 실리콘 저항체로 구성된 블리더 저항체는 전압 검출기와 같은 아날로그 IC에 종종 사용된다. 그러나, 그레인의 영향으로 인해 다결정 실리콘 저항체들에서 동일한 저항을 얻는 것이 어렵기 때문에, 높은 정밀도를 갖는 아날로그 IC를 제조하는 것은 어렵다. 다결정 실리콘 저항체의 상면 상 또는 하면 하에 배치된 도체의 전위가 원하는 저항을 얻기 위해 고정되는 발명을 찾을 수 있다(예를 들면, JP 09-321229 A(도 1) 참조).
복수의 다결정 실리콘 저항체로 구성되는 블리더 저항체는 SOI 기판 상에 형성되는 전압 검출기와 같은 종래의 아날로그 IC에 종종 사용된다. 그러나, 예컨대, JP 09-321229 A에 개시된 바와 같이, 각 다결정 실리콘 저항체의 전위가 수직 방향으로 저항체를 둘러싸는 절연막 상에 전극들을 배치함으로써 고정될지라도, 그레인의 영향은 더 커지고, 높은 정밀도를 갖는 동일한 저항을 갖는 저항체들을 형성하는 것은 어렵다. 또한, 전위를 고정하기 위해 특별히 접촉 홀을 제공함으로써 블리더 저항체 영역의 점유 면적의 증가가 문제가 되고, 이것이 IC의 비용의 증가를 유발한다.
상술한 문제점을 해결하기 위해, 본 발명은 아래의 수단을 채용한다.
본 발명의 제1 양태에 따르면, 블리더 저항체가 SOI 기판 상에 형성된 단결정 실리콘 디바이스 형성층으로 형성되는 구성을 갖는 반도체 장치가 제공된다.
본 발명의 제2 양태에 따르면, 본 발명의 제1 양태에서, MOS 트랜지스터의 게이트 전극과 동일한 재료로 만들어진 저항 고정을 위한 상부 전극이 MOS 트랜지스터의 얇은 게이트 산화막과 동일한 재료로 만들어진 얇은 절연막 상에 및 블리더 저항체내의 저항체 상에 형성되고, 저항 고정을 위한 상부 전극은 상기 전극 아래에 위치되는 저항체와 동일한 전위로 고정되며; 불순물 확산 영역으로 구성된 저항 고정을 위한 하부 확산 영역이 실리콘으로 만들어진 SOI 기판의 표면부 상에 및 SOI 기판의 매립된 절연막 아래에 형성되고, 상기 표면부는 블리더 저항체 아래의 부분에 대응하며 블리더 저항체내의 저항체와 동일한 전위로 고정된다.
본 발명의 제3 양태에 따르면, 본 발명의 제2 양태에서, 3개의 부분, 즉 저항 고정을 위한 상부 전극, 블리더 저항체내의 각각의 저항체들, 및 실리콘 기판의 표면부에 대응하는 저항 고정을 위한 하부 확산 영역이 전위 고정을 위한 접촉 홀을 충전하는 도체를 통해 서로 일괄적으로 전기적으로 접속된다.
본 발명에 따르면, SOI 기판 상에 형성된 반도체 집적 회로는 복수의 저항체로 구성되고, SOI 기판 상에 형성된 단결정 실리콘 디바이스 형성층으로 형성되는 블리더 저항체를 포함한다. 저항 고정을 위한 전극이 저항체 상에 및 얇은 산화막 상에 형성되고, 상기 전극 아래에 위치되는 저항체와 동일한 전극으로 고정된다. 그리고, 불순물 확산 영역이 저항체의 하부에 대응하는 기판의 부분 상에 및 SOI 기판의 매립된 절연막 아래에 형성되고, 상기 확산 영역 상에 위치되는 블리더 저항체의 동일한 전위로 고정되며, 이것이 더욱 정확한 전압 분할을 가능하게 한다.
또한, 상기 3개의 요소들, 즉 저항 고정을 위한 상부 전극, 블리더 저항체, 및 실리콘 기판의 표면부 상에 형성된 저항 고정을 위한 하부 불순물 확산 영역은 전위 고정을 위한 접촉 홀을 충전하는 도체를 통해 서로 일괄적으로 전기적으로 접속된다. 블리더 저항체 영역의 면적은 그에 따라 전위 고정을 위한 큰 면적을 필요로 하지 않고 감소될 수 있다. 따라서, 종래의 회로에 비해 더 낮은 비용의 및 더 높은 정밀도를 갖는 블리더 저항체 회로를 형성할 수 있게 된다. 따라서, 높은 정밀도를 갖는 저가의 아날로그 IC를 제공할 수 있다.
SOI 기판 상에 형성된 반도체 집적 회로에서, 블리더 저항체는 단결정 실리콘 디바이스 형성층으로 형성되고, 저항 고정을 위한 전극은 블리더 저항체 상의 부분에 대응하는 부분에서의 얇은 게이트 산화막 상에 게이트 전극과 동일한 재료로 형성되며, 상기 전극 아래에 위치되는 블리더 저항체와 동일한 전위로 고정되고, 불순물 확산층은 블리더 저항체 아래의 부분에 대응하는 실리콘 기판의 부분 상에 및 SOI 기판의 매립된 절연막 아래에 형성되며, 불순물 확산 영역 상에 위치되는 블리더 저항체와 동일한 전위로 고정된다. 또한, 3개의 층들, 즉 게이트 전극과 동일한 재료로 형성되는 저항 고정을 위한 전극, 블리더 저항체, 및 실리콘 기판의 부분 상에 형성된 불순물 확산 영역이 전위 고정을 위한 접촉 홀을 충전하는 도체를 통해 서로 전기적으로 접속되는 반도체 장치가 제공된다. 따라서, 높은 정밀도를 갖는 저가의 아날로그 IC가 제공될 수 있다.
(실시예)
이하 도면을 참조하여 본 발명의 일 실시예에 대해 설명한다. 도 1은 본 발명에 따르는 반도체 장치의 블리더 저항체의 일 실시예를 나타내는 도면이다.
저농도 불순물 영역(402)이 매립된 산화막(102)을 통해 실리콘 기판(101) 상에 형성된 단결정 실리콘 디바이스 형성층내의 한 쌍의 고농도 불순물 영역(401) 사이에 끼워진 상태로 형성되어, 저항체를 형성한다. 즉, 단결정 실리콘 디바이스 형성층은 도 1에서의 고농도 불순물 영역(401) 및 저농도 불순물 영역(402)으로 구성된다. 도 1에는 간략화를 위해 단지 2개의 저항체만 도시되어 있지만, 블리더 저항체는 실제로는 복수의 저항체(411, 412)로 구성된다.
고농도 불순물 영역(401)은 BPSG막 등으로 형성된 중간 절연막(104)을 통해 개방된 전위 고정을 위한 제1 및 제2 접촉 홀(431 및 432)의 각각을 통해 알루미늄막(105)와 접속된다. 고농도 불순물 영역(401) 중 하나와 접속된 알루미늄막(105)은 저항체의 저항을 결정하는 저농도 불순물 영역(402)을 덮도록 형성되어, 저항을 안정화시킨다.
제1 저항체(411) 및 제2 저항체(412) 상의 각각의 부분 상에는, 동일한 반도체 집적 회로에 형성된 MOS 트랜지스터의 게이트 산화막과 동일한 재료로 만들어진 얇은 산화막(306) 상의 저항 고정을 위한 제1 전극(331)과 저항 고정을 제2 전극(332)이 형성된다. 얇은 산화막(306)은 도면에 도시되어 있지는 않지만, 동일한 반도체 집적 회로내의 MOS 트랜지스터의 게이트 산화막을 형성하는 것과 동일한 단 계를 통해 형성된다. 또한, 저항 고정을 위한 제1 전극(331)과 저항 고정을 위한 제2 전극(332)은 바람직하게는 간략하게 하기 위해 도면에 도시되어 있지는 않지만, 동일한 반도체 집적 회로내의 MOS 트랜지스터의 게이트 전극과 동일한 단계에 의해 동일한 재료로 형성된다.
저항 고정을 위한 제1 하부 확산 영역(921)과 저항 고정을 위한 제2 하부 확산 영역(922)은 각각 제1 저항(411)과 제2 저항(412) 아래에, 또한 실리콘 기판(101)의 표면 상에 및 매립된 산화막(102) 아래에 형성된다.
예를 들면, 실리콘 기판(101)이 P형 도전형을 갖는 경우, N형 불순물을 그 표면에 도입하여 이들 확산 영역을 전기적으로 분리하도록, 저항 고정을 위한 제1 하부 확산 영역(921)과 저항 고정을 위한 제2 하부 확산 영역(922)을 형성하는 것이 바람직하다.
실리콘 기판(101)이 N형 도전형을 갖는 경우, 저항 고정을 위한 P형 하부 확산 영역이 형성된다.
저항 고정을 위한 2개의 하부 확산 영역을 상기 나타내었지만, 확산 영역의 수는 2개로 제한되는 것이 아니라 블리더 저항체 영역내의 저항체의 수에 따라 설정될 수 있다.
또한, 블리더 저항체에 의해 불할된 전압의 정밀도가 제품에 필요한 사양으로 인해 마진을 갖는 경우, 전위 고정을 위한 단일 하부 확산 영역이 전체 블리더 저항체 영역에 형성될 수 있으며, 여기에서 하부 확산 영역은 동일한 접촉 홀을 통해 각 저항체와 접속되지 않고 별도로 적절한 전위로 바람직하게는 고정되거나 생 략되어도 된다.
제1 저항체(411)의 일 단부, 저항 고정을 위한 제1 상부 전극(331), 및 저항 고정을 위한 제1 하부 확산 영역(921)은 전위 고정을 위한 제1 접촉 홀(431)을 충전하는 알루미늄 등으로 만들어진 도체(421)를 통해 서로 전기적으로 일괄 접속되어, 동일한 전위를 갖는다.
또한, 제2 저항체(412) 상에는, 저항 고정을 위한 제2 상부 전극(332)과 저항 고정을 위한 제2 하부 확산 영역(922)가 전위 고정을 위한 제2 접촉 홀(432)을 충전하는 알루미늄 등으로 만들어진 도체(422)를 통해 서로 전기적으로 일괄 접속되어, 동일한 전위를 갖는다.
상술한 바와 같이, 블리더 저항체를 형성하는 복수의 저항체들은 모두 동일한 방식으로 제조된다. 그 결과, 저항체 상에 위치하는 저항 고정을 위한 전극, 저항체 자체, 및 저항 고정을 위한 하부 확산 영역 사이의 전위차가 거의 0이 된다. 따라서, 동일한 치수 형상으로 가공되는 저항체는 동일한 저항을 나타낸다.
다결정 실리콘 박막으로 형성된 종래의 블리더 저항체와 비교하여, 단결정 실리콘 디바이스 형성층 자체는 본 발명의 저항체를 형성한다. 따라서, 다결정 실리콘 박막의 그레인의 영향이 소거될 수 있다. 다라서, 더욱 균일한 저항체가 얻어질 수 있다.
단결정 실리콘 박막으로 형성된 저항체의 저항이 다결정 실리콘 박막으로 형성된 저항체에 비해 더 적은 양의 불순물의 첨가에 의해 낮아지기 때문에, 단결정 실리콘 박막으로 형성된 저항체는 저항체 상하에 위치되는 전극들(또는 그 등가물) 의 전위의 영향을 받기 쉽다는 문제가 또한 존재한다.
본 발명에 따르면, 저항 고정을 위한 전극이 얇은 산화막을 통해 저항체 상에 형성되고, 전극 아래에 위치되는 저항체와 동일한 전위로 고정된다. 또한, 불순물 확산 영역은 SOI 기판의 매립된 절연막을 통해 저항체의 하부에 대응하는 기판 부분 상에 형성되고, 확산 영역 상에 위치되는 블리더 저항체의 동일한 전위로 고정된다. 따라서, 더 높은 정밀도를 갖는 전압 분할을 실현할 수 있게 된다.
또한, 3개의 부분, 즉 저항 고정을 위한 상부 전극, 블리더 저항체, 및 저항 고정을 위한 하부 불순물 영역이 전위 고정을 위한 접촉 홀을 충전하는 도체를 통해 서로 일괄적으로 전기적으로 접속된다. 따라서, 블리더 저항체 영역의 면적은 전위 고정을 위한 큰 면적을 필요로 하지 않고 감소될 수 있다. 따라서, 종래의 회로에 비해 더 낮은 비용으로 더 높은 정밀도를 갖는 블리더 저항체 회로를 형성할 수 있다.
도 1에서 한 쌍의 고농도 불순물 영역(401)의 사이에 끼워진 상태로 저농도 불순물 확산 영역(402)가 형성된, 높은 저항을 갖는 저항체가 형성된 경우에 대해 설명하였다. 그러나, 전체 저항체는 사용 시에 고저항이 필요 없는 고농도 불순물 영역(401)로 구성될 수 있다.
이상 설명한 바와 같이, 본 발명에 의하면, 종래의 회로에 비해 더 낮은 비용의 및 더 높은 정밀도를 갖는 블리더 저항체 회로를 형성할 수 있게 된다. 따라서, 높은 정밀도를 갖는 저가의 아날로그 IC를 제공할 수 있다.

Claims (3)

  1. 실리콘 기판 상에 배치된 매립된 절연막 상에 배치된 단결정 실리콘 디바이스 형성층으로 각각 만들어진 복수의 저항체를 포함하는 블리더 저항체; 및
    단결정 실리콘 디바이스 형성층 내에 배치되어 얇은 게이트 산화막 및 게이트 전극을 갖는 MOS 트랜지스터를 포함하는, 반도체 장치.
  2. 제1항에 있어서,
    상기 MOS 트랜지스터의 게이트 전극과 동일한 재료로 만들어지고, 상기 블리더 저항체내의 저항체 상에 및 상기 MOS 트랜지스터의 얇은 게이트 산화막과 동일한 재료로 만들어진 얇은 절연막 상에 배치되어, 상기 전극 아래에 위치하는 저항체와 동일한 전위로 고정되는, 저항 고정을 위한 상부 전극; 및
    불순물 확산 영역으로 만들어지고, 상기 블리더 저항체내의 저항체 아래에 위치되는 실리콘 기판의 표면 부분 상에 및 상기 매립된 절연막 아래에 배치되어, 상기 하부 확산 영역 상에 위치되는 저항체와 동일한 전위로 고정되는, 저항 고정을 위한 하부 확산 영역을 더 포함하는, 반도체 장치.
  3. 제2항에 있어서, 상기 저항 고정을 위한 상부 전극, 상기 블리드 저항체내의 저항체, 및 상기 저항 고정을 위한 하부 확산 영역은 전위 고정을 위한 접촉 홀을 충전하는 도체를 통해 서로 일괄적으로 전기적으로 접속되는, 반도체 장치.
KR1020050073195A 2004-08-12 2005-08-10 반도체 장치 KR101155703B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004235005A JP2006054325A (ja) 2004-08-12 2004-08-12 半導体装置
JPJP-P-2004-00235005 2004-08-12

Publications (2)

Publication Number Publication Date
KR20060050366A true KR20060050366A (ko) 2006-05-19
KR101155703B1 KR101155703B1 (ko) 2012-06-12

Family

ID=35799207

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050073195A KR101155703B1 (ko) 2004-08-12 2005-08-10 반도체 장치

Country Status (4)

Country Link
US (1) US7531877B2 (ko)
JP (1) JP2006054325A (ko)
KR (1) KR101155703B1 (ko)
TW (1) TW200616199A (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5089194B2 (ja) * 2007-02-26 2012-12-05 セイコーインスツル株式会社 半導体装置及びその製造方法
JP2012109535A (ja) * 2010-10-20 2012-06-07 Asahi Kasei Electronics Co Ltd 抵抗素子及び反転バッファ回路
JP2012174999A (ja) * 2011-02-23 2012-09-10 Asahi Kasei Electronics Co Ltd 半導体装置及びその製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5959335A (en) * 1998-09-23 1999-09-28 International Business Machines Corporation Device design for enhanced avalanche SOI CMOS
JP2002313923A (ja) * 2001-04-09 2002-10-25 Seiko Instruments Inc 半導体装置

Also Published As

Publication number Publication date
TW200616199A (en) 2006-05-16
KR101155703B1 (ko) 2012-06-12
US7531877B2 (en) 2009-05-12
JP2006054325A (ja) 2006-02-23
US20060033164A1 (en) 2006-02-16

Similar Documents

Publication Publication Date Title
US6638798B2 (en) Method of fabricating a semiconductor device of high-voltage CMOS structure
US7777294B2 (en) Semiconductor device including a high-breakdown voltage MOS transistor
US20110198726A1 (en) Semiconductor device and manufacturing method thereof
US20080290461A1 (en) Deep trench isolation for power semiconductors
US4908682A (en) Power MOSFET having a current sensing element of high accuracy
JP5008543B2 (ja) 半導体装置
US3488564A (en) Planar epitaxial resistors
US7323749B2 (en) Semiconductor device comprising an integrated circuit
US20110034010A1 (en) Process for manufacturing a multi-drain electronic power device integrated in semiconductor substrate and corresponding device
KR101155703B1 (ko) 반도체 장치
US8823137B2 (en) Semiconductor device
US6661095B2 (en) Semiconductor device
US7855433B2 (en) Semiconductor device
JP5174434B2 (ja) 半導体装置
US6429486B1 (en) Semiconductor support substrate potential fixing structure for SOI semiconductor device
JP3028061B2 (ja) Ｓｏｉ構造の半導体装置及び半導体ゲートアレイ
JP2001028423A (ja) 半導体集積回路装置
US11175321B1 (en) Semiconductor device
US11049784B2 (en) Semiconductor device for use in harsh media
JPS6074665A (ja) 半導体装置の製造方法
JP3214457B2 (ja) 半導体装置の製造方法
JPH07112005B2 (ja) 半導体装置
JP6343052B2 (ja) 半導体装置
KR100294543B1 (ko) 모니터 장치용 패턴을 가지는 반도체 장치
JP2024024973A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150430

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160517

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170522

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180517

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190515

Year of fee payment: 8