KR20060044119A - 쉬프트 레지스터 - Google Patents

쉬프트 레지스터 Download PDF

Info

Publication number
KR20060044119A
KR20060044119A KR1020040091928A KR20040091928A KR20060044119A KR 20060044119 A KR20060044119 A KR 20060044119A KR 1020040091928 A KR1020040091928 A KR 1020040091928A KR 20040091928 A KR20040091928 A KR 20040091928A KR 20060044119 A KR20060044119 A KR 20060044119A
Authority
KR
South Korea
Prior art keywords
stage
node
pulse
gate
scan
Prior art date
Application number
KR1020040091928A
Other languages
English (en)
Other versions
KR101055208B1 (ko
Inventor
장용호
김빈
윤수영
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020040091928A priority Critical patent/KR101055208B1/ko
Publication of KR20060044119A publication Critical patent/KR20060044119A/ko
Application granted granted Critical
Publication of KR101055208B1 publication Critical patent/KR101055208B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K23/00—Pulse counters comprising counting chains; Frequency dividers comprising counting chains
    • H03K23/40—Gating or clocking signals applied to all stages, i.e. synchronous counters
    • H03K23/42—Out-of-phase gating or clocking signals applied to counter stages
    • H03K23/44—Out-of-phase gating or clocking signals applied to counter stages using field-effect transistors
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Shift Register Type Memory (AREA)

Abstract

본 발명은 액정패널의 게이트 라인에 공급되는 스캔펄스의 왜곡을 방지할 수 있는 쉬프트 레지스터에 관한 것으로, 액정패널의 게이트 라인들을 구동하기 위한 게이트 드라이버에 구비된 쉬프트 레지스터에 있어서, 타이밍 콘트롤러부터의 클럭펄스들에 응답하여, 다수개의 스캔펄스를 그들의 펄스폭의 소정 구간이 서로 중첩되도록 순차적으로 출력하고, 이들을 상기 게이트 라인들에 순차적으로 공급하는 것을 특징으로 한다.
액정표시장치, 쉬프트 레지스터, 게이트 라인, 저항, 커패시턴스, 왜곡

Description

쉬프트 레지스터{A shift register}
도 1은 종래의 쉬프트 레지스터의 구성도
도 2는 스캔펄스의 이상적인 파형과 왜곡된 스캔펄스 파형을 나타낸 도면
도 3은 본 발명의 실시예에 따른 쉬프트 레지스터의 구성도
도 4는 제 1 내지 제 4 클럭펄스, 및 제 1 내지 제 4 스캔펄스의 타이밍도
도 5는 종래의 스캔펄스와 본 발명에 따른 스캔펄스를 비교설명하기 위한 도면
도 6은 종래의 스캔펄스와 본 발명의 스캔펄스에 대한 시뮬레이션 파형을 나타낸 도면
도 7은 도 3의 제 1 스테이지에 대한 회로 구성도
도 8은 도 3의 제 2 스테이지에 대한 회로 구성도
도 9는 도 3의 제 3 스테이지에 대한 회로 구성도
＊도면의 주요부에 대한 부호 설명
300g : 제 1 더미 스테이지 300h : 제 2 더미 스테이지
300a 내지 300f : 제 1 내지 제 n 스테이지
본 발명은 액정표시장치의 쉬프트 레지스터에 관한 것으로, 특히 각 스캔펄스간이 일정 시간동안 서로 중첩하도록 상기 각 스캔펄스의 펄스폭을 증가시켜 출력함으로써, 상기 스캔펄스의 왜곡을 방지할 수 있는 쉬프트 레지스터에 대한 것이다.
통상의 액정표시장치는 전계를 이용하여 액정의 광투과율을 조절함으로써 화상을 표시하게 된다. 이를 위하여 액정표시장치는 화소영역들이 매트릭스 형태로 배열되어진 액정패널과 이 액정패널을 구동하기 위한 구동회로를 구비한다.
상기 액정패널에는 다수개의 게이트 라인들과 다수개의 데이터 라인들이 교차하게 배열되고, 그 게이트 라인들과 데이터 라인들이 수직교차하여 정의되는 영역에 화소영역이 위치하게 된다. 그리고, 상기 화소영역들 각각에 전계를 인가하기 위한 화소전극들과 공통전극이 상기 액정패널에 형성된다.
상기 화소전극들 각각은 스위칭 소자인 박막트랜지스터(TFT; Thin Film Transistor)의 소스 전극 및 드레인 전극을 경유하여 상기 데이터 라인에 접속된다. 상기 박막트랜지스터는 상기 게이트 라인을 경유하여 게이트 전극에 인가되는 스캔펄스에 의해 턴-온되어, 상기 데이터 라인의 데이터 신호가 상기 화소전압에 충전되도록 한다.
한편, 상기 구동회로는 상기 게이트 라인들을 구동하기 위한 게이트 드라이버와, 상기 데이터 라인들을 구동하기 위한 데이터 드라이버와, 상기 게이트 드라이버와 데이터 드라이버를 제어하기 위한 제어신호를 공급하는 타이밍 콘트롤러와, 액정표시장치에서 사용되는 여러가지의 구동전압들을 공급하는 전원공급부를 구비한다.
상기 타이밍 콘트롤러는 상기 게이트 드라이버 및 상기 데이터 드라이버의 구동 타이밍을 제어함과 아울러 상기 데이터 드라이버에 화소데이터 신호를 공급한다. 그리고, 상기 전원공급부는 입력 전원을 승압 또는 감압하여 액정표시장치에서 필요로 하는 공통전압(VCOM), 게이트 하이전압 신호(VGH), 게이트 로우전압 신호(VGL) 등과 같은 구동전압들을 생성한다. 그리고, 상기 게이트 드라이버는 스캔펄스를 게이트 라인들에 순차적으로 공급하여 액정패널상의 액정셀들을 1라인분씩 순차적으로 구동한다. 그리고, 상기 데이터 드라이버는 게이트 라인들 중 어느 하나에 스캔펄스가 공급될 때마다 데이터 라인들 각각에 화소 전압신호를 공급한다. 이에 따라, 액정표시장치는 액정셀별로 화소전압신호에 따라 화소전극과 공통전극 사이에 인가되는 전계에 의해 광 투과율을 조절함으로써 화상을 표시한다.
여기서, 상기 게이트 드라이버는 상술한 바와 같은 스캔펄스들을 순차적으로 출력할 수 있도록 쉬프트 레지스터를 구비한다. 이를 첨부된 도면을 참조하여 좀 더 구체적으로 설명하면 다음과 같다.
도 1은 종래의 쉬프트 레지스터의 구성도이다.
종래의 쉬프트 레지스터는, 도 1에 도시된 바와 같이, 서로 종속적으로 연결된 n개의 스테이지들(100a 내지 100e) 및 하나의 더미 스테이지(100f)로 구성된다. 여기서, 각 스테이지들(100a 내지 100e)은 하나씩의 스캔펄스(Vout1 내지 Voutn)를 출력하며, 이때 상기 제 1 스테이지(100a)부터 제 n 스테이지(100e)까지 차례로 스 캔펄스(Vout1 내지 Voutn)를 출력한다. 이와 같이 상기 스테이지들(100a 내지 100e)로부터 출력된 스캔펄스들(Vout1 내지 Voutn)은 상기 액정패널의 게이트 라인들에 순차적으로 공급되어, 상기 게이트 라인들을 순차적으로 스캐닝하게 된다.
이와 같이 구성된 쉬프트 레지스터의 전체 스테이지(100a 내지 100f)는 제 1 내지 제 3 전압원(VDD1 내지 VDD3)과, 그리고 서로 순차적인 위상차를 갖는 제 1 내지 제 4 클럭펄스(CLK1 내지 CLK4) 중 세 개의 클럭펄스를 인가받는다. 여기서, 상기 제 1 전압원(VDD1) 및 제 2 전압원(VDD2)은 각각 정극성 및 부극성 전압을 교번적으로 갖는 교류전압을 나타내며, 상기 제 1 전압원(VDD1)과 제 2 전압원(VDD2)은 서로 반전된 위상을 갖는다. 그리고, 상기 제 3 전압원(VSS)은 접지전압을 나타낸다.
이와 같이 구성된 종래의 쉬프트 레지스터의 동작을 설명하면 다음과 같다.
먼저, 타이밍 콘트롤러(도시되지 않음)로부터의 스타트 펄스(SP)가 제 1 스테이지(100a)에 인가되면, 상기 제 1 스테이지(100a)는 상기 스타트 펄스(SP)에 응답하여 인에이블된다. 이어서, 상기 인에이블된 제 1 스테이지(100a)는 타이밍 콘트롤러로부터의 제 1 클럭펄스(CLK1)를 입력받아 제 1 스캔펄스(Vout1)를 출력하고, 이를 제 1 게이트 라인과 제 2 스테이지(100b)에 함께 공급한다. 그러면, 상기 제 2 스테이지(100b)는 상기 제 1 스캔펄스(Vout1)에 응답하여 인에이블된다. 이어서, 상기 인에이블된 제 2 스테이지(100b)는 상기 타이밍 콘트롤러로부터의 제 2 클럭펄스(CLK2)를 입력받아 제 2 스캔펄스(Vout2)를 출력하고, 이를 제 2 게이트 라인, 제 3 스테이지(100c) 및 상기 제 1 스테이지(100a)에 함께 공급한다. 그러 면, 상기 제 2 스캔펄스(Vout2)에 응답하여 상기 제 3 스테이지(100c)는 인에이블되고, 상기 제 1 스테이지(100a)는 제 2 전압원(VSS)을 상기 제 1 게이트 라인에 공급한다. 이어서, 상기 인에이블된 제 3 스테이지(100c)는 상기 타이밍 콘트롤러로부터의 제 1 클럭펄스(CLK1)를 입력받아 제 3 스캔펄스(Vout3)를 출력하고, 이를 제 3 게이트 라인, 제 4 스테이지(100d) 및 상기 제 2 스테이지(100b)에 제공한다. 그러면, 상기 제 3 스캔펄스(Vout3)에 응답하여 상기 제 4 스테이지(100d)는 인에이블되고, 상기 제 2 스테이지(100b)는 제 2 전압원(VSS)을 상기 제 2 게이트 라인에 공급한다. 이와 같은 방식으로, 나머지 제 5 스테이지 내지 제 n 스테이지(100e)까지 순차적으로 제 5 내지 제 n 스캔펄스(Voutn)를 출력하여 상기 제 5 내지 제 n 게이트 라인에 순차적으로 인가한다. 결국, 상기 제 1 내지 제 n 게이트 라인은 상기 순차적으로 출력되는 제 1 내지 제 n 스캔펄스(Vout1 내지 Voutn)에 의해 차례로 스캐닝된다.
한편, 상기 더미 스테이지(100f)는 상기 제 n 스테이지(100e)로부터의 제 n 스캔펄스(Voutn)에 응답하여 인에이블된 후, 상기 타이밍 콘트롤러로부터의 제 1 또는 제 2 클럭펄스(CLK1 또는 CLK2)를 입력받아 제 n+1 스캔펄스(Voutn+1)를 출력한다. 그리고, 상기 제 n+1 스캔펄스(Voutn+1)를 상기 제 n 스테이지(100e)에 공급하여, 상기 제 n 스테이지(100e)가 제 n 게이트 라인에 상기 제 2 전압원(VSS)을 제공할 수 있도록 한다. 다시말하면, 상기 더미 스테이지(100f)는 단지 상기 제 n 스테이지(100e)가 제 2 전압원(VSS)을 출력할 수 있도록 상기 제 n+1 스캔펄스(Voutn+1)를 제공할 뿐, 상기 제 n+1 스캔펄스(Voutn+1)를 게이트 라인에는 공급하 지 않는다. 따라서, 상기 더미 스테이지(100f)를 포함한 전체 스테이지(100a 내지 100f)의 수는 상기 게이트 라인의 수보다 항상 1개가 더 많게 된다.
한편, 이와 같이 구성된 종래의 쉬프트 레지스터에는 다음과 같은 문제점이 있었다.
도 2는 스캔펄스의 이상적인 파형과 왜곡된 스캔펄스의 파형을 나타낸 도면이다.
액정표시장치가 대면적화됨에 따라, 상기 게이트 라인의 길이도 길어지게 되는데, 상기 게이트 라인의 길이가 길어질수록 상기 게이트 라인의 저항 및 커패시턴스 성분도 증가하게 된다. 그러면, 도 2에 도시된 바와 같이, 상기 저항 및 커패시턴스 성분에 의해 상기 게이트 라인에 공급되는 스캔펄스(201)는 왜곡될 수 있다. 도번 201은 상기 게이트 라인에 저항 및 커패시턴스 성분이 없다고 가정하였을때의 이상적인 스캔펄스(201)를 나타낸다. 한편, 상기 스캔펄스(201)가 상기 저항 및 커패시턴스 성분에 의해서 왜곡되면, 상기 스캔펄스(201)의 상승 시간(TR)이 증가하게 되어 그의 파형이 왜곡된다. 도번 202는 상기 게이트 라인의 저항 및 커패시턴스 성분에 의해서 왜곡된 형태의 스캔펄스(202)이다. 이와 같이 왜곡된 스캔펄스(202)는 이상적인 스캔펄스(201)에 비하여 상승 시간(TR)이 길기 때문에, 상대적으로 목표전압(VT)으로 유지되는 유효충전시간(TS)이 짧아지게 된다. 이와 같이 그의 파형이 왜곡된 스캔펄스(202)가 상기 박막트랜지스터의 게이트 전극에 인가되면, 상기 박막트랜지스터의 턴-온시간이 짧아지게 되며, 이로 인해 상기 턴-온된 박막트랜지스터가 상기 데이터 라인으로부터의 데이터 전압을 스위칭하는 시간도 짧아지게 된다. 결과적으로, 상기 턴-온된 박막트랜지스터의 드레인/소스단자를 경유하여 화소전극에 인가되는 데이터 전압도 그의 파형이 왜곡되며, 이로 인해 상기 화소전극에는 상기 데이터 전압이 충분히 충전되지 못하는 문제점이 발생한다.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로, 각 스캔펄스간이 일정 시간동안 서로 중첩하도록 상기 각 스캔펄스의 펄스폭을 증가시켜 출력하여, 각 스캔펄스가 목표전압으로 지속되는 유효충전시간을 증가시킴으로써, 상기 스캔펄스의 왜곡을 방지할 수 있는 쉬프트 레지스터를 제공하는데 그 목적이 있다.
상기와 같은 문제점을 해결하기 위한 본 발명에 따른 쉬프트 레지스터는, 액정패널의 게이트 라인들을 구동하기 위한 게이트 드라이버에 구비된 쉬프트 레지스터에 있어서, 타이밍 콘트롤러부터의 클럭펄스들에 응답하여, 다수개의 스캔펄스를 그들의 펄스폭의 소정 구간이 서로 중첩되도록 순차적으로 출력하고, 이들을 상기 게이트 라인들에 순차적으로 공급하는 것을 그 특징으로 한다.
이하 첨부된 도면을 참조하여 본 발명의 실시예에 따른 쉬프트 레지스터를 상세히 설명하면 다음과 같다.
도 3은 본 발명의 실시예에 따른 쉬프트 레지스터의 구성도이다.
본 발명의 실시예에 따른 액정표시장치의 쉬프트 레지스터는, 도 3에 도시된 바와 같이, 타이밍 콘트롤러로부터의 상기 각 클럭펄스(CLK1 내지 CLK4) 및 스타트 펄스(SP)에 응답하여 다수개의 스캔펄스(Vout1 내지 Voutn)를 순차적으로 출력하 되, 이때 상기 인접하는 스캔펄스(Vout1 내지 Voutn)간이 일정시간만큼 중첩되는 구간을 갖도록 상기 각 스캔펄스(Vout1 내지 Voutn)의 펄스폭을 증가시켜 액정패널의 게이트 라인에 출력하는 것을 특징으로 한다.
여기서, 도면에 도시하지 않았지만, 상기 액정패널은 일방향으로 배열되는 다수개의 게이트 라인과 상기 게이트 라인들에 수직교차하도록 배열된 다수개의 데이터 라인들이 형성되어 있으며, 상기 데이터 라인들은 데이터 드라이버로부터 출력되는 데이터 전압에 의해 충전된다. 또한, 상기 게이트 라인과 데이터 라인에 의해 둘러싸여 정의되는 각 화소영역들에는 각각 박막트랜지스터 및 화소전극이 형성된다. 구체적으로, 상기 박막트랜지스터는 상기 게이트 라인과 상기 데이터 라인이 교차하는 부근에 형성된다. 상기 박막트랜지스터는 상기 각 게이트 라인에 충전된 스캔펄스(Vout1 내지 Voutn)에 응답하여 상기 데이터 라인에 충전된 상기 데이터 전압을 스위칭하여 상기 화소전극에 인가함으로써, 상기 액정패널에 화상이 표시되도록 한다.
한편, 상기 쉬프트 레지스터는, 도 3에 도시된 바와 같이, 서로 종속적으로 연결된 n개의 스테이지들(300a 내지 300f), 그리고 제 1 및 제 2 더미 스테이지(300g, 300h)로 구성된다. 여기서, 각 스테이지들(300a 내지 300f)은 각각 스캔펄스(Vout1 내지 Voutn)를 출력하며, 이때 상기 제 1 스테이지(300a)부터 제 n 스테이지(300f)까지 차례로 스캔펄스(Vout1 내지 Voutn)를 출력한다. 이와 같이 상기 스테이지들(300a 내지 300f)로부터 출력된 스캔펄스(Vout1 내지 Voutn)들은 상기 액정패널의 게이트 라인들에 순차적으로 공급되어, 상기 게이트 라인들을 순차적으 로 스캐닝하게 된다.
이와 같이 구성된 쉬프트 레지스터의 전체 스테이지(300a 내지 300h)는 제 1 내지 제 3 전압원(VDD1 내지 VDD3)과, 그리고 서로 순차적인 위상차를 갖는 제 1 내지 제 4 클럭펄스(CLK1 내지 CLK4) 중 세 개의 클럭펄스를 인가받는다. 여기서, 상기 제 1 전압원(VDD1) 및 제 2 전압원(VDD2)은 각각 정극성 및 부극성 전압을 교번적으로 갖는 교류전압을 나타내며, 상기 제 1 전압원(VDD1)과 제 2 전압원(VDD2)은 서로 반전된 위상을 갖는다. 그리고, 상기 제 3 전압원(VSS)은 접지전압을 나타낸다.
이와 같이 구성된 쉬프트 레지스터의 동작을 상세히 설명하면 다음과 같다.
먼저, 타이밍 콘트롤러로부터의 스타트 펄스(SP)가 제 1 스테이지(300a)에 입력되면, 상기 제 1 스테이지(300a)는 상기 스타트 펄스(SP)에 응답하여 인에이블된다. 이어서 상기 인에이블된 제 1 스테이지(300a)는 상기 타이밍 콘트롤러로부터의 제 1 클럭펄스(CLK1)를 입력받아 제 1 스캔펄스(Vout1)를 출력하고, 이를 제 1 게이트 라인과 제 2 스테이지(300b)에 공급한다. 그러면, 상기 제 2 스테이지(300b)는 상기 제 1 스캔펄스(Vout1)에 응답하여 인에이블된다. 이어서, 상기 인에이블된 제 2 스테이지(300b)는 상기 타이밍 콘트롤러로부터의 제 2 클럭펄스(CLK2)를 입력받아 제 2 스캔펄스(Vout2)를 출력하고, 이를 제 2 게이트 라인과 제 3 스테이지(300c)에 공급한다. 그러면, 상기 제 3 스테이지(300c)는 상기 제 2 스캔펄스(Vout2)에 응답하여 인에이블된다. 이어서, 상기 인에이블된 제 3 스테이지(300c)는 상기 타이밍 콘트롤러로부터의 제 3 클럭펄스(CLK3)를 입력받아 제 3 스 캔펄스(Vout3)를 출력하고, 이를 제 3 게이트 라인, 제 4 스테이지(300d), 및 상기 제 1 스테이지(300a)에 함께 공급한다. 그러면, 상기 제 3 스캔펄스(Vout3)에 응답하여 상기 제 4 스테이지(300d)는 인에이블되고, 상기 제 1 스테이지(300a)는 제 3 전압원(VSS)을 상기 제 1 게이트 라인에 공급한다. 이어서, 상기 인에이블된 제 4 스테이지(300d)는 상기 타이밍 콘트롤러로부터의 제 4 클럭펄스(CLK4)를 입력받아 제 4 스캔펄스(Vout4)를 출력하고, 이를 제 4 게이트 라인과 제 5 스테이지에 공급한다. 그러면, 상기 제 5 스테이지는 상기 제 4 스캔펄스(Vout4)에 응답하여 인에이블된다. 이어서, 상기 인에이블된 제 5 스테이지는 상기 타이밍 콘트롤러로부터의 제 1 클럭펄스(CLK1)를 입력받아 제 5 스캔펄스를 출력하고, 이를 제 5 게이트 라인, 제 6 스테이지, 및 상기 제 3 스테이지(300c)에 함께 공급한다. 그러면, 상기 제 5 스캔펄스에 응답하여 상기 제 6 스테이지는 인에이블되고, 상기 제 3 스테이지(300c)는 제 3 전압원(VSS)을 상기 제 3 게이트 라인에 공급한다. 이와 같은 방식으로, 제 6 내지 제 n 스테이지(300f)까지 순차적으로 제 6 내지 제 n 스캔펄스(Voutn)를 출력하고, 이들을 각각 제 6 내지 제 n 게이트 라인에 순차적으로 공급한다. 이때, 상기 인접하는 스캔펄스간은 일정시간만큼 중첩되는 펄스폭 구간을 갖는다. 여기서, 제 1 더미 스테이지(300g)는 제 n-1 스테이지(300e)에 제 n+1 스캔펄스(Voutn+1)를 공급하는 역할을 하며, 제 2 더미 스테이지(300h)는 제 n 스테이지(300f)에 제 n+2 스캔펄스(Voutn+2)를 공급하는 역할을 한다. 즉, 상기 제 1 및 제 2 더미 스테이지(300g, 300h)로부터 출력된 제 n+1 및 제 n+2 스캔펄스(Voutn+1, Voutn+2)는 게이트 라인에는 공급되지 않으며, 단지 상기 제 n-1 및 제 n 스테이지(300e, 300f)가 제 3 전압원(VDD3)을 출력할 수 있도록 역할하는 더미 출력이다.
이와 같이, 각 스테이지(300a 내지 300f)는 스캔펄스(Vout1 내지 Voutn)를 출력하고, 이를 대응하는 게이트 라인에 각각 순차적으로 공급함과 동시에, 다음 단의 스테이지에 스타트 펄스(SP)로서 제공한다. 또한, 상기 각 스테이지(300a 내지 300f)는 자신으로부터 다음 다음 단에 위치한 스테이지로부터 출력된 스캔펄스에 응답하여, 대응되는 게이트 라인에 제 3 전압원(VSS)을 공급한다. 이와 같이, 상기 각 스테이지(300a 내지 300f)가 다음 단이 아닌, 자신으로부터 다음 다음 단에 위치한 스테이지에서 출력된 스캔펄스를 입력받는 이유를 상세히 설명하면 다음과 같다. 이에 앞서, 상기 각 스캔펄스(Vout1 내지 Voutn) 및 제 1 내지 제 4 클럭펄스(CLK1 내지 CLK4)를 좀 더 구체적으로 설명하기로 한다. 여기서, 모든 스캔펄스(Vout1 내지 Voutn)는 그 파형이 동일하므로, 제 1 내지 제 4 스캔펄스(Vout1 내지 Vout4))를 예를 들어 설명하기로 한다.
도 4는 제 1 내지 제 4 클럭펄스, 및 제 1 내지 제 4 스캔펄스의 타이밍도이다.
먼저, 도 4에 도시된 바와 같이, 제 1 내지 제 4 스캔펄스(Vout1 내지 Vout4)의 펄스폭은 예비충전구간(A) 및 유효충전구간(B)으로 나눌 수 있으며, 각 스캔펄스(Vout1 내지 Vout4)의 예비충전구간(A)은 이전 스캔펄스의 유효충전구간(B)과 시간적으로 일부 중첩된다. 또한, 각 스캔펄스(Vout1 내지 Vout4)의 유효충전구간(B)은 다음 스캔펄스의 예비충전구간(A)과 시간적으로 일부 중첩된다. 따라 서, 각 스캔펄스(Vout1 내지 Vout4)는 이전 스캔펄스의 유효충전구간(B)에서 출력되기 시작하여 자신의 유효충전구간(B)에서는 목표전압(VT)에 도달하게 된다. 다시말하면, 각 스캔펄스(Vout1 내지 Vout4)는 자신의 예비충전구간(A)에서 목표전압(VT)을 향해 서서히 증가하며, 이후 자신의 유효충전구간(B)에서는 완전히 목표전압(VT)으로 유지된다.
즉, 제 1 스캔펄스(Vout1)는 자신의 예비충전구간(A)에 해당하는 상기 스타트 펄스(SP)의 일구간에서 출력되기 시작하여, 자신의 유효충전구간(B)에서는 목표전압(VT)으로 완전히 유지된다. 그리고, 제 2 스캔펄스(Vout2)는 자신의 예비충전구간(A)에 해당하는 상기 제 1 스캔펄스(Vout1)의 유효충전 구간에서 출력되기 시작하여, 자신의 유효충전구간(B)에서는 완전히 목표전압(VT)으로 유지된다. 그리고, 제 3 스캔펄스(Vout3)는 자신의 예비충전구간(A)에 해당하는 상기 제 2 스캔펄스(Vout2)의 유효충전구간(B)에서 출력되기 시작하여, 자신의 유효충전구간(B)에서는 완전히 목표전압(VT)으로 유지된다. 그리고, 제 4 스캔펄스(Vout4)는 자신의 예비충전구간(A)에 해당하는 상기 제 3 스캔펄스(Vout3)의 유효충전구간(B)에서 출력되기 시작하여, 자신의 유효충전구간(B)에서는 완전히 목표전압(VT)으로 유지된다.
이에 따라, 상기 각 스캔펄스(Vout1 내지 Vout4)는 종래의 스캔펄스보다 상기 예비충전구간(A)에 해당하는 펄스폭만큼 실질적으로 더 긴 펄스폭을 가지며, 이에 따라 상기 스캔펄스(Vout1 내지 Vout4)를 인가받는 액정패널의 박막트랜지스터의 턴-온 시간이 증가되는 장점이 있다.
한편, 상기 각 스캔펄스(Vout1 내지 Vout4)는 상기 타이밍 콘트롤러로부터 출력되는 제 1 내지 제 4 클럭펄스(CLK1 내지 CLK4)에 동기되어 출력되므로, 상기 제 1 내지 제 4 클럭펄스(CLK1 내지 CLK4)도 상기 스캔펄스(Vout1 내지 Vout4)와 동일하게 중첩된 구간을 갖는다.
여기서, 상기 제 1 내지 제 4 클럭펄스(CLK4)는 위상차를 가지고 계속적으로 순환하므로, 상기 제 1 클럭펄스(CLK1)는 상기 제 4 클럭펄스(CLK4)와 중첩된다. 한편, 상기 제 4 클럭펄스(CLK4)는 상기 스타트 펄스(SP)에 동기되어 있다.
이와 같은 본 발명의 스캔펄스를 종래의 스캔펄스와 비교하여 설명하면 다음과 같다. 여기서, 종래의 제 1 및 제 2 스캔펄스(Vout1`, Vout2`), 그리고 본 발명의 제 1 및 제 2 스캔펄스(Vout1, Vout2)를 예를 들어 설명하기로 한다.
도 5는 종래의 스캔펄스와 본 발명에 따른 스캔펄스를 비교설명하기 위한 도면이고, 도 6은 종래의 스캔펄스와 본 발명의 스캔펄스에 대한 시뮬레이션 파형을 나타낸 도면이다.
종래의 제 1 및 제 2 스캔펄스(Vout1, Vout2)는 게이트 라인의 저항 및 커패시턴스 성분에 의해 그의 파형이 왜곡되면, 도 5에 도시된 바와 같이, 그의 상승 시간(TR)이 증가하게 되고, 이에 따라, 상기 제 1 및 제 2 스캔펄스(Vout1, Vout2)가 목표전압(VT)으로 유지되는 유효충전시간(TS)이 감소하게 된다. 한편, 데이터 전압(Data)은 주기적으로 정극성 및 부극성으로 변화화면서 데이터 라인에 인가되는데, 이때, 상기 스캔펄스의 유효충전시간(TS)이 상기 데이터 전압이 정극성으로 유지되는 시간(1H), 또는 부극성으로 유지되는 시간(1H)보다 짧아지게 되어, 상기 데이터 전압(Data)이 화소전극에 정상적으로 인가되지 않게 된다.
그러나, 본 발명의 제 1 스캔펄스(Vout1)는 스타트 펄스(SP)의 일구간(상기 제 1 스캔펄스(Vout1)의 예비충전구간(A)에 해당)에 해당하는 시점부터 출력되기 시작하여 서서히 증가하여 목표전압(VT)에 도달하게 되며, 이후 자신의 유효충전구간(B)에 해당하는 시간동안 완전히 목표전압(VT)으로 유지된다. 즉, 상기 제 1 스캔펄스(Vout1)의 상승 시간(TR)은, 상기 제 1 스캔펄스(Vout1)의 유효충전구간(B)에 해당하는 시간에 포함되지 않고, 상기 제 1 스캔펄스(Vout1)의 예비충전구간(A)에 해당하는 시간에 포함되므로, 상기 제 1 스캔펄스(Vout1)의 유효충전구간(B)에 해당하는 시간이 상기 상승 시간(TR)에 의해 감소되지 않는다. 또한, 상기 제 2 스캔펄스(Vout2)는 상기 제 1 스캔펄스(Vout1)의 유효충전구간(B)(상기 제 2 스캔펄스(Vout2)의 예비충전구간(A)에 해당)에 해당하는 시점부터 출력되기 시작하여 서서히 목표전압(VT)에 도달하게 되며, 이후 자신의 유효충전구간(B)에 해당하는 시간동안 완전히 목표전압(VT)으로 유지된다. 즉, 상기 제 2 스캔펄스(Vout2)의 상승 시간(TR)은, 상기 제 2 스캔펄스(Vout2)의 유효충전구간(B)에 해당하는 시간에 포함되지 않고, 상기 제 2 스캔펄스(Vout2)의 예비충전구간(A)에 해당하는 시간에 포함되므로, 상기 제 1 스캔펄스(Vout1)의 유효충전구간(B)에 해당하는 시간이 상기 상승 시간(TR)에 의해 감소되지 않는다.
따라서, 도 6의 (a) 및 (b)에 도시된 바와 같이, 본 발명의 제 1 및 제 2 스캔펄스(Vout1, Vout2)는, 종래의 제 1 및 제 2 스캔펄스(Vout1`, Vout2`)보다 더 긴 유효충전시간(TS)을 갖는다. 이때, 본 발명의 제 1 및 제 2 스캔펄스(Vout1, Vout2)의 유효충전시간(TS)은 상기 데이터 전압(Data)이 정극성 및 부극성으로 유 지되는 시간(1H)보다 길기 때문에, 상기 데이터 전압(Data)은 화소전극에 정상적으로 전달된다.
한편, 서로 인접한 시간대에 출력되는 스캔펄스(Vout1 내지 Voutn)들은 서로 중첩되는 펄스폭 구간을 가지기 때문에, 종래에서처럼 각 스테이지(300a 내지 300f)에 다음 단의 스테이지로부터 출력된 스캔펄스가 입력되면 다음과 같은 문제가 발생할 수 있다. 즉, 예를 들어 서로 인접한 시간대에 출력되는 제 1 스캔펄스(Vout1)와 제 2 스캔펄스(Vout2)는 서로 중첩되는 펄스폭 구간을 갖기 때문에, 종래에서처럼, 제 2 스테이지(300b)로부터 출력된 상기 제 2 스캔펄스(Vout2)가 상기 제 1 스캔펄스(Vout1)를 출력하는 제 1 스테이지(300a)에 입력되면, 상기 제 1 스테이지(300a)는, 자신의 유효충전구간(B)에 해당하는 시점에서 제 3 전압원(VSS)을 제 1 게이트 라인에 공급하게 된다. 다시 말하면, 상기 제 1 스테이지(300a)는 제 1 스캔펄스(Vout1)를 상기 제 1 게이트 라인에 완전히 인가하기도 전에 상기 제 2 스캔펄스(Vout2)가 출력되는 시점(구체적으로, 상기 제 2 스캔펄스(Vout2)의 예비충전구간(A)에 해당하는 시점)에서 상기 제 3 전압원(VSS)을 상기 제 1 게이트 라인에 공급하게 된다. 따라서, 상기 제 1 스테이지(300a)는 불완전한 스캔펄스를 출력할 수 있다. 그러면, 상기 각 게이트 라인에는 종래와 동일한 펄스폭을 갖는 스캔펄스가 공급되며, 이로 인해 각 스캔펄스는 왜곡될 수 있다. 이와 같은 이유로 인해, 본 발명에 따른 각 스테이지(300a 내지 300f)는 다음 단의 스테이지가 아닌, 다음 다음 단의 스테이지로부터의 스캔펄스를 입력받게 된다. 즉, 상기 각 스테이지(300a 내지 300f)에는 자신으로부터 출력된 스캔펄스와 중첩하는 구간을 가지지 않는 스캔펄스가 입력된다.
여기서, 상기 각 스테이지(300a 내지 300f), 제 1 및 제 2 더미 스테이지(300g, 300h)에 구성된 회로를 상세히 설명하면 다음과 같다. 한편, 상기 각 스테이지(300a 내지 300f), 제 1 및 제 2 더미 스테이지(300g, 300h)의 회로구성은 모두 동일하므로, 제 1 스테이지(300a)만을 예로 들어 설명하기로 한다.
도 7은 도 3의 제 1 스테이지에 대한 회로 구성도이다.
제 1 스테이지(300a)는, 도 7에 도시된 바와 같이, 크게 제 1, 제 2 및 제 3 노드(701, 702, 703)의 충전 및 방전을 제어하는 노드 제어부(750)와, 상기 제 1, 제 2, 제 3 노드(701, 702, 703)의 충전/방전 상태에 따라 턴-온되어 스캔펄스 또는 제 3 전압원(VSS)을 선택적으로 출력하는 출력부(740)로 구성된다. 여기서, 상기 제 1, 제 2 및 제 3 노드(701, 702, 703)는 선택적으로 충전 및 방전되는데, 구체적으로, 상기 제 1 노드(701)가 충전 상태일 때는 상기 제 2 노드(702) 및 제 3 노드(703)가 모두 방전상태를 유지하고, 상기 제 1 노드(701)가 방전 상태일 때는 상기 제 2 노드(702) 및 제 3 노드(703) 중 어느 하나가 충전상태를 유지한다. 즉, 홀수번째 프레임에서는 상기 제 1 노드(701)가 방전상태 일 때, 상기 제 2 노드(702)가 충전되고, 상기 제 3 노드(703)가 방전되며, 그리고 짝수번째 프레임에서는 상기 제 1 노드(701)가 방전상태 일 때, 상기 제 2 노드(702)가 방전되고, 상기 제 3 노드(703)가 충전된다. 이와 같이, 상기 제 1 노드(701)가 방전상태일 때, 상기 제 2 노드(702) 및 제 3 노드(703)에 프레임별로 다른 극성의 전압원(VDD1, VDD2)을 인가(충전 및 방전)하는 이유는, 상기 제 2 노드(702) 및 제 3 노드(703) 에 게이트단자가 연결된 스위칭소자의 열화를 방지하기 위해서이다.
여기서, 상기 제 1 스테이지(300a)의 노드 제어부(750)는, 타이밍 콘트롤러로부터의 스타트 펄스(SP)가 입력되는 게이트단자, 상기 스타트 펄스(SP)가 입력되는 드레인단자, 및 소스단자를 갖는 제 1 NMOS 트랜지스터(Tr1)와; 상기 스타트 펄스(SP)가 입력되는 게이트단자, 상기 제 2 노드(702)에 연결된 드레인단자, 및 상기 제 3 전압원(VSS)이 인가되는 소스단자를 갖는 제 2 NMOS 트랜지스터(Tr2)와; 상기 스타트 펄스(SP)가 입력되는 게이트단자, 상기 제 3 노드(703)에 연결된 드레인단자, 및 상기 제 3 전압원(VSS)이 인가되는 소스단자를 갖는 제 3 NMOS 트랜지스터(Tr3)와; 제 4 클럭펄스(CLK4)가 인가되는 게이트단자, 상기 제 1 NMOS 트랜지스터(Tr1)의 소스단자에 연결된 드레인단자, 및 상기 제 1 노드(701)에 연결된 소스단자를 갖는 제 4 NMOS 트랜지스터(Tr4)와; 상기 제 2 노드(702)에 연결된 게이트단자, 상기 제 1 노드(701)에 연결된 드레인단자, 및 상기 제 3 전압원(VSS)이 인가되는 소스단자를 갖는 제 5 NMOS 트랜지스터(Tr5)와; 상기 제 3 노드(703)에 연결된 게이트단자, 상기 제 1 노드(701)에 연결된 드레인단자, 및 상기 제 3 전압원(VSS)이 인가되는 소스단자를 갖는 제 6 NMOS 트랜지스터(Tr6)와; 제 2 클럭펄스(CLK2)가 인가되는 게이트단자, 제 1 전압원(VDD1)이 인가되는 드레인단자, 및 상기 제 2 노드(702)에 연결된 소스단자를 갖는 제 7 NMOS 트랜지스터(Tr7)와; 상기 제 2 클럭펄스(CLK2)가 인가되는 게이트단자, 제 2 전압원(VDD2)이 인가되는 드레인단자, 및 상기 제 3 노드(703)에 연결된 소스단자를 갖는 제 8 NMOS 트랜지스터(Tr8)와; 상기 제 1 스테이지(300a)로부터 다음 다음 단에 위치한 제 3 스테이지 (300c)에서 출력된 제 3 스캔펄스(Vout3)가 인가되는 게이트단자, 상기 제 1 노드(701)에 연결된 드레인단자, 및 상기 제 3 전압원(VSS)이 인가되는 소스단자를 갖는 제 9 NMOS 트랜지스터(Tr9)를 포함한다.
단, 상기 제 2 내지 제 n 스테이지(300b 내지 300f)와, 제 1 및 제 2 더미 스테이지(300g, 300h)에 구비된 상기 제 1, 제 2 및 제 3 NMOS 트랜지스터(Tr1, Tr2, Tr3)의 게이트단자에는 상기 스타트 펄스(SP)가 아닌, 자신으로부터 이전 단에 위치한 스테이지에서 출력된 스캔펄스가 입력된다.
그리고, 상기 제 1 스테이지(300a)의 출력부(740)는 상기 제 1 노드(701)에 연결된 게이트단자, 제 1 클럭펄스(CLK1)가 인가되는 드레인단자, 및 제 1 게이트 라인에 연결된 소스단자를 갖는 제 10 NMOS 트랜지스터(Tr10)와; 상기 제 2 노드(702)에 연결된 게이트 단자, 상기 제 1 게이트 라인에 연결된 드레인단자, 및 상기 제 3 전압원(VSS)이 인가되는 소스단자를 갖는 제 11 NMOS 트랜지스터(Tr11)와; 상기 제 3 노드(703)에 연결된 게이트단자, 상기 제 1 게이트 라인에 연결된 드레인단자, 및 상기 제 3 전압원(VSS)이 인가되는 소스단자를 갖는 제 12 NMOS 트랜지스터(Tr12)를 포함한다.
한편, 상기 제 2 노드(702)와 제 3 노드(703)에 인가되는 전압원(VDD1, VDD2)의 극성이 프레임 단위로 주기적으로 변화하기 때문에, 상기 제 2 노드(702)에 게이트단자가 연결된 제 5 및 제 11 NMOS 트랜지스터(Tr5, Tr11), 그리고 상기 제 3 노드(703)에 게이트단자가 연결된 제 6 및 제 12 NMOS 트랜지스터(Tr6, Tr12)의 열화를 방지할 수 있다. 즉, 상기 열거한 제 5, 제 11, 제 6 및 제 12 NMOS 트 랜지스터(Tr5, Tr11, Tr6, Tr12)의 게이트단자에는 프레임 단위로 정극성의 전압 및 부극성의 전압이 교번적으로 인가됨에 따라, 스위칭소자의 게이트단자에 한쪽 극성의 계속 인가될 경우 발생되는 핫 캐리어 현상을 방지할 수 있다.
여기서, 상기 각 스테이지(300a 내지 300f), 제 1 및 제 2 더미 스테이지(300g, 300h) 인가되는 제 1 내지 제 4 클럭펄스(CLK1 내지 CLK4)의 공급 순서를 표를 통해 좀 더 구체적으로 살펴보면 다음과 같다.
즉, 표 1에 기재된 바와 같이, 상기 제 1 스테이지(300a)의 제 4 NMOS 트랜지스터(Tr4)의 게이트단자와, 상기 제 10 NMOS 트랜지스터(Tr10)의 드레인단자와, 상기 제 7 및 제 8 NMOS 트랜지스터(Tr7, Tr8)의 게이트단자에는 차례로 제 4 클럭펄스(CLK4), 제 1 클럭펄스(CLK1), 및 제 2 클럭펄스(CLK2)가 인가되며, 상기 제 2 스테이지(300b)의 제 4 NMOS 트랜지스터(Tr4)의 게이트단자와, 상기 제 10 NMOS 트랜지스터(Tr10)의 드레인단자와, 상기 제 7 및 제 8 NMOS 트랜지스터(Tr7, Tr8)의 게이트단자에는 차례로 제 1 클럭펄스(CLK1), 제 2 클럭펄스(CLK2), 및 제 3 클럭펄스(CLK3)가 인가되며, 상기 제 3 스테이지(300c)의 제 4 NMOS 트랜지스터(Tr4)의 게이트단자와, 상기 제 10 NMOS 트랜지스터(Tr10)의 드레인단자와, 상기 제 7 및 제 8 NMOS 트랜지스터(Tr7, Tr8)의 게이트단자에는 차례로 제 2 클럭펄스(CLK2), 제 3 클럭펄스(CLK3), 및 제 4 클럭펄스(CLK4)가 인가되며, 상기 제 4 스테이지(300d)의 제 4 NMOS 트랜지스터(Tr4)의 게이트단자와, 상기 제 10 NMOS 트랜지스터(Tr10)의 드레인단자와, 상기 제 7 및 제 8 NMOS 트랜지스터(Tr7, Tr8)의 게이트단자에는 차례로 제 3 클럭펄스(CLK3), 제 4 클럭펄스(CLK4), 및 제 1 클럭펄스 (CLK1)가 인가된다.
그리고, 도시하지 않았지만, 상기 제 5 스테이지 제 4 NMOS 트랜지스터(Tr4)의 게이트단자와, 상기 제 10 NMOS 트랜지스터(Tr10)의 드레인단자와, 상기 제 7 및 제 8 NMOS 트랜지스터(Tr7, Tr8)의 게이트단자는, 상기 제 1 스테이지(300a)와 동일한 순서로 클럭펄스들을 인가받는다. 즉, 제 5 스테이지부터 제 2 더미 스테이지(300h)까지는 상기 제 1 스테이지 내지 제 4 스테이지(300a 내지 300d)에 인가된 제 1 내지 제 4 클럭펄스들(CLK1 내지 CLK4)과 동일한 순서로 다시 순환하는 제 1 내지 제 4 클럭펄스들(CLK1 내지 CLK4)을 인가받는다.
제 4 NMOS 트랜지스터의 게이트단자 제 10 NMOS 트랜지스터의 게이트단자 제 7 및 제 8 NMOS 트랜지스터의 드레인단자
제 1 스테이지 제 4 클럭펄스 제 1 클럭펄스 제 2 클럭펄스
제 2 스테이지 제 1 클럭펄스 제 2 클럭펄스 제 3 클럭펄스
제 3 스테이지 제 2 클럭펄스 제 3 클럭펄스 제 4 클럭펄스
제 4 스테이지 제 3 클럭펄스 제 4 클럭펄스 제 1 클럭펄스
이와 같이 구성된 쉬프트 레지스터의 동작을 상세히 설명하면 다음과 같다.
도 8은 도 3의 제 2 스테이지에 대한 회로 구성도이고, 도 9는 도 3의 제 3 스테이지에 대한 회로 구성도이다. 여기서, 도 7의 제 1 스테이지(300a)에 구비된 제 1 내지 제 12 NMOS 트랜지스터(Tr1 내지 Tr12)와, 제 2 스테이지(300b)에 구비된 제 1 내지 제 12 NMOS 트랜지스터(Tr1` 내지 Tr12`)와, 제 3 스테이지(300c)에 구비된 제 1 내지 제 12 NMOS 트랜지스터(Tr1`` 내지 Tr12``)는 서로 다른 도번으로 표시되어 있지만, 서로 동일한 역할을 하는 스위칭소자이다.
먼저, 인에이블 기간(T0)동안의 동작을 설명하면 다음과 같다.
상기 인에이블 기간(T0)동안에는, 도 4에 도시된 바와 같이, 스타트 펄스(SP), 및 제 4 클럭펄스(CLK4)만 하이 상태를 유지한다.
상기 스타트 펄스(SP)는 제 1 NMOS 트랜지스터(Tr1)의 게이트단자, 상기 제 2 NMOS 트랜지스터(Tr2)의 게이트단자, 및 상기 제 3 NMOS 트랜지스터(Tr3)의 게이트단자에 인가되어, 상기 제 1, 제 2, 및 제 3 NMOS 트랜지스터(Tr1, Tr2, Tr3)를 턴-온시킨다. 그리고, 상기 제 4 클럭펄스(CLK4)는 제 4 NMOS 트랜지스터(Tr4)의 게이트단자에 인가되어, 상기 제 4 NMOS 트랜지스터(Tr4)를 턴-온시킨다. 그러면, 상기 스타트 펄스(SP)는, 상기 턴-온된 제 1 NMOS 트랜지스터(Tr1)의 드레인/소스단자, 그리고, 상기 턴-온된 제 4 NMOS 트랜지스터(Tr4)의 드레인/소스단자를 경유하여, 제 1 노드(701)에 인가된다. 이때, 상기 제 1 노드(701)가 상기 스타트 펄스(SP)로 충전됨에 따라, 상기 제 1 노드(701)에 게이트단자가 연결된 제 10 NMOS 트랜지스터(Tr10)가 턴-온된다. 한편, 제 3 전압원(VSS)이, 상기 턴-온된 제 2 NMOS 트랜지스터(Tr2)의 소스/드레인단자를 경유하여, 제 2 노드(702)에 인가된다. 이때, 상기 제 3 전압원(VSS)에 의해 상기 제 2 노드(702)가 방전됨에 따라, 상기 제 2 노드(702)에 게이트단자가 연결된 제 5 및 제 11 NMOS 트랜지스터(Tr5, Tr11)가 턴-오프된다. 또한, 상기 제 3 전압원(VSS)은, 상기 턴-온된 제 3 NMOS 트랜지스터(Tr3)의 소스/드레인단자를 경유하여, 제 3 노드(703)에도 인가된다. 이때, 상기 제 3 전압원(VDD3)에 의해 상기 제 3 노드(703)가 방전됨에 따라, 상기 제 3 노드(703)에 게이트단자가 연결된 제 6 및 제 12 NMOS 트랜지스터(Tr6, Tr12)가 턴-오프된다. 한편, 상기 스타트 펄스(SP) 및 상기 제 4 클럭펄스(CLK4)를 제외한 나머 지 클럭펄스들, 즉 로우 상태의 클럭펄스들이 게이트단자에 인가되는 제 7, 제 8, 및 제 9 NMOS 트랜지스터(Tr7, Tr8, Tr9)는 모두 턴-오프 상태를 유지한다.
요약하면, 상기 인에이블 기간(T0)동안에, 상기 제 1 스테이지(300a)의 제 1 노드(701)는 충전되고, 상기 제 2 및 제 3 노드(703)는 방전된다.
다음으로, 제 1 기간(T1) 동안의 동작을 설명하면 다음과 같다.
상기 제 1 기간(T1) 동안에는 상기 스타트 펄스(SP)가 계속 제 1 스테이지(300a)의 제 1, 제 2, 및 제 3 NMOS 트랜지스터(Tr1, Tr2, Tr3)의 각 게이트단자에 인가되어, 상기 제 1, 제 2, 및 제 3 NMOS 트랜지스터(Tr1, Tr2, Tr3)를 각각 턴-온시킨다. 또한, 상기 제 4 클럭펄스(CLK4)는 상기 제 2 스테이지(300b)의 제 4 NMOS 트랜지스터(Tr4)의 게이트단자에 인가되어, 상기 제 4 NMOS 트랜지스터(Tr4)를 턴-온시킨다. 이때, 상기 스타트 펄스(SP)가 상기 턴-온된 제 1 NMOS 트랜지스터(Tr1)의 드레인/소스단자, 및 상기 턴-온된 제 4 NMOS 트랜지스터(Tr4)의 드레인/소스단자를 경유하여, 제 1 노드(701)에 인가되고, 이에 따라 상기 제 1 노드(701)는 스타트 펄스(SP)로 완전하게 충전되고, 상기 제 1 노드(701)에 게이트단자가 연결된 제 10 NMOS 트랜지스터(Tr10)가 턴-온된다. 또한, 제 3 전압원(VSS)이, 상기 턴-온된 제 2 및 제 3 NMOS 트랜지스터(Tr2, Tr3)를 경유하여 제 2 노드(702) 및 제 3 노드(703)에 각각 인가되어, 상기 제 2 노드(702)와 제 3 노드(703)를 완전하게 방전시킨다. 한편, 상기 스타트 펄스(SP), 상기 제 4 클럭펄스(CLK4), 및 상기 제 1 클럭펄스(CLK1)를 제외한 나머지 클럭펄스들, 즉 로우 상태의 클럭펄스들이 게이트단자에 인가되는 제 7, 제 8, 및 제 9 NMOS 트랜지스터(Tr7, Tr8, Tr9) 는 모두 턴-오프 상태를 유지한다. 이때, 상기 제 1 클럭펄스(CLK1)가 상기 턴-온된 제 10 NMOS 트랜지스터(Tr10)의 드레인/소스단자를 경유하여, 제 1 게이트 라인에 제 1 스캔펄스(Vout1)로서 공급된다. 여기서, 상기 제 1 기간(T1)동안에 제 1 게이트 라인에 공급되는 상기 제 1 스캔펄스(Vout1)는 일정 시간동안만 목표전압(VT)으로 유지된 스캔펄스이다.
한편, 상기 제 1 기간(T1)동안에 상기 제 1 스테이지(300a)로부터 출력되는 제 1 스캔펄스(Vout1)는, 도 8에 도시된 바와 같이, 제 2 스테이지(300b)의 제 1, 제 2, 및 제 3 NMOS 트랜지스터(Tr1`, Tr2`, Tr3`)의 각 게이트단자에 인가되어, 상기 제 1, 제 2, 및 제 3 NMOS 트랜지스터(Tr1`, Tr2`, Tr3`)를 각각 턴-온시킨다. 또한, 상기 제 1 클럭펄스(CLK1)는 상기 제 2 스테이지(300b)의 제 4 NMOS 트랜지스터(Tr4`)의 게이트단자에 인가되어, 상기 제 4 NMOS 트랜지스터(Tr4`)를 턴-온시킨다. 이때, 상기 제 1 스캔펄스(Vout1)가 상기 턴-온된 제 1 NMOS 트랜지스터(Tr1`)의 드레인/소스단자, 및 상기 턴-온된 제 4 NMOS 트랜지스터(Tr4`)의 드레인/소스단자를 경유하여, 제 1 노드(701`)에 인가되고, 이에 따라 상기 제 1 노드(701`)는 제 1 스캔펄스(Vout1)로 충전되고, 상기 제 1 노드(701`)에 게이트단자가 연결된 제 10 NMOS 트랜지스터(Tr10`)가 턴-온된다. 또한, 제 3 전압원(VSS)이, 상기 턴-온된 제 2 및 제 3 NMOS 트랜지스터(Tr2`, Tr3`)를 경유하여 제 2 노드(702`) 및 제 3 노드(703`)에 각각 인가되어, 상기 제 2 노드(702`)와 제 3 노드(703`)를 방전시킨다. 한편, 상기 스타트 펄스(SP), 상기 제 4 클럭펄스(CLK4), 및 상기 제 1 클럭펄스(CLK1)를 제외한 나머지 클럭펄스들, 즉 로우 상태의 클럭펄스 들이 게이트단자에 인가되는 제 7, 제 8, 및 제 9 NMOS 트랜지스터(Tr7`, Tr8`, Tr9`)는 모두 턴-오프 상태를 유지한다.
요약하면, 상기 제 1 기간(T1)동안, 상기 제 1 스테이지(300a)의 제 1 노드(701)가 완전하게 충전되고, 제 2 및 제 3 노드(702, 703)가 완전하게 방전된다. 그리고, 상기 제 1 스테이지(300a)는 제 1 스캔펄스(Vout1)를 출력하여 제 1 게이트 라인 및 제 2 스테이지(300b)에 공급한다. 그러면, 상기 제 2 스테이지(300b)는 상기 제 1 스캔펄스(Vout1)에 응답하여 자신의 제 1 노드(701`)를 충전시키고, 제 2 및 제 3 노드(702`, 703`)를 방전시킨다. 여기서, 상술한 바와 같이, 상기 제 1 기간(T1)동안 출력되는 제 1 스캔펄스(Vout1)는 일정 시간동안만 목표전압(VT)으로 유지된 스캔펄스이다.
다음으로, 제 2 기간(T2) 동안의 동작을 상세히 설명하면 다음과 같다.
제 2 기간(T2) 동안에는 상기 제 1 클럭펄스(CLK1), 및 제 2 클럭펄스(CLK2)가 하이 상태를 유지하고, 나머지 클럭펄스들은 로우 상태를 유지한다. 따라서, 로우 상태의 스타트 펄스(SP)에 응답하여 상기 제 1 스테이지(300a)의 제 1 NMOS 트랜지스터(Tr1)가 턴-오프되고, 로우 상태의 제 4 클럭펄스(CLK4)에 응답하여 제 4 NMOS 트랜지스터(Tr4)가 턴-오프된다. 따라서, 상기 제 1 노드(701)가 플로팅상태로 유지된다. 한편, 상기 제 1 스테이지(300a)의 제 1 노드(701)가 상기 제 1 기간동안(T1)동안에 인가되었던 스타트 펄스(SP)로 계속 유지됨에 따라, 상기 제 1 노드(701)에 게이트단자가 연결된 제 10 NMOS 트랜지스터(Tr10)는 턴-온 상태를 유지한다. 이때, 상기 턴-온된 상기 제 10 NMOS 트랜지스터(Tr10)의 드레인단자에 상기 제 1 클럭펄스(CLK1)가 인가됨에 따라, 상기 제 1 노드(701)에 충전된 스타트 펄스(SP)가 부트스트랩핑에 의해 증폭된다. 따라서, 상기 제 1 노드(701)에 게이트단자가 연결된 상기 제 10 NMOS 트랜지스터(Tr10)가 완전히 턴-온된 상태를 유지한다. 따라서, 상기 턴-온된 제 10 NMOS 트랜지스터(Tr10)의 드레인단자에 인가된 제 1 클럭펄스(CLK1)는 상기 제 10 NMOS 트랜지스터(Tr10)의 소스단자를 통해 안정적으로 출력된다. 상기 출력된 제 1 클럭펄스(CLK1)는 상기 제 1 게이트 라인에 인가되어 상기 제 1 게이트 라인을 구동시키는 제 1 스캔펄스(Vout1)로서 작용한다. 이때, 상기 제 2 기간(T2)동안에 상기 제 1 스캔펄스(Vout1)는 완전히 목표전압(VT)으로 유지된다.
한편, 상기 목표전압(VT)으로 유지된 제 1 스캔펄스(Vout1)는 제 2 스테이지(300b)의 제 1, 제 2, 및 제 3 NMOS 트랜지스터(Tr1`, Tr2`, Tr3`)의 각 게이트단자에 인가되어, 상기 제 1, 제 2, 및 제 3 NMOS 트랜지스터(Tr1`, Tr2`, Tr3`)를 각각 턴-온시킨다. 또한, 상기 제 1 클럭펄스(CLK1)는 상기 제 2 스테이지(300b)의 제 4 NMOS 트랜지스터(Tr4`)의 게이트단자에 인가되어, 상기 제 4 NMOS 트랜지스터(Tr4`)를 턴-온시킨다. 이때, 상기 제 1 스캔펄스(Vout1)가 상기 턴-온된 제 1 NMOS 트랜지스터(Tr1`)의 드레인/소스단자 및 상기 턴-온된 제 4 NMOS 트랜지스터(Tr4`)의 드레인/소스단자를 경유하여, 제 1 노드(701`)에 인가되고, 이에 따라 상기 제 1 노드(701`)는 제 1 스캔펄스(Vout1)로 완전하게 충전되고, 상기 제 1 노드(701`)에 게이트단자가 연결된 제 10 NMOS 트랜지스터(Tr10`)가 턴-온된다. 또한, 제 3 전압원(VSS)이, 상기 턴-온된 제 2 및 제 3 NMOS 트랜지스터(Tr2`, Tr3`)를 경유하여 제 2 노드(702`) 및 제 3 노드(703`)에 각각 인가되어, 상기 제 2 노드(702`)와 제 3 노드(703`)를 완전하게 방전시킨다. 한편, 상기 제 1 및 제 2 클럭펄스(CLK1, CLK2)를 제외한 나머지 클럭펄스들, 즉 로우 상태의 클럭펄스들이 게이트단자에 인가되는 제 7, 제 8, 및 제 9 NMOS 트랜지스터(Tr7`, Tr8`, Tr9`)는 모두 턴-오프 상태를 유지한다.
이때, 상기 제 2 클럭펄스(CLK2)가 상기 턴-온된 제 8 NMOS 트랜지스터(Tr8`)의 드레인/소스단자를 경유하여 제 2 게이트 라인에 제 2 스캔펄스(Vout2)로서 공급된다. 여기서, 상기 제 2 스캔펄스(Vout2)는 일정 시간동안만 목표전압(VT)으로 유지된 스캔펄스이다.
한편, 상기 제 2 기간(T2)동안에 상기 제 2 스테이지(300b)로부터 출력되는 제 2 스캔펄스(Vout2)는 제 3 스테이지(300c)의 제 1, 제 2, 및 제 3 NMOS 트랜지스터(Tr1`1, Tr2`1, Tr31`)의 각 게이트단자에 인가되어, 상기 제 1, 제 2, 및 제 3 NMOS 트랜지스터(Tr11`, Tr21`, Tr31`)를 각각 턴-온시킨다. 또한, 상기 제 2 클럭펄스(CLK2)는 상기 제 3 스테이지(300c)의 제 4 NMOS 트랜지스터(Tr4``)의 게이트단자에 인가되어, 상기 제 4 NMOS 트랜지스터(Tr4``)를 턴-온시킨다. 이때, 상기 제 2 스캔펄스(Vout2)가 상기 턴-온된 제 1 NMOS 트랜지스터(Tr1``)의 드레인/소스단자, 및 상기 턴-온된 제 4 NMOS 트랜지스터(Tr4``)의 드레인/소스단자를 경유하여, 제 1 노드(701``)에 인가되고, 이에 따라 상기 제 1 노드(701``)는 제 2 스캔펄스(Vout2)로 충전되고, 상기 제 1 노드(701``)에 게이트단자가 연결된 제 10 NMOS 트랜지스터(Tr10``)가 턴-온된다. 또한, 제 3 전압원(VSS)이, 상기 턴-온된 제 2 및 제 3 NMOS 트랜지스터(Tr2``, Tr3``)를 경유하여 제 2 노드(702``) 및 제 3 노드(703``)에 각각 인가되어, 상기 제 2 노드(702``)와 제 3 노드(703``)를 방전시킨다.
한편, 상기 제 1 및 제 2 클럭펄스(CLK1, CLK2)를 제외한 나머지 클럭펄스들, 즉 로우 상태의 클럭펄스들이 게이트단자에 인가되는 제 7, 제 8, 및 제 9 NMOS 트랜지스터(Tr7``, Tr8``, Tr9``)는 모두 턴-오프 상태를 유지한다.
요약하면, 상기 제 2 기간(T2) 동안에는, 상기 제 1 스테이지(300a)가 목표전압(VT)으로 유지된 제 1 스캔펄스(Vout1)를 출력하여, 이를 제 1 게이트 라인 및 제 2 스테이지(300b)에 공급한다. 그러면, 상기 제 2 스테이지(300b)는 상기 제 1 스캔펄스(Vout1)에 응답하여 자신의 제 1 노드(701`)를 완전히 충전시키고, 제 2 노드(702`) 및 제 3 노드(703`)를 완전히 방전시킴과 동시에, 제 2 스캔펄스(Vout2)를 출력하여 제 2 게이트 라인 및 제 3 스테이지(300c)에 공급한다. 그러면, 상기 제 3 스테이지(300c)는 상기 제 2 스캔펄스(Vout2)에 응답하여, 자신의 제 1 노드(701``)를 충전시키고, 제 2 노드(702``) 및 제 3 노드(703``)를 방전시킨다. 여기서, 상술한 바와 같이, 상기 제 2 기간(T2) 동안 상기 제 2 게이트 라인에 공급되는 제 2 스캔펄스(Vout2)는 일정 시간동안만 목표전압(VT)으로 유지된 스캔펄스이다.
이어서, 제 3 기간(T3) 동안의 동작을 상세히 설명하면 다음과 같다.
제 3 기간(T3) 동안에는 상기 제 2 클럭펄스(CLK2), 및 제 3 클럭펄스(CLK3)가 하이 상태를 유지하고, 나머지 클럭펄스들은 로우 상태를 유지한다. 따라서, 로 우 상태의 제 1 스캔펄스(Vout1)에 응답하여 상기 제 2 스테이지(300b)의 제 1 NMOS 트랜지스터(Tr1`)가 턴-오프되고, 로우 상태의 제 1 클럭펄스(CLK1)에 응답하여 제 4 NMOS 트랜지스터(Tr4`)가 턴-오프된다. 따라서, 상기 제 1 노드(701`)가 플로팅상태로 유지된다. 한편, 상기 제 2 스테이지(300b)의 제 1 노드(701`)가 상기 제 2 기간(T2)동안에 인가되었던 제 1 스캔펄스(Vout1)로 계속 유지됨에 따라, 상기 제 1 노드(701`)에 게이트단자가 연결된 제 10 NMOS 트랜지스터(Tr10`)는 턴-온 상태를 유지한다. 이때, 상기 턴-온된 상기 제 10 NMOS 트랜지스터(Tr10`)의 드레인단자에 상기 제 2 클럭펄스(CLK2)가 인가됨에 따라, 상기 제 1 노드(701`)에 충전된 제 1 스캔펄스(Vout1)가 부트스트랩핑에 의해 증폭된다. 따라서, 상기 제 1 노드(701`)에 게이트단자가 연결된 상기 제 10 NMOS 트랜지스터(Tr10`)가 완전히 턴-온된 상태를 유지한다. 따라서, 상기 턴-온된 제 10 NMOS 트랜지스터(Tr10`)의 드레인단자에 인가된 제 2 클럭펄스(CLK2)는 상기 제 10 NMOS 트랜지스터(Tr10`)의 소스단자를 통해 안정적으로 출력된다. 상기 출력된 제 2 클럭펄스(CLK2)는 상기 제 2 게이트 라인에 인가되어 상기 제 2 게이트 라인을 구동시키는 제 2 스캔펄스(Vout2)로서 작용한다. 이때, 상기 제 3 기간(T3)동안에 상기 제 2 스캔펄스(Vout2)는 완전히 목표전압(VT)으로 유지된다.
한편, 상기 목표전압(VT)으로 유지된 제 2 스캔펄스(Vout2)는 제 3 스테이지(300c)의 제 1, 제 2, 및 제 3 NMOS 트랜지스터(Tr1``, Tr2``, Tr3``)의 각 게이트단자에 인가되어, 상기 제 1, 제 2, 및 제 3 NMOS 트랜지스터(Tr1``, Tr2``, Tr3``)를 각각 턴-온시킨다. 또한, 상기 제 2 클럭펄스(CLK2)는 상기 제 3 스테이 지(300c)의 제 4 NMOS 트랜지스터(Tr4``)의 게이트단자에 인가되어, 상기 제 4 NMOS 트랜지스터(Tr4``)를 턴-온시킨다. 이때, 상기 제 2 스캔펄스(Vout2)가 상기 턴-온된 제 1 NMOS 트랜지스터(Tr1``)의 드레인/소스단자 및 상기 턴-온된 제 4 NMOS 트랜지스터(Tr4``)의 드레인/소스단자를 경유하여, 제 1 노드(701``)에 인가되고, 이에 따라 상기 제 1 노드(701``)는 제 2 스캔펄스(Vout2)로 완전하게 충전되고, 상기 제 1 노드(701``)에 게이트단자가 연결된 제 10 NMOS 트랜지스터(Tr10``)가 턴-온된다. 이때, 상기 제 3 클럭펄스(CLK3)가 상기 턴-온된 제 10 NMOS 트랜지스터(Tr10``)의 드레인/소스단자를 경유하여 제 3 게이트 라인에 제 3 스캔펄스(Vout3)로서 공급된다. 여기서, 상기 제 3 스캔펄스(Vout3)는 일정 시간동안만 목표전압(VT)으로 유지된 스캔펄스이다.
또한, 제 3 전압원(VSS)이, 상기 턴-온된 제 2 및 제 3 NMOS 트랜지스터(Tr2``, Tr3``)를 경유하여 제 2 노드(702``) 및 제 3 노드(703``)에 각각 인가되어, 상기 제 2 노드(702``)와 제 3 노드(703``)를 완전하게 방전시킨다. 한편, 제 2 및 제 3 클럭펄스(CLK2, CLK3)를 제외한 나머지 클럭펄스들, 즉 로우 상태의 클럭펄스들이 게이트단자에 인가되는 제 7, 제 8, 및 제 9 NMOS 트랜지스터(Tr7``, Tr8``, Tr9``)는 모두 턴-오프 상태를 유지한다.
한편, 상기 제 3 기간(T3)동안에 상기 제 3 스테이지(300c)로부터 출력되는 제 3 스캔펄스(Vout3)는 제 4 스테이지(300d)의 제 1 NMOS 트랜지스터의 게이트단자에 인가되어, 상기 제 1 NMOS 트랜지스터를 턴-온시킨다. 또한, 상기 제 3 클럭펄스(CLK3)는 상기 제 4 스테이지(300d)의 제 4 NMOS 트랜지스터의 게이트단자에 인가되어, 상기 제 4 NMOS 트랜지스터를 턴-온시킨다. 이때, 상기 제 3 스캔펄스(Vout3)가 상기 턴-온된 제 1 NMOS 트랜지스터의 드레인/소스단자 및 상기 턴-온된 제 4 NMOS 트랜지스터의 드레인/소스단자를 경유하여, 제 1 노드에 인가되고, 이에 따라 상기 제 1 노드는 제 3 스캔펄스(Vout3)로 충전되고, 상기 제 1 노드에 게이트단자가 연결된 제 10 NMOS 트랜지스터가 턴-온된다. 한편, 상기 제 2 및 제 3 클럭펄스(CLK2, CLK3)를 제외한 나머지 클럭펄스들, 즉 로우 상태의 클럭펄스들이 게이트단자에 인가되는 제 7, 제 8, 및 제 9 NMOS 트랜지스터는 모두 턴-오프 상태를 유지한다.
또한, 상기 제 3 기간(T3)동안 상기 제 3 스테이지(300c)로부터 출력된 제 3 스캔펄스(Vout3)는 상기 제 1 스테이지(300a)의 제 9 NMOS 트랜지스터(Tr9)의 게이트단자에 인가되어, 상기 제 9 NMOS 트랜지스터(Tr9)를 턴-온 시킨다. 그러면, 제 3 전압원(VSS)이, 상기 턴-온된 제 9 NMOS 트랜지스터(Tr9)의 소스/드레인단자를 경유하여 상기 제 1 스테이지(300a)의 제 1 노드(701)에 인가된다. 그러면, 상기 제 1 노드(701)는 상기 제 3 전압원(VSS)에 의해서 방전되고, 이때, 상기 제 1 노드(701)에 게이트단자가 연결된 제 10 NMOS 트랜지스터(Tr10)가 턴-오프 된다. 또한, 제 2 클럭펄스(CLK2)가 상기 제 1 스테이지(300a)의 제 7 및 제 8 NMOS 트랜지스터(Tr7, Tr8)의 게이트단자에 각각 인가됨에 따라, 상기 제 7 및 제 8 NMOS 트랜지스터(Tr7, Tr8)가 턴-온 된다. 그러면, 제 1 전압원(VDD1)이, 상기 턴-온된 제 7 NMOS 트랜지스터(Tr7)의 드레인/소스단자를 경유하여 제 2 노드(702)에 인가된다. 그리고, 제 2 전압원(VDD2)이, 상기 턴-온된 제 8 NMOS 트랜지스터(Tr8)의 드레인/ 소스단자를 경유하여 제 3 노드(703)에 인가된다. 여기서, 상술한 바와 같이, 상기 제 1 전압원(VDD1)은 제 2 전압원(VDD2)과 서로 반전된 위상을 가지므로, 상기 제 2 노드(702)는 충전되고, 상기 제 3 노드(703)는 방전된다. 따라서, 상기 제 2 노드(702)에 게이트단자가 연결된 제 5 및 제 11 NMOS 트랜지스터(Tr5, Tr11)가 턴-온되고, 상기 제 3 노드(703)에 게이트단자가 연결된 제 6 및 제 12 NMOS 트랜지스터(Tr6, Tr12)가 턴-오프된다. 그러면, 제 3 전압원(VSS)이, 상기 턴-온된 제 11 NMOS 트랜지스터(Tr11)의 소스/드레인단자를 경유하여, 상기 제 1 게이트 라인에 인가된다. 한편, 제 3 전압원(VSS)이, 상기 턴-온된 제 5 NMOS 트랜지스터(Tr5)의 소스/드레인단자를 경유하여, 상기 제 1 노드(701)에도 인가됨으로써, 상기 제 1 노드(701)의 전압이 더욱 빠르게 방전된다.
요약하면, 상기 제 3 기간(T3) 동안에는, 상기 제 2 스테이지(300b)가 목표전압(VT)으로 유지된 제 2 스캔펄스(Vout2)를 출력하여, 이를 제 2 게이트 라인 및 제 3 스테이지(300c)에 공급한다. 그러면, 상기 제 3 스테이지(300c)는 상기 제 2 스캔펄스(Vout2)에 응답하여 자신의 제 1 노드(701``)를 완전히 충전시키고, 제 2 노드(702``) 및 제 3 노드(703``)를 완전히 방전시킴과 동시에, 제 3 스캔펄스(Vout3)를 출력하고, 이를 제 3 게이트 라인, 제 1 스테이지(300a), 및 제 4 스테이지(300d)에 공급한다. 그러면, 상기 제 1 스테이지(300a)는 상기 제 3 스캔펄스(Vout3)에 응답하여 상기 제 1 게이트 라인에 제 3 전압원(VSS)을 공급한다. 또한, 상기 제 4 스테이지(300d)는 상기 제 3 스캔펄스(Vout3)에 응답하여, 자신의 제 1 노드를 충전시키고, 제 2 노드 및 제 3 노드를 방전시킨다. 여기서, 상술한 바와 같이, 상기 제 3 기간(T3) 동안 상기 제 3 게이트 라인에 공급되는 제 3 스캔펄스(Vout3)는 일정 시간동안만 목표전압(VT)으로 유지된 스캔펄스이다.
다음으로, 제 4 기간(T4) 동안의 동작을 상세히 설명하면 다음과 같다.
제 4 기간(T4) 동안에는 상기 제 3 클럭펄스(CLK3), 및 제 4 클럭펄스(CLK4)가 하이 상태를 유지하고, 나머지 클럭펄스들은 로우 상태를 유지한다. 따라서, 로우 상태의 제 2 스캔펄스(Vout2)에 응답하여 상기 제 3 스테이지(300c)의 제 1 NMOS 트랜지스터(Tr1``)가 턴-오프되고, 로우 상태의 제 2 클럭펄스(CLK2)에 응답하여 제 4 NMOS 트랜지스터(Tr4``)가 턴-오프된다. 따라서, 상기 제 1 노드(701``)가 플로팅상태로 유지된다. 한편, 상기 제 3 스테이지(300c)의 제 1 노드(701``)가 상기 제 3 기간(T3)동안에 인가되었던 제 2 스캔펄스(Vout2)로 계속 유지됨에 따라, 상기 제 1 노드(701)에 게이트단자가 연결된 제 10 NMOS 트랜지스터(Tr10``)는 턴-온 상태를 유지한다. 이때, 상기 턴-온된 상기 제 10 NMOS 트랜지스터(Tr10``)의 드레인단자에 상기 제 3 클럭펄스(CLK3)가 인가됨에 따라, 상기 제 1 노드(701``)에 충전된 제 2 스캔펄스(Vout2)가 부트스트랩핑에 의해 증폭된다. 따라서, 상기 제 1 노드(701``)에 게이트단자가 연결된 상기 제 10 NMOS 트랜지스터(Tr10``)가 완전히 턴-온된 상태를 유지한다. 따라서, 상기 턴-온된 제 10 NMOS 트랜지스터(Tr10``)의 드레인단자에 인가된 제 3 클럭펄스(CLK3)는 상기 제 10 NMOS 트랜지스터(Tr10``)의 소스단자를 통해 안정적으로 출력된다. 상기 출력된 제 3 클럭펄스(CLK3)는 상기 제 3 게이트 라인에 인가되어 상기 제 3 게이트 라인을 구동시키는 제 3 스캔펄스(Vout3)로서 작용한다. 이때, 상기 제 4 기간(T4)동안에 상기 제 3 스캔펄스(Vout3)는 완전히 목표전압(VT)으로 유지된다.
한편, 상기 목표전압(VT)으로 유지된 제 3 스캔펄스(Vout3)는 상기 제 1 스테이지(300a)의 제 9 NMOS 트랜지스터(Tr9)의 게이트단자에 인가되어, 상기 제 9 NMOS 트랜지스터(Tr9)를 턴-온시킨다. 이때, 상기 제 1 스테이지(300a)의 동작은 상술한 바와 같다. 즉, 상기 제 1 스테이지(300a)는 상기 제 3 스테이지(300c)로부터 출력된 제 3 스캔펄스(Vout3)(목표전압(VT)으로 유지된 제 3 스캔펄스(Vout3)에 응답하여 자신의 제 1 노드(701``) 및 제 3 노드(703``)를 완전히 방전시키고, 상기 제 2 노드(702``)를 완전히 충전시킨다.
또한, 상기 목표전압(VT)으로 유지된 제 3 스캔펄스(Vout3)는 제 4 스테이지(300d)의 제 1, 제 2, 및 제 3 NMOS 트랜지스터의 각 게이트단자에 인가되어, 상기 제 1, 제 2, 및 제 3 NMOS 트랜지스터를 각각 턴-온시킨다. 또한, 상기 제 3 클럭펄스(CLK3)는 상기 제 4 스테이지(300d)의 제 4 NMOS 트랜지스터의 게이트단자에 인가되어, 상기 제 4 NMOS 트랜지스터를 턴-온시킨다. 이때, 상기 제 3 스캔펄스(Vout3)가 상기 턴-온된 제 1 NMOS 트랜지스터의 드레인/소스단자 및 상기 턴-온된 제 4 NMOS 트랜지스터의 드레인/소스단자를 경유하여, 제 1 노드에 인가되고, 이에 따라 상기 제 1 노드는 제 3 스캔펄스(Vout3)로 완전하게 충전되고, 상기 제 1 노드에 게이트단자가 연결된 제 10 NMOS 트랜지스터가 턴-온된다. 이때, 상기 제 4 클럭펄스(CLK4)가 상기 턴-온된 제 10 NMOS 트랜지스터의 드레인/소스단자를 경유하여 제 4 게이트 라인에 제 4 스캔펄스(Vout4)로서 공급된다. 여기서, 상기 제 4 스캔펄스(Vout4)는 일정 시간동안만 목표전압(VT)으로 유지된 스캔펄스이다.
또한, 제 3 전압원(VSS)이, 상기 턴-온된 제 2 및 제 3 NMOS 트랜지스터를 경유하여 제 2 노드 및 제 3 노드에 각각 인가되어, 상기 제 2 노드와 제 3 노드를 완전하게 방전시킨다. 한편, 제 3 및 제 4 클럭펄스(CLK3, CLK4)를 제외한 나머지 클럭펄스들, 즉 로우 상태의 클럭펄스들이 게이트단자에 인가되는 제 7, 제 8, 및 제 9 NMOS 트랜지스터는 모두 턴-오프 상태를 유지한다.
또한, 상기 제 4 기간(T4)동안에 상기 제 4 스테이지(300d)로부터 출력되는 제 4 스캔펄스(Vout4)는 제 5 스테이지의 제 1 NMOS 트랜지스터의 게이트단자에 인가되어, 상기 제 1 NMOS 트랜지스터를 턴-온시킨다. 또한, 상기 제 4 클럭펄스(CLK4)는 상기 제 4 스테이지(300d)의 제 4 NMOS 트랜지스터의 게이트단자에 인가되어, 상기 제 4 NMOS 트랜지스터를 턴-온시킨다. 이때, 상기 제 4 스캔펄스(Vout4)가 상기 턴-온된 제 1 NMOS 트랜지스터의 드레인/소스단자 및 상기 턴-온된 제 4 NMOS 트랜지스터의 드레인/소스단자를 경유하여, 제 1 노드에 인가되고, 이에 따라 상기 제 1 노드는 제 4 스캔펄스(Vout4)로 충전되고, 상기 제 1 노드에 게이트단자가 연결된 제 10 NMOS 트랜지스터가 턴-온된다. 한편, 상기 제 3 및 제 4 클럭펄스(CLK3, CLK4)를 제외한 나머지 클럭펄스들, 즉 로우 상태의 클럭펄스들이 게이트단자에 인가되는 제 7, 제 8, 및 제 9 NMOS 트랜지스터는 모두 턴-오프 상태를 유지한다.
또한, 상기 제 4 기간(T4)동안 상기 제 4 스테이지(300d)로부터 출력된 제 4 스캔펄스(Vout4)는 상기 제 2 스테이지(300b)의 제 9 NMOS 트랜지스터(Tr9`)의 게이트단자에 인가되어, 상기 제 9 NMOS 트랜지스터(Tr9`)를 턴-온 시킨다. 그러면, 제 3 전압원(VDD3)이, 상기 턴-온된 제 9 NMOS 트랜지스터(Tr9`)의 소스/드레인단자를 경유하여 상기 제 2 스테이지(300b)의 제 1 노드(701`)에 인가된다. 그러면, 상기 제 1 노드(701`)는 상기 제 3 전압원(VSS)에 의해서 방전되고, 이때, 상기 제 1 노드(701`)에 게이트단자가 연결된 제 10 NMOS 트랜지스터(Tr10`)가 턴-오프 된다. 또한, 제 3 클럭펄스(CLK3)가 상기 제 2 스테이지(300b)의 제 7 및 제 8 NMOS 트랜지스터(Tr7`, Tr8`)의 게이트단자에 각각 인가됨에 따라, 상기 제 7 및 제 8 NMOS 트랜지스터(Tr7`, Tr8)가 턴-온 된다. 그러면, 제 1 전압원(VDD1)이, 상기 턴-온된 제 7 NMOS 트랜지스터(Tr7`)의 드레인/소스단자를 경유하여 제 2 노드(702)에 인가된다. 그리고, 제 2 전압원(VDD2)이, 상기 턴-온된 제 8 NMOS 트랜지스터(Tr8`)의 드레인/소스단자를 경유하여 제 3 노드(703`)에 인가된다. 여기서, 상술한 바와 같이, 상기 제 1 전압원(VDD1)과 제 2 전압원(VDD2)과 서로 반전된 위상을 가지므로, 상기 제 2 노드(702`)는 충전되고, 상기 제 3 노드(703`)는 방전된다. 따라서, 상기 제 2 노드(702`)에 게이트단자가 연결된 제 5 및 제 11 NMOS 트랜지스터(Tr5`, Tr11`)가 턴-온되고, 상기 제 3 노드(703`)에 게이트단자가 연결된 제 6 및 제 12 NMOS 트랜지스터(Tr6`, Tr12`)가 턴-오프된다. 그러면, 제 3 전압원(VSS)이, 상기 턴-온된 제 11 NMOS 트랜지스터(Tr11`)의 소스/드레인단자를 경유하여, 상기 제 2 게이트 라인에 인가된다. 한편, 제 3 전압원(VSS)이, 상기 턴-온된 제 5 NMOS 트랜지스터(Tr5`)의 소스/드레인단자를 경유하여, 상기 제 1 노드(701`)에도 인가됨으로써, 상기 제 1 노드(701`)의 전압이 더욱 빠르게 방전된다.
요약하면, 상기 제 4 기간(T4) 동안에는, 상기 제 3 스테이지(300c)가 목표 전압(VT)으로 유지된 제 3 스캔펄스(Vout3)를 출력하고, 이를 제 3 게이트 라인, 제 1 스테이지(300a), 및 제 4 스테이지(300d)에 공급한다. 그러면, 상기 제 1 스테이지(300a)는 상기 제 3 스캔펄스(Vout3)에 응답하여 제 1 게이트 라인에 제 3 전압원(VSS)을 공급한다. 그리고, 상기 제 4 스테이지(300d)는 상기 제 3 스캔펄스(Vout3)에 응답하여 자신의 제 1 노드를 완전히 충전시키고, 제 2 노드 및 제 3 노드를 완전히 방전시킴과 동시에, 제 4 스캔펄스(Vout4)를 출력하여, 이를 제 4 게이트 라인, 제 2 스테이지(300b), 및 제 5 스테이지에 공급한다. 그러면, 상기 제 2 스테이지(300b)는 상기 제 4 스캔펄스(Vout4)에 응답하여 상기 제 2 게이트 라인에 제 3 전압원(VSS)을 제공한다. 또한, 상기 제 5 스테이지는 상기 제 4 스캔펄스(Vout4)에 응답하여, 자신의 제 1 노드를 충전시키고, 제 2 노드 및 제 3 노드를 방전시킨다. 여기서, 상술한 바와 같이, 상기 제 4 기간(T4) 동안 상기 제 4 게이트 라인에 공급되는 제 4 스캔펄스(Vout4)는 일정 시간동안만 목표전압(VT)으로 유지된 스캔펄스이다.
이와 같은 방식으로, 나머지 제 5 내지 제 n 스테이지(300f)는 제 5 내지 제 n 스캔펄스(Voutn)를 출력하여 상기 게이트 라인들에 순차적으로 공급하게 된다.
이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
이상에서 설명한 바와 같은 본 발명에 따른 쉬프트 레지스터에는 다음과 같은 효과가 있다.
본 발명에 따른 액정표시장치의 쉬프트 레지스터는 다수개의 스캔펄스를 순차적으로 출력하며, 이때, 인접한 시간에 출력되는 스캔펄스간의 펄스폭이 서로 소정 구간 중첩되도록 상기 스캔펄스의 펄스폭을 증가시켜 출력한다. 따라서, 상기 각 스캔펄스의 유효충전시간을 증가시킬 수 있다. 상기와 같이 각 스캔펄스의 유효충전시간이 증가하게 되면, 게이트 라인의 저항 및 커패시턴스 성분에 의해 상기 스캔펄스에 왜곡이 발생하여도 데이터 전압을 정상적으로 화소전극에 인가하기 위한 충분한 유효충전시간을 확보할 수 있다.

Claims (10)

  1. 액정패널의 게이트 라인들을 구동하기 위한 게이트 드라이버에 구비된 쉬프트 레지스터에 있어서,
    타이밍 콘트롤러부터의 클럭펄스들에 응답하여, 다수개의 스캔펄스를 그들의 펄스폭의 소정 구간이 서로 중첩되도록 순차적으로 출력하고, 이들을 상기 게이트 라인들에 순차적으로 공급하는 것을 특징으로 하는 쉬프트 레지스터.
  2. 제 1 항에 있어서,
    상기 타이밍 콘트롤러로부터 출력되는 클럭펄스들간의 펄스폭이 서로 소정부분 중첩되는 것을 특징으로 하는 쉬프트 레지스터.
  3. 제 2 항에 있어서,
    상기 클럭펄스들간의 중첩되는 펄스폭 구간과 상기 스캔펄스들간의 중첩되는 펄스폭 구간은 서로 동일한 폭을 갖는 것을 특징으로 하는 쉬프트 레지스터.
  4. 제 1 항에 있어서,
    다수개의 스캔펄스를 순차적으로 출력하는 다수개의 스테이지를 더 포함하며, 임의의 n 번째 단의 스테이지는 스캔펄스를 출력하여, 이를 n 번째 게이트 라인, 및 n+1 번째 단의 스테이지에 제공하며, n+2 번째 단의 스테이지로부터 출력된 스캔펄스를 입력으로 받는 것을 특징으로 하는 쉬프트 레지스터.
  5. 제 4 항에 있어서,
    상기 스테이지들 중 첫째 단의 스테이지는 상기 타이밍 콘트롤러로부터의 스타트 펄스에 응답하여 스캔펄스를 출력하는 것을 특징으로 하는 쉬프트 레지스터.
  6. 제 4 항에 있어서,
    상기 스테이지들 중 마지막 단의 스테이지로부터의 스캔펄스에 응답하여 스캔펄스를 출력하고, 이를 마지막 이전단의 스테이지에 입력으로 제공하는 제 1 더미 스테이지 및, 상기 제 1 더미 스테이지로부터의 스캔펄스에 응답하여 스캔펄스를 출력하고, 이를 상기 마지막 단의 스테이지에 입력으로 제공하는 제 2 더미 스테이지를 더 포함하여 구성되는 것을 특징으로 하는 쉬프트 레지스터.
  7. 제 4 항에 있어서,
    상기 스테이지는, 제 1, 제 2 및 제 3 노드의 충전 및 방전을 제어하는 노드 제어부, 및 상기 제 1, 제 2, 제 3 노드의 충전/방전 상태에 따라 턴-온되어 스캔펄스 또는 제 1 전압원을 선택적으로 출력하는 출력부를 포함하는 것을 특징으로 하는 쉬프트 레지스터.
  8. 제 7 항에 있어서,
    상기 노드 제어부는, 이전 단의 스테이지로부터 출력된 스캔펄스가 입력되는 게이트 단자, 상기 스캔펄스가 입력되는 드레인단자, 및 소스단자를 갖는 제 1 스위칭소자;
    상기 스캔펄스가 입력되는 게이트단자, 상기 제 2 노드에 연결된 드레인단자, 및 상기 제 1 전압원이 인가되는 소스단자를 갖는 제 2 스위칭소자;
    상기 스캔펄스가 입력되는 게이트단자, 상기 제 3 노드에 연결된 드레인단자, 및 상기 제 1 전압원이 인가되는 소스단자를 갖는 제 3 스위칭소자;
    제 1 클럭펄스가 인가되는 게이트단자, 상기 제 1 스위칭소자의 소스단자에 연결된 드레인단자, 및 상기 제 1 노드에 연결된 소스단자를 갖는 제 4 스위칭소자;
    상기 제 2 노드에 연결된 게이트단자, 상기 제 1 노드에 연결된 드레인단자, 및 상기 제 1 전압원이 인가되는 소스단자를 갖는 제 5 스위칭소자;
    상기 제 3 노드에 연결된 게이트단자, 상기 제 1 노드에 연결된 드레인단자, 및 상기 제 1 전압원이 인가되는 소스단자를 갖는 제 6 스위칭소자;
    제 2 클럭펄스가 인가되는 게이트단자, 제 2 전압원이 인가되는 드레인단자, 및 상기 제 2 노드에 연결된 소스단자를 갖는 제 7 스위칭소자;
    상기 제 2 클럭펄스가 인가되는 게이트단자, 제 3 전압원이 인가되는 드레인단자, 및 상기 제 3 노드에 연결된 소스단자를 갖는 제 8 스위칭소자;
    다음 다음 단의 스테이지로부터 출력된 스캔펄스가 인가되는 게이트단자, 상기 제 1 노드에 연결된 드레인단자, 및 상기 제 1 전압원이 인가되는 소스단자를 갖는 제 9 스위칭소자를 포함하는 것을 특징으로 하는 쉬프트 레지스터.
  9. 제 8 항에 있어서,
    상기 제 1 전압원은 접지전압이고, 상기 제 2 전압원은 정극성 및 부극성을 교번적으로 갖는 교류전압이며, 상기 제 3 전압원은 상기 제 2 전압원과 위상반전된 관계를 갖는 교류전압인 것을 특징으로 하는 쉬프트 레지스터.
  10. 제 7 항에 있어서,
    상기 출력부는, 상기 제 1 노드에 연결된 게이트단자, 제 3 클럭펄스가 인가되는 드레인단자, 및 게이트 라인에 연결된 소스단자를 갖는 제 10 스위칭소자;
    상기 제 2 노드에 연결된 게이트 단자, 상기 게이트 라인에 연결된 드레인단자, 및 상기 제 1 전압원이 인가되는 소스단자를 갖는 제 11 스위칭소자;
    상기 제 3 노드에 연결된 게이트단자, 상기 게이트 라인에 연결된 드레인단자, 및 상기 제 1 전압원이 인가되는 소스단자를 갖는 제 12 스위칭소자를 포함하는 것을 특징으로 하는 쉬프트 레지스터.
KR1020040091928A 2004-11-11 2004-11-11 쉬프트 레지스터 KR101055208B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040091928A KR101055208B1 (ko) 2004-11-11 2004-11-11 쉬프트 레지스터

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040091928A KR101055208B1 (ko) 2004-11-11 2004-11-11 쉬프트 레지스터

Publications (2)

Publication Number Publication Date
KR20060044119A true KR20060044119A (ko) 2006-05-16
KR101055208B1 KR101055208B1 (ko) 2011-08-08

Family

ID=37148963

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040091928A KR101055208B1 (ko) 2004-11-11 2004-11-11 쉬프트 레지스터

Country Status (1)

Country Link
KR (1) KR101055208B1 (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100776511B1 (ko) * 2006-04-18 2007-11-16 삼성에스디아이 주식회사 주사구동회로 및 이를 이용한 유기발광표시장치
DE102006055328B4 (de) * 2006-06-30 2010-10-21 Lg Display Co., Ltd. Vorrichtung und Verfahren zur Ansteuerung einer Flüssigkristallanzeigevorrichtung
KR101419240B1 (ko) * 2007-12-31 2014-07-15 엘지디스플레이 주식회사 액정표시장치 및 이의 구동방법
US8810498B2 (en) 2010-04-29 2014-08-19 Samsung Display Co., Ltd. Gate driving circuit and display apparatus having the same
KR20190096911A (ko) * 2017-05-30 2019-08-20 한양대학교 산학협력단 표시 장치, 게이트 드라이버, 및 게이트 드라이버의 구동 방법

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5410583A (en) * 1993-10-28 1995-04-25 Rca Thomson Licensing Corporation Shift register useful as a select line scanner for a liquid crystal display
AU2003241202A1 (en) * 2002-06-10 2003-12-22 Samsung Electronics Co., Ltd. Shift register, liquid crystal display device having the shift register and method of driving scan lines using the same

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100776511B1 (ko) * 2006-04-18 2007-11-16 삼성에스디아이 주식회사 주사구동회로 및 이를 이용한 유기발광표시장치
DE102006055328B4 (de) * 2006-06-30 2010-10-21 Lg Display Co., Ltd. Vorrichtung und Verfahren zur Ansteuerung einer Flüssigkristallanzeigevorrichtung
US7903070B2 (en) 2006-06-30 2011-03-08 Lg Display Co., Ltd. Apparatus and method for driving liquid crystal display device
KR101419240B1 (ko) * 2007-12-31 2014-07-15 엘지디스플레이 주식회사 액정표시장치 및 이의 구동방법
US8810498B2 (en) 2010-04-29 2014-08-19 Samsung Display Co., Ltd. Gate driving circuit and display apparatus having the same
KR20190096911A (ko) * 2017-05-30 2019-08-20 한양대학교 산학협력단 표시 장치, 게이트 드라이버, 및 게이트 드라이버의 구동 방법

Also Published As

Publication number Publication date
KR101055208B1 (ko) 2011-08-08

Similar Documents

Publication Publication Date Title
KR101107714B1 (ko) 쉬프트 레지스터 및 이의 구동방법
KR101319356B1 (ko) 액정표시장치의 쉬프트 레지스터 및 이의 구동방법
US7529333B2 (en) Shift register
KR101166819B1 (ko) 쉬프트 레지스터
US20120086703A1 (en) Display Driving Circuit, Display Device And Display Driving Method
KR101055206B1 (ko) 액정표시장치의 쉬프트 레지스터
KR20100071387A (ko) 게이트 드라이버
KR101182323B1 (ko) 쉬프트 레지스터
KR101201308B1 (ko) 쉬프트 레지스터
KR101264691B1 (ko) 쉬프트 레지스터
KR101192799B1 (ko) 쉬프트 레지스터
KR20110055069A (ko) 게이트 펄스 변조 회로
KR20090057798A (ko) 쉬프트 레지스터
KR101192760B1 (ko) 쉬프트 레지스터 및 이의 구동방법
KR101166816B1 (ko) 쉬프트 레지스터 및 이의 구동방법
KR101137829B1 (ko) 쉬프트 레지스터
KR101055208B1 (ko) 쉬프트 레지스터
KR101243806B1 (ko) 쉬프트 레지스터
KR101232171B1 (ko) 쉬프트 레지스터
KR101519912B1 (ko) 쉬프트 레지스터
KR20090061527A (ko) 쉬프트 레지스터
KR20070072011A (ko) 쉬프트 레지스터
KR101107713B1 (ko) 쉬프트 레지스터
KR20090015275A (ko) 쉬프트 레지스터
KR101166820B1 (ko) 쉬프트 레지스터

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140630

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150728

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160712

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190723

Year of fee payment: 9