KR20060041356A - Jig for fbga package - Google Patents
Jig for fbga package Download PDFInfo
- Publication number
- KR20060041356A KR20060041356A KR1020040090421A KR20040090421A KR20060041356A KR 20060041356 A KR20060041356 A KR 20060041356A KR 1020040090421 A KR1020040090421 A KR 1020040090421A KR 20040090421 A KR20040090421 A KR 20040090421A KR 20060041356 A KR20060041356 A KR 20060041356A
- Authority
- KR
- South Korea
- Prior art keywords
- jig
- package
- fbga
- lower jig
- module substrate
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
- H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
- H01L21/68778—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by supporting substrates others than wafers, e.g. chips
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Supply And Installment Of Electrical Components (AREA)
Abstract
본 발명은 한 번에 여러 개의 FBGA 패키지를 정렬(align)하여 수율을 향상시킬 수 있는 FBGA 패키지용 지그를 개시한다. 개시된 본 발명은 한 번에 여러 개의 FBGA 패키지를 정렬하여 수율을 향상시킬 수 있는 FBGA 패키지용 지그에 있어서, 상기 지그는 모듈 기판에 형성된 각 소자의 레이아웃과 패키지 출력 라인이 정렬되도록 하는 상부 지그와 상기 모듈 기판의 이동을 방지하며, 상부 지그의 지지대 역할을 하는 하부 지그로 나뉘어지며, 상기 상부 지그는, 상부 지그 상단의 길이방향 중앙부분의 양단에 각각 형성되며, 하부 지그의 제1연결홈과 결합되는 제2연결홈과, 상기 상부 지그의 폭방향 중앙부분의 양단에 각각 형성되며, 하부 지그의 위치고정 돌출부와 결합되는 위치고정홈 및 상기 상부 지그의 상면에 형성되며, 모듈 기판에 형성된 각 소자의 레이아웃과 패키지 출력 라인이 정렬되도록 하는 정렬패턴부를 포함하며, 상기 하부 지그는, 하부 지그 상단의 길이방향 중앙부분의 양단에 각각 형성되는 제1연결홈과, 상기 하부 지그 상단의 폭방향 중앙부분의 양단에 각각 형성되는 위치고정 돌출부와, 상기 하부 지그 상면에 기판을 수납하기 위해 형성되는 수납홈 및 상기 수납홈의 길이방향으로 연장된 양측벽에 모듈 기판을 지지하기 위해 형성된 다수 개의 기판 지지부를 포함하는 것을 특징으로 한다.The present invention discloses a jig for an FBGA package that can improve yield by aligning several FBGA packages at a time. Disclosed is a jig for an FBGA package capable of aligning several FBGA packages at a time to improve yield, wherein the jig includes an upper jig and an upper jig for aligning the layout and package output lines of each element formed on a module substrate. It prevents the movement of the module substrate and is divided into a lower jig that serves as a support for the upper jig, wherein the upper jig is formed at both ends of the longitudinal center portion of the upper jig, respectively, coupled with the first connecting groove of the lower jig And second connection grooves formed at both ends of the center portion in the width direction of the upper jig, respectively, formed in the positioning groove coupled to the position fixing protrusion of the lower jig and the upper surface of the upper jig, and formed on a module substrate. An alignment pattern portion for aligning the layout and the package output lines of the lower jig, wherein the lower jig has a length direction of an upper portion of the lower jig; First connection grooves formed at both ends of the center portion, position fixing protrusions formed at both ends of the center portion in the width direction of the upper end of the lower jig, and a receiving groove formed to accommodate the substrate on the upper surface of the lower jig, and the It characterized in that it comprises a plurality of substrate support formed to support the module substrate on both side walls extending in the longitudinal direction of the receiving groove.
Description
도 1은 본 발명의 실시예에 따른 FBGA 패키지용 지그를 설명하기 위한 도면.1 is a view for explaining a jig for an FBGA package according to an embodiment of the present invention.
도 2는 본 발명의 실시예에 따른 하부 지그에 모듈 기판을 수납한 상태를 보여주는 도면.2 is a view showing a state in which the module substrate is accommodated in the lower jig according to an embodiment of the present invention.
도 3은 본 발명의 실시예에 따른 FBGA 패키지용 지그를 사용하여 패키지를 정렬한 상태를 보여주는 도면.3 is a view illustrating a state in which packages are aligned using a jig for an FBGA package according to an embodiment of the present invention.
* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings
100 : 하부 지그 110 : 제1연결홈100: lower jig 110: first connection groove
120 : 위치고정 돌출부 130 : 수납홈120: position fixing protrusion 130: receiving groove
140 : 기판 지지부 200 : 상부 지그140: substrate support 200: upper jig
210 : 제2연결홈 220 ; 위치고정홈210: second connecting
230 : 정렬패턴부 240 : 연결나사230: alignment pattern portion 240: connection screw
300 : 모듈 기판300: module substrate
본 발명은 FBGA 패키지용 지그(JIG)에 관한 것으로, 보다 상세하게는, 한 번 에 여러 개의 FBGA 패키지를 정렬(align)하여 수율을 향상시킬 수 있는 FBGA 패키지용 지그에 관한 것이다.The present invention relates to a jig for an FBGA package, and more particularly, to a jig for an FBGA package that can improve yield by aligning several FBGA packages at a time.
반도체 산업에서 집적회로에 대한 패키징 기술은 소형화에 대한 요구 및 실장 신뢰성을 만족시키기 위해 지속적으로 발전되고 있다. 예컨데, 소형화에 대한 요구는 칩 크기에 근접한 패키지에 대한 기술 개발을 가속화시키고 있으며, 실장 신뢰성에 대한 요구는 실장작업의 효율성 및 실장후의 기계적·전기적 신뢰성을 향상시킬 수 있는 패키징 기술에 대한 중요성을 부각시키고 있다. In the semiconductor industry, packaging technology for integrated circuits is continuously developed to meet the demand for miniaturization and mounting reliability. For example, the demand for miniaturization is accelerating the development of technologies for packages close to chip size, and the demand for mounting reliability highlights the importance of packaging technologies that can improve the efficiency of mounting operations and the mechanical and electrical reliability after mounting. I'm making it.
상기 패키지의 소형화를 이룬 한 예로서, FBGA(Fine-Pitch Ball Grid Array ) 패키지를 들 수 있다. 상기 FBGA 패키지는 전체적인 패키지의 크기가 반도체 칩의 크기와 동일하거나 거의 유사하며, 특히, 외부와의 전기적 접속 수단, 즉, 인쇄회로기판(Printed Circuit Board : 이하, PCB)에의 실장 수단으로서, 솔더 볼이 구비됨에 따라 실장 면적이 감소되고 있는 추세에 매우 유리하게 적용할 수 있다는 잇점이 있다.One example of the miniaturization of the package is a fine pitch pitch grid array (FBGA) package. The FBGA package has an overall package size that is substantially the same as or similar to that of a semiconductor chip. In particular, the FBGA package is a solder ball as a means for mounting to an external device, that is, a printed circuit board (PCB). This has the advantage that it can be very advantageously applied to the trend that the mounting area is reduced.
그러나, 현재 DDR(Double Data Rate) 램의 패키지가 FBGA 형태로 구성되어 있어 FBGA 패키지의 솔더 볼(Ball)이 없어지거나 또는 솔더 볼이 제대로 역할을 못하게 되어 패키지에 페일(fail)이 발생하게 된다. 이로 인해, FBGA 패키지에 리볼링(re-balling)하기 위해 지그(Jig)를 사용하게 되는데, 지그를 모듈 인쇄회로기판(Module PCB)에 마운트(Mount) 하기 위한 패키지 정렬(Align)을 매뉴얼(Manual)로 하고 있어 실패 요소가 많다. However, the package of the double data rate (DDR) RAM is configured in the FBGA form, so that the solder ball of the FBGA package is lost or the solder ball does not play a role, causing the package to fail. This results in the use of a jig for re-balling the FBGA package. Manual alignment of the package to mount the jig on the module PCB is performed manually. There are many failure factors.
또한, 리웍 머신(Rewok Machine)을 사용하여 패키지를 정렬하더라도 1개씩 작업하여야 하며, 리웍 머신이 고가의 장비이기 때문에 다량 보유가 힘들다. 이로 인해, 여러 패키지를 동시에 정렬할 수 없기 때문에 패키지 페일시 교체작업에 딜레이(delay)가 발생하게 되는 문제점이 있다.In addition, even if the packages are arranged using the Rewok Machine, the work must be done one by one, and since the Rework Machine is an expensive device, it is difficult to retain a large amount. As a result, there is a problem in that a delay occurs in the replacement operation during package failing because several packages cannot be sorted at the same time.
따라서, 본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로서, 한 번에 여러 개의 FBGA 패키지를 정렬하여 수율을 향상시킬 수 있는 FBGA 패키지용 지그를 제공하는데 그 목적이 있다.Accordingly, an object of the present invention is to provide a jig for an FBGA package that can improve yields by arranging several FBGA packages at a time.
상기와 같은 목적을 달성하기 위한 본 발명은, 한 번에 여러 개의 FBGA 패키지를 정렬하여 수율을 향상시킬 수 있는 FBGA 패키지용 지그에 있어서, 상기 지그는 모듈 기판에 형성된 각 소자의 레이아웃과 패키지 출력 라인이 정렬되도록 하는 상부 지그와 상기 모듈 기판의 이동을 방지하며, 상부 지그의 지지대 역할을 하는 하부 지그로 나뉘어지며, 상기 상부 지그는, 상부 지그 상단의 길이방향 중앙부분의 양단에 각각 형성되며, 하부 지그의 제1연결홈과 결합되는 제2연결홈과, 상기 상부 지그의 폭방향 중앙부분의 양단에 각각 형성되며, 하부 지그의 위치고정 돌출부와 결합되는 위치고정홈 및 상기 상부 지그의 상면에 형성되며, 모듈 기판에 형성된 각 소자의 레이아웃과 패키지 출력 라인이 정렬되도록 하는 정렬패턴부를 포함하며, 상기 하부 지그는, 하부 지그 상단의 길이방향 중앙부분의 양단에 각각 형성되는 제1연결홈과, 상기 하부 지그 상단의 폭방향 중앙부분의 양단에 각각 형성되는 위치고정 돌출부와, 상기 하부 지그 상면에 기판을 수납하기 위해 형성되는 수납홈 및 상기 수납홈의 길이방향으로 연장된 양측벽에 모듈 기판을 지지하기 위해 형성된 다수 개의 기판 지지부를 포함하는 것을 특징으로 한다.The present invention for achieving the above object, in the jig for FBGA package that can improve the yield by aligning several FBGA packages at a time, the jig is a layout and package output line of each element formed on the module substrate The upper jig prevents the movement of the module substrate and the lower jig to serve as a support for the upper jig, and the upper jig is formed at both ends of the longitudinal center portion of the upper jig, respectively, Second connection grooves are coupled to the first connection grooves of the jig, and are formed at both ends of the central portion in the width direction of the upper jig, respectively, and are formed at the position fixing grooves coupled with the position fixing protrusions of the lower jig and the upper surface of the upper jig. And an alignment pattern unit for aligning the layout of each device formed on the module substrate and the package output line, wherein the lower jig And first connection grooves respectively formed at both ends of the longitudinal center portion of the upper upper jig, position fixing protrusions formed at both ends of the widthwise middle portion of the upper upper jig, and accommodating a substrate on the upper surface of the lower jig. And a plurality of substrate support portions formed to support the module substrate on both sidewalls extending in the longitudinal direction of the accommodating groove.
여기에서, 상기 하부 지그의 제1연결홈과 상부 지그의 제2연결홈을 결합시키기 위한 연결나사를 더 포함하는 것을 특징으로 한다.The method may further include a connection screw for coupling the first connection groove of the lower jig and the second connection groove of the upper jig.
(실시예)(Example)
이하, 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 보다 상세하게 설명하도록 한다. Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
먼저, 본 발명의 기술적 원리를 살펴보면, 본 발명은 DDR 램을 FBGA 타입으로 패키지하는 과정에서 패키지 페일시 리웍 머신을 사용하여 FBGA 패키지의 솔더 볼을 교체함으로써, 교체 작업이 빨리 이루어지지 못하고 딜레이가 발생하는 종래 방법과 달리, 패키지 페일시 하부 지그(Bottom Jig)와 상부 지그(Top Jig)를 사용하여 한 번에 여러 개의 FBGA 패키지를 정렬함으로써 패키지 수율을 향상시킬 수 있다.First, referring to the technical principle of the present invention, the present invention by replacing the solder ball of the FBGA package using a package fail-rework machine in the process of packaging the DDR RAM in the FBGA type, the replacement operation is not made quickly and delay occurs Unlike the conventional method of aligning, package yield can be improved by aligning several FBGA packages at a time by using a bottom jig and a top jig.
도 1은 본 발명의 실시예에 따른 FBGA 패키지용 지그를 설명하기 위한 도면이다.1 is a view for explaining a jig for an FBGA package according to an embodiment of the present invention.
도 1에 도시된 바와 같이, 본 발명에서는 한 번에 여러 개의 FBGA 패키지를 정렬하여 패키지 수율을 향상시키기 위한 하부 지그(100)와 상부 지그(200)를 제조한다. 상기 하부 지그(100)는 제1연결홈(110), 위치고정 돌출부(120), 수납홈(130) 및 기판 지지부(140)으로 구성된다. 상기 제1연결홈(110)은 하부 지그(100) 상단의 길이방향 중앙부분의 양단에 각각 형성되며, 상기 위치고정 돌출부(120)는 하부 지 그(100) 상단의 폭방향 중앙부분의 양단에 각각 형성된다. 상기 수납홈(130)은 하부 지그(100) 상면에 기판을 수납하기 위해 형성되며, 상기 기판 지지부(140)은 수납홈(130)의 길이방향으로 연장된 양측벽에 모듈 기판을 지지하기 위해 다수 개가 형성된다. As shown in FIG. 1, the present invention manufactures the
또한, 상부 지그(200)는 제2연결홈(210), 위치고정홈(220) 및 정렬패턴부(230)으로 구성된다. 상기 제2연결홈(210)은 상부 지그(200) 상단의 길이방향 중앙부분의 양단에 각각 형성되며, 하부 지그(100)의 제1연결홈(110)과 결합된다. 상기 위치고정홈(220)은 상부 지그(200)의 폭방향 중앙부분의 양단에 각각 형성되며, 하부 지그(100)의 위치고정 돌출부(120)와 결합된다. 상기 정렬패턴부(230)는 상기 상부 지그(200)의 상면에 형성되며, 모듈 기판에 형성된 각 소자의 레이아웃과 패키지 출력 라인이 정렬되도록 한다.In addition, the
상기 연결나사(240)는 하부 지그(100)의 제1연결홈(110)과 상부 지그(200)의 제2연결홈(210)을 결합시킨다. The connection screw 240 couples the
도 2는 상기 하부 지그(100)에 모듈 기판(300)을 수납홈(130)에 수납한 상태를 보여주고 있으며, 도 3은 상기 하부 지그(100)의 수납홈(130)에 모듈 기판(300)을 수납한 후에 하부 지그(100) 상단에 상부 지그(200)를 올려 놓고, 연결나사(240)로 하부 지그(100)의 제1연결홈(110)과 상부 지그(200)의 제2연결홈(210)을 결합시켜 패키지를 정렬한 상태를 보여주고 있다. 여기에서, 상기 하부 지그(100)는 모듈 기판의 이동을 방지하며, 상부 지그(200)의 지지대 역할을 한다. 이때, 상기 연결나사(240)는 모듈 기판(300)과 상부 지그(200)의 열팽창 계수가 달라 모듈 기판이 휘는 것을 방지해 주는 역할을 한다.2 illustrates a state in which the
이상, 본 발명을 몇 가지 예를 들어 설명하였으나, 본 발명은 이에 한정되는 것은 아니며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 본 발명의 사상에서 벗어나지 않으면서 많은 수정과 변형을 가할 수 있음을 이해할 것이다.In the above, the present invention has been described with reference to some examples, but the present invention is not limited thereto, and a person of ordinary skill in the art may make many modifications and variations without departing from the spirit of the present invention. I will understand.
이상에서 설명한 바와 같이, 본 발명은 DDR 램을 FBGA 타입으로 패키지 과정에서 패키지 페일시 하부 지그와 상부 지그를 사용하여 한 번에 여러 개의 FBGA 패키지를 정렬함으로써 패키지 수율을 향상시킬 수 있다.As described above, the present invention can improve package yield by aligning several FBGA packages at a time by using a package jig lower jig and an upper jig during a package process using a DDR RAM as an FBGA type.
Claims (2)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040090421A KR100772095B1 (en) | 2004-11-08 | 2004-11-08 | Jig for fbga package |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040090421A KR100772095B1 (en) | 2004-11-08 | 2004-11-08 | Jig for fbga package |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20060041356A true KR20060041356A (en) | 2006-05-12 |
KR100772095B1 KR100772095B1 (en) | 2007-11-01 |
Family
ID=37147924
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020040090421A KR100772095B1 (en) | 2004-11-08 | 2004-11-08 | Jig for fbga package |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100772095B1 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102237318A (en) * | 2010-04-20 | 2011-11-09 | 台湾积体电路制造股份有限公司 | Packaging substrate fixing device and method for manufacturing semiconductor chip packaging body |
KR101278396B1 (en) * | 2010-04-20 | 2013-06-24 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | Substrate fixing jigs for packaging and fabrication methods for semiconductor chip packages |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR200172281Y1 (en) | 1997-06-12 | 2000-03-02 | 홍기표 | Ic fixing package |
-
2004
- 2004-11-08 KR KR1020040090421A patent/KR100772095B1/en not_active IP Right Cessation
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102237318A (en) * | 2010-04-20 | 2011-11-09 | 台湾积体电路制造股份有限公司 | Packaging substrate fixing device and method for manufacturing semiconductor chip packaging body |
KR101278396B1 (en) * | 2010-04-20 | 2013-06-24 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | Substrate fixing jigs for packaging and fabrication methods for semiconductor chip packages |
CN102237318B (en) * | 2010-04-20 | 2013-07-17 | 台湾积体电路制造股份有限公司 | Packaging substrate fixing device and method for manufacturing semiconductor chip packaging body |
Also Published As
Publication number | Publication date |
---|---|
KR100772095B1 (en) | 2007-11-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7012812B2 (en) | Memory module | |
US6777798B2 (en) | Stacked semiconductor device structure | |
KR100843737B1 (en) | Semiconductor package having improved reliability of solder joint | |
EP0408779B1 (en) | High density semiconductor memory module | |
KR101828386B1 (en) | Stacked package and method of manufacturing the same | |
US11096290B2 (en) | Printed circuit board with edge soldering for high-density packages and assemblies | |
US8138777B2 (en) | TCP-type semiconductor device and method of testing thereof | |
US20070103179A1 (en) | Socket base adaptable to a load board for testing ic | |
KR100772095B1 (en) | Jig for fbga package | |
TW201723799A (en) | SSD storage module, SSD component and SSD | |
US6798051B2 (en) | Connection of packaged integrated memory chips to a printed circuit board | |
KR100630013B1 (en) | Solder-free pcb assembly | |
US7498679B2 (en) | Package substrate and semiconductor package using the same | |
JP2008283109A (en) | Supporter, electric component mounting printed wiring substrate using the supporter and manufacturing method of the electric component mounting printed wiring substrate | |
JP2003051562A (en) | Semiconductor device | |
US6297542B1 (en) | Connecting a die in an integrated circuit module | |
KR20060007205A (en) | Stack memory module | |
JP5593156B2 (en) | Semiconductor device and manufacturing method thereof | |
JP2000357757A (en) | Semiconductor device and electronic circuit device | |
KR20000015328A (en) | Substrate for mounting a ball grid array package | |
JPH05327161A (en) | Electronic circuit module | |
JP4754458B2 (en) | Electronic component testing equipment | |
KR100650731B1 (en) | stacked package | |
KR20020055197A (en) | Jig for mounting a semiconductor chip | |
KR20010086476A (en) | Printed circuit board and package method of stacking semiconductor using therof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20100920 Year of fee payment: 4 |
|
LAPS | Lapse due to unpaid annual fee |