KR20060036327A - 반도체 메모리 장치 - Google Patents
반도체 메모리 장치 Download PDFInfo
- Publication number
- KR20060036327A KR20060036327A KR1020040085504A KR20040085504A KR20060036327A KR 20060036327 A KR20060036327 A KR 20060036327A KR 1020040085504 A KR1020040085504 A KR 1020040085504A KR 20040085504 A KR20040085504 A KR 20040085504A KR 20060036327 A KR20060036327 A KR 20060036327A
- Authority
- KR
- South Korea
- Prior art keywords
- data
- signal
- input
- serialized
- parallel
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
- G11C5/066—Means for reducing external access-lines for a semiconductor memory clip, e.g. by multiplexing at least address and data signals
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
- H04Q2213/13103—Memory
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
- H04Q2213/13292—Time division multiplexing, TDM
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
- H04Q2213/1332—Logic circuits
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
- H04Q2213/13322—Integrated circuits
Landscapes
- Dram (AREA)
Abstract
Description
Claims (37)
- 직렬화된 커맨드 신호들, 어드레스 신호들, 데이터를 입출력하는 입출력 수단; 및상기 입출력 수단을 통해 직렬화된 커맨드 신호들, 어드레스 신호들, 데이터가 입력되면, 병렬 변환하여 내부로 인가하고, 내부로부터 병렬화된 데이터가 인가되면 직렬 변환한 후 상기 입출력 수단으로 출력하는 입출력 신호 제어 수단을 구비하는 것을 특징으로 하는 반도체 메모리 장치.
- 제 1항에 있어서, 상기 입출력 신호 제어 수단은상기 입출력 수단을 통해 입력되는 직렬화된 커맨드 신호들, 어드레스 신호들, 및 데이터를 병렬 변환한 후 내부로 인가하는 직병렬 변환부; 및내부로부터 병렬 입력되는 데이터를 직렬 변환한 후, 상기 입출력 수단으로 인가하는 병직렬 변환부를 구비하는 것을 특징으로 하는 반도체 메모리 장치.
- 제 2 항에 있어서, 상기 직병렬 변환부는상기 입출력 수단을 통해 입력되는 직렬화된 커맨드 신호들, 어드레스 신호들, 데이터 중에서 상기 직렬화된 커맨드 신호를 획득하고 병렬 변환하는 커맨드 신호 직병렬 변환부;상기 입출력 수단을 통해 입력되는 직렬화된 커맨드 신호들, 어드레스 신호 들, 데이터 중에서 상기 직렬화된 어드레스 신호를 획득하고 병렬 변환하는 어드레스 신호 직병렬 변환부; 및상기 입출력 수단을 통해 입력되는 직렬화된 커맨드 신호들, 어드레스 신호들, 데이터 중에서 상기 직렬화된 데이터를 획득하고 병렬 변환하는 데이터 직병렬 변환부를 구비하는 것을 특징으로 하는 반도체 메모리 장치.
- 제 3 항에 있어서, 상기 커맨드 신호 직병렬 변환부는상기 커맨드 신호들의 수에 대응되는 소정 비트의 신호를 입력받아 병렬 변환하는 제 1 디먹스; 및상기 제 1 디먹스가 상기 커맨드 신호들을 포함하는 소정 비트의 신호를 입력받음을 감지하면, 상기 제 1 디먹스의 동작을 활성화시키는 제 1 디먹스 제어부를 구비하는 것을 특징으로 하는 반도체 메모리 장치.
- 제 3 항에 있어서, 상기 어드레스 신호 직병렬 변환부는상기 어드레스 신호들의 수에 대응되는 소정 비트의 신호를 입력받아 병렬 변환하는 제 2 디먹스; 및상기 제 2 디먹스가 상기 어드레스 신호들을 포함하는 소정 비트의 신호를 입력받음을 감지하면, 상기 제 2 디먹스의 동작을 활성화시키는 먹스 제어부를 구비하는 것을 특징으로 하는 반도체 메모리 장치.
- 제 3 항에 있어서, 상기 데이터 직병렬 변환부는상기 데이터의 수에 대응되는 소정 비트의 신호를 입력받아 병렬 변환하는 제 3 디먹스; 및상기 제 3 디먹스가 상기 데이터를 포함하는 소정 비트의 신호를 입력받음을 감지하면, 상기 제 3 디먹스의 동작을 활성화시키는 제 3 디먹스 제어부를 구비하는 것을 특징으로 하는 반도체 메모리 장치.
- 제 2 에 있어서, 상기 병직렬 변환부는상기 내부 회로로부터 병렬 입력되는 데이터를 직렬 변환하는 먹스를 구비하는 것을 특징으로 하는 반도체 메모리 장치.
- 제 7항에 있어서, 상기 병직렬 변환부는상기 먹스의 출력 신호를 입력받고, 상기 반도체 메모리 장치가 리드 동작 구간으로 동작하는 경우에만 상기 먹스의 출력 신호를 상기 입출력 수단으로 출력하는 출력 제어부를 더 구비하는 것을 특징으로 하는 반도체 메모리 장치.
- 제 1 항에 있어서, 상기 입출력 수단은제 1 통합 단자와 제 2 통합 단자를 구비하고, 상기 제 1 통합 단자를 통해서는 직렬화된 커맨드 신호들, 어드레스 신호들, 및 데이터를 입력받고, 상기 제 2 통합 단자를 통해서는 직렬화된 데이터를 출력하는 것을 특징으로 하는 반도체 메 모리 장치.
- 제 9 항에 있어서, 상기 입출력 신호 제어 수단은상기 제 1 통합 단자를 통해 입력되는 직렬화된 커맨드 신호들, 어드레스 신호들, 및 데이터를 병렬 변환한 후 내부로 인가하는 직병렬 변환부; 및내부로부터 병렬 입력되는 데이터를 직렬 변환한 후, 상기 제 2 통합 단자로 인가하는 병직렬 변환부를 구비하는 것을 특징으로 하는 반도체 메모리 장치.
- 제 10항에 있어서, 상기 직병렬 변환부는상기 제 1 통합 단자를 통해 입력되는 직렬화된 커맨드 신호들, 어드레스 신호들, 데이터 중에서 상기 직렬화된 커맨드 신호를 획득하고 병렬 변환하는 커맨드 신호 직병렬 변환부;상기 제 1 통합 단자를 통해 입력되는 직렬화된 커맨드 신호들, 어드레스 신호들, 데이터 중에서 상기 직렬화된 어드레스 신호를 획득하고 병렬 변환하는 어드레스 신호 직병렬 변환부; 및상기 제 1 통합 단자를 통해 입력되는 직렬화된 커맨드 신호들, 어드레스 신호들, 데이터 중에서 상기 직렬화된 데이터를 획득하고 병렬 변환하는 데이터 직병렬 변환부를 구비하는 것을 특징으로 하는 반도체 메모리 장치.
- 제 1 항에 있어서, 상기 입출력 수단은제 1 통합 단자와 제 2 통합 단자를 구비하고, 상기 제 1 통합 단자를 통해서는 직렬화된 커맨드 신호들, 어드레스 신호들을 입력받고, 상기 제 2 통합 단자를 통해서는 직렬화된 데이터를 입출력하는 것을 특징으로 하는 반도체 메모리 장치.
- 제 12 항에 있어서, 상기 입출력 신호 제어 수단은상기 제 1 통합 단자를 통해 입력되는 직렬화된 커맨드 신호들, 어드레스 신호들을 병렬 변환한 후 내부로 인가하는 직병렬 변환부; 및상기 제 2 통합 단자를 통해 입력되는 직렬화된 데이터는 병렬 변환한 후 내부로 인가하고, 상기 내부로부터 병렬 입력되는 데이터는 직렬 변환한 후 상기 제 2 통합 단자로 출력하는 직렬 및 병렬 변환부를 구비하는 것을 특징으로 하는 반도체 메모리 장치.
- 제 13항에 있어서, 상기 직병렬 변환부는상기 제 1 통합 단자를 통해 입력되는 직렬화된 커맨드 신호들, 어드레스 신호들, 데이터 중에서 상기 직렬화된 커맨드 신호를 획득하고 병렬 변환하는 커맨드 신호 직병렬 변환부; 및상기 제 1 통합 단자를 통해 입력되는 직렬화된 커맨드 신호들, 어드레스 신호들, 데이터 중에서 상기 직렬화된 어드레스 신호를 획득하고 병렬 변환하는 어드레스 신호 직병렬 변환부를 구비하는 것을 특징으로 하는 반도체 메모리 장치.
- 제 13항에 있어서, 상기 직렬 및 병렬 변환부는상기 제 2 통합 단자를 통해 입력되는 직렬화된 커맨드 신호들, 어드레스 신호들, 데이터 중에서 상기 직렬화된 데이터를 획득하고 병렬 변환하는 데이터 직병렬 변환부; 및상기 내부 회로로부터 병렬 입력되는 데이터를 직렬 변환하는 데이터 병직렬 변환부를 구비하는 것을 특징으로 하는 반도체 메모리 장치.
- 두개의 통합 단자와 클럭 단자를 구비하고, 상기 두개의 통합 단자를 통해 직렬화된 커맨드 신호쌍들, 어드레스 신호쌍들, 데이터쌍을 입출력하고, 상기 클럭 단자를 통해 클럭 신호를 입력받는 입출력 수단;상기 두개의 통합 단자를 통해 직렬화된 커맨드 신호쌍들, 어드레스 신호쌍들, 데이터쌍이 수신되면 직렬화된 커맨드 신호들, 어드레스 신호들, 및 데이터를 획득한 후 병렬 변환하여 내부로 인가하고, 내부로부터 병렬화된 데이터가 입력되면 직렬화된 데이터쌍으로 변환한 후 상기 두개의 통합 단자로 출력하는 입출력 신호 제어 수단; 및상기 클럭 단자를 통해 입력되는 클럭 신호를 체배하고, 상기 체배된 클럭 신호를 내부의 클럭 신호로서 출력하는 클럭 변환부를 구비하는 것을 특징으로 하는 반도체 메모리 장치.
- 제 16 항에 있어서, 상기 클럭 변환부는상기 클럭 신호를 체배하는 위상 동기 루프 회로인 것을 특징으로 하는 반도체 메모리 장치.
- 제 16항에 있어서, 상기 입출력 신호 제어 수단은상기 두개의 통합 단자를 통해 직렬화된 커맨드 신호쌍들, 어드레스 신호쌍들, 데이터쌍을 수신하면, 직렬화된 커맨드 신호들, 어드레스 신호들, 및 데이터를 획득하고, 병렬 변환한 후 내부로 입력하는 직병렬 변환부; 및내부로부터 병렬 입력되는 데이터를 직렬의 데이터쌍으로 변환한 후, 상기 두개의 통합 단자로 인가하는 병직렬 변환부를 구비하는 것을 특징으로 하는 반도체 메모리 장치.
- 제 16항에 있어서, 상기 직병렬 변환부는직렬화된 커맨드 신호쌍들, 어드레스 신호쌍들, 데이터쌍의 전압 레벨을 비교하고, 상기 비교 결과에 따른 전압 레벨을 가지는 직렬화된 커맨드 신호들, 어드레스 신호들, 및 데이터를 획득하는 신호 획득 수단;상기 신호 획득 수단으로부터 전송되는 직렬화된 커맨드 신호들, 어드레스 신호들, 데이터 중에서 상기 직렬화된 커맨드 신호를 획득하고 병렬 변환하는 커맨드 신호 직병렬 변환부;상기 입출력 수단을 통해 직렬화된 커맨드 신호들, 어드레스 신호들, 데이터 중에서 상기 직렬화된 어드레스 신호를 획득하고 병렬 변환하는 어드레스 신호 직병렬 변환부; 및상기 입출력 수단을 통해 직렬화된 커맨드 신호들, 어드레스 신호들, 데이터 중에서 상기 직렬화된 데이터를 획득하고 병렬 변환하는 데이터 직병렬 변환부를 구비하는 것을 특징으로 하는 반도체 메모리 장치.
- 제 19항에 있어서, 상기 커맨드 신호 직병렬 변환부는상기 커맨드 신호들의 수에 대응되는 소정 비트의 신호를 입력받아 병렬 변환하는 제 1 디먹스; 및상기 제 1 디먹스가 상기 커맨드 신호들을 포함하는 소정 비트의 신호를 입력받음을 감지하면, 상기 제 1 디먹스의 동작을 활성화시키는 제 1 디먹스 제어부를 구비하는 것을 특징으로 하는 반도체 메모리 장치.
- 제 19항에 있어서, 상기 어드레스 신호 직병렬 변환부는상기 어드레스 신호들의 수에 대응되는 소정 비트의 신호를 입력받아 병렬 변환하는 제 2 디먹스; 및상기 제 2 디먹스가 상기 어드레스 신호들을 포함하는 소정 비트의 신호를 입력받음을 감지하면, 상기 제 2 디먹스의 동작을 활성화시키는 먹스 제어부를 구비하는 것을 특징으로 하는 반도체 메모리 장치.
- 제 19항에 있어서, 상기 데이터 직병렬 변환부는상기 데이터의 수에 대응되는 소정 비트의 신호를 입력받아 병렬 변환하는 제 3 디먹스; 및상기 제 3 디먹스가 상기 데이터를 포함하는 소정 비트의 신호를 입력받음을 감지하면, 상기 제 3 디먹스의 동작을 활성화시키는 제 3 디먹스 제어부를 구비하는 것을 특징으로 하는 반도체 메모리 장치.
- 제 16 항에 있어서, 상기 병직렬 변환부는상기 내부 회로로부터 병렬 입력되는 데이터를 직렬 변환하는 먹스;상기 먹스의 데이터를 데이터쌍으로 변환한 후, 상기 체배된 클럭 신호에 따라 상기 두개의 통합 단자로 출력하는 출력 제어부를 더 구비하는 것을 특징으로 하는 반도체 메모리 장치.
- 제 23 항에 있어서, 상기 출력 제어부는상기 반도체 메모리 장치가 리드 동작 구간으로 동작하는 경우에만 상기 데이터쌍을 상기 두개의 통합 단자로 출력하는 기능을 더 구비하는 것을 특징으로 하는 반도체 메모리 장치.
- 직렬화된 커맨드 신호들, 어드레스 신호들, 데이터를 입출력하는 입출력 수단;상기 입출력 수단을 통해 직렬화된 커맨드 신호들, 어드레스 신호들, 데이터가 입력되면, 병렬 변환하여 내부로 인가하고, 내부로부터 병렬화된 데이터가 입력되면 직렬 변환하여 상기 입출력 수단으로 출력하는 입출력 신호 제어 수단; 및 상기 입출력 수단을 통해 입출력되는 신호로부터 클럭 신호를 생성하는 클럭 데이터 복원 수단을 구비하는 것을 특징으로 하는 반도체 메모리 장치.
- 제 25항에 있어서, 상기 입출력 신호 제어 수단은상기 입출력 수단을 통해 전송되는 직렬화된 커맨드 신호들, 어드레스 신호들, 및 데이터를 병렬 변환한 후 내부로 입력하는 직병렬 변환부; 및내부로부터 병렬 입력되는 데이터를 직렬 변환한 후, 상기 제 1 통합 단자로 인가하는 병직렬 변환부를 구비하는 것을 특징으로 하는 반도체 메모리 장치.
- 제 25항에 있어서, 상기 직병렬 변환부는상기 입출력 수단을 통해 직렬화된 커맨드 신호들, 어드레스 신호들, 데이터 중에서 상기 직렬화된 커맨드 신호를 획득하고 병렬 변환하는 커맨드 신호 직병렬 변환부;상기 입출력 수단을 통해 직렬화된 커맨드 신호들, 어드레스 신호들, 데이터 중에서 상기 직렬화된 어드레스 신호를 획득하고 병렬 변환하는 어드레스 신호 직병렬 변환부; 및상기 입출력 수단을 통해 직렬화된 커맨드 신호들, 어드레스 신호들, 데이터 중에서 상기 직렬화된 데이터를 획득하고 병렬 변환하는 데이터 직병렬 변환부를 구비하는 것을 특징으로 하는 반도체 메모리 장치.
- 제 27항에 있어서, 상기 커맨드 신호 직병렬 변환부는상기 커맨드 신호들의 수에 대응되는 소정 비트의 신호를 입력받아 병렬 변환하는 제 1 디먹스; 및상기 제 1 디먹스가 상기 커맨드 신호들을 포함하는 소정 비트의 신호를 입력받음을 감지하면, 상기 제 1 디먹스의 동작을 활성화시키는 제 1 디먹스 제어부를 구비하는 것을 특징으로 하는 반도체 메모리 장치.
- 제 27항에 있어서, 상기 어드레스 신호 직병렬 변환부는상기 어드레스 신호들의 수에 대응되는 소정 비트의 신호를 입력받아 병렬 변환하는 제 2 디먹스; 및상기 제 2 디먹스가 상기 어드레스 신호들을 포함하는 소정 비트의 신호를 입력받음을 감지하면, 상기 제 2 디먹스의 동작을 활성화시키는 먹스 제어부를 구비하는 것을 특징으로 하는 반도체 메모리 장치.
- 제 27항에 있어서, 상기 데이터 직병렬 변환부는상기 데이터의 수에 대응되는 소정 비트의 신호를 입력받아 병렬 변환하는 제 3 디먹스; 및상기 제 3 디먹스가 상기 데이터를 포함하는 소정 비트의 신호를 입력받음을 감지하면, 상기 제 3 디먹스의 동작을 활성화시키는 제 3 디먹스 제어부를 구비하는 것을 특징으로 하는 반도체 메모리 장치.
- 제 25항에 있어서, 상기 병직렬 변환부는상기 내부 회로로부터 병렬 입력되는 데이터를 직렬 변환하는 먹스; 및상기 먹스의 출력 신호를 입력받고, 상기 반도체 메모리 장치가 리드 동작 구간으로 동작하는 경우에만 상기 먹스의 출력 신호를 상기 입출력 수단으로 출력하는 출력 제어부를 더 구비하는 것을 특징으로 하는 반도체 메모리 장치.
- 통합 단자를 통해 입력되는 직렬화된 커맨드 신호들, 어드레스 신호들, 데이터는 병렬 변환 한 후 내부로 인가하는 단계; 및내부로부터 병렬화된 데이터가 인가되면, 상기 병렬화된 데이터를 직렬 변환 한 후 상기 통합 단자로 출력하는 단계를 구비하는 것을 특징으로 하는 반도체 메모리 장치의 입출력 방법.
- 제 32항에 있어서, 상기 반도체 메모리 장치의 입출력 방법은상기 통합 단자를 제 1 통합 단자와 제 2 통합 단자로 분리하고, 상기 제 1 통합 단자를 통해 직렬화된 커맨드 신호들, 어드레스 신호들, 데이터를 입력받고, 상기 제 2 통합 단자를 통해 직렬화된 데이터를 출력하는 것을 특징으로 하는 반도 체 메모리 장치의 입출력 방법.
- 제 32항에 있어서, 상기 반도체 메모리 장치의 입출력 방법은상기 통합 단자를 제 1 통합 단자와 제 2 통합 단자로 분리하고, 상기 제 1 통합 단자를 통해 직렬화된 커맨드 신호들, 어드레스 신호들을 입력받고, 상기 제 2 통합 단자를 통해 직렬화된 데이터를 입출력하는 것을 특징으로 하는 반도체 메모리 장치의 입출력 방법.
- 제 32항에 있어서, 상기 반도체 메모리 장치의 입출력 방법은클럭 단자를 통해 인가되는 클럭 신호를 입력받고, 상기 클럭 신호를 체배하고, 체배된 클럭 신호를 내부로 인가하는 단계를 더 구비하는 것을 특징으로 하는 반도체 메모리 장치의 입출력 방법.
- 제 35 항에 있어서, 상기 반도체 메모리 장치의 입출력 방법은상기 통합 단자를 제 1 통합 단자와 제 2 통합 단자로 분리하고, 체배된 클럭 신호에 따라 상기 제 1 통합 단자와 상기 제 2 통합 단자를 통해 직렬화된 커맨드 신호쌍들, 어드레스 신호쌍들, 데이터쌍을 입출력하는 것을 특징으로 하는 반도체 메모리 장치의 입출력 방법.
- 제 32항에 있어서, 상기 반도체 메모리 장치의 입출력 방법은상기 통합 단자를 통해 입출력되는 신호로부터 클럭 신호를 생성하는 단계를 더 구비하는 것을 특징으로 하는 반도체 메모리 장치.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040085504A KR100642639B1 (ko) | 2004-10-25 | 2004-10-25 | 반도체 메모리 장치 |
US11/258,565 US7336554B2 (en) | 2004-10-25 | 2005-10-25 | Semiconductor memory device having a reduced number of pins |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040085504A KR100642639B1 (ko) | 2004-10-25 | 2004-10-25 | 반도체 메모리 장치 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20060036327A true KR20060036327A (ko) | 2006-04-28 |
KR100642639B1 KR100642639B1 (ko) | 2006-11-10 |
Family
ID=36574117
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020040085504A KR100642639B1 (ko) | 2004-10-25 | 2004-10-25 | 반도체 메모리 장치 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7336554B2 (ko) |
KR (1) | KR100642639B1 (ko) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100855575B1 (ko) * | 2007-04-19 | 2008-09-01 | 삼성전자주식회사 | 디먹스 회로를 가지는 반도체 메모리 장치 및 그의 테스트방법 |
KR20170117776A (ko) * | 2016-04-14 | 2017-10-24 | 에스케이하이닉스 주식회사 | 반도체 메모리 장치의 동작 방법 |
CN113870916A (zh) * | 2020-06-30 | 2021-12-31 | 长鑫存储技术有限公司 | 半导体装置 |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7466160B2 (en) * | 2002-11-27 | 2008-12-16 | Inapac Technology, Inc. | Shared memory bus architecture for system with processor and memory units |
WO2007130640A2 (en) * | 2006-05-04 | 2007-11-15 | Inapac Technology, Inc. | Memory device including multiplexed inputs |
US7466603B2 (en) * | 2006-10-03 | 2008-12-16 | Inapac Technology, Inc. | Memory accessing circuit system |
US7405992B2 (en) * | 2006-10-25 | 2008-07-29 | Qimonda North America Corp. | Method and apparatus for communicating command and address signals |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4847867A (en) * | 1986-09-01 | 1989-07-11 | Nec Corporation | Serial bus interface system for data communication using two-wire line as clock bus and data bus |
US5222047A (en) * | 1987-05-15 | 1993-06-22 | Mitsubishi Denki Kabushiki Kaisha | Method and apparatus for driving word line in block access memory |
JP2623612B2 (ja) * | 1987-11-18 | 1997-06-25 | ソニー株式会社 | ダイナミックメモリ |
JPH01182992A (ja) * | 1988-01-14 | 1989-07-20 | Mitsubishi Electric Corp | 半導体記憶装置 |
US5086388A (en) * | 1988-03-18 | 1992-02-04 | Hitachi Maxell, Ltd. | Semiconductor serial/parallel-parallel/serial file memory and storage system |
US8412853B2 (en) * | 2004-10-25 | 2013-04-02 | Texas Instruments Incorporated | Two pin serial bus communication interface |
JPH06275069A (ja) * | 1993-03-20 | 1994-09-30 | Hitachi Ltd | シリアルメモリ |
KR970051229A (ko) * | 1995-12-22 | 1997-07-29 | 김광호 | 비동기 발생신호를 사용하는 반도체 메모리 장치 |
KR100244462B1 (ko) * | 1997-04-15 | 2000-03-02 | 김영환 | 바이오스 롬 인터페이스 회로 |
KR100329734B1 (ko) * | 1998-04-03 | 2002-06-20 | 박종섭 | 어드레스입력및데이터입력용으로동일단자를겸용하는반도체메모리장치 |
JP2001092771A (ja) | 1999-09-24 | 2001-04-06 | Toshiba Corp | 記憶装置、記憶装置用の制御装置及びこれらを用いた記憶システム |
JP3848038B2 (ja) * | 2000-01-12 | 2006-11-22 | 株式会社日立製作所 | 半導体集積回路 |
JP2001273773A (ja) * | 2000-03-27 | 2001-10-05 | Sanyo Electric Co Ltd | 半導体メモリ装置 |
US6772251B1 (en) * | 2001-05-04 | 2004-08-03 | Cypress Semiconductor Corporation | Bit interleaved data serial interface |
KR100543906B1 (ko) | 2001-12-29 | 2006-01-23 | 주식회사 하이닉스반도체 | 어드레스 핀의 수를 줄인 동기식 반도체 메모리 소자 |
TWI252494B (en) * | 2003-06-11 | 2006-04-01 | Samsung Electronics Co Ltd | Memory system with reduced pin count |
JP4565966B2 (ja) * | 2004-10-29 | 2010-10-20 | 三洋電機株式会社 | メモリ素子 |
-
2004
- 2004-10-25 KR KR1020040085504A patent/KR100642639B1/ko active IP Right Grant
-
2005
- 2005-10-25 US US11/258,565 patent/US7336554B2/en active Active
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100855575B1 (ko) * | 2007-04-19 | 2008-09-01 | 삼성전자주식회사 | 디먹스 회로를 가지는 반도체 메모리 장치 및 그의 테스트방법 |
KR20170117776A (ko) * | 2016-04-14 | 2017-10-24 | 에스케이하이닉스 주식회사 | 반도체 메모리 장치의 동작 방법 |
CN113870916A (zh) * | 2020-06-30 | 2021-12-31 | 长鑫存储技术有限公司 | 半导体装置 |
CN113870916B (zh) * | 2020-06-30 | 2024-03-26 | 长鑫存储技术有限公司 | 半导体装置 |
Also Published As
Publication number | Publication date |
---|---|
US20060120359A1 (en) | 2006-06-08 |
US7336554B2 (en) | 2008-02-26 |
KR100642639B1 (ko) | 2006-11-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6894945B2 (en) | Clock synchronous semiconductor memory device | |
US8462028B2 (en) | Parallel to serial conversion apparatus and method of converting parallel data having different widths | |
US11296703B2 (en) | Multiplexing latch circuit and method | |
US6192004B1 (en) | Semiconductor integrated circuit | |
CN110866368B (zh) | 触发器标准单元、存储器器件及其操作方法 | |
US7336554B2 (en) | Semiconductor memory device having a reduced number of pins | |
US10177901B2 (en) | Serializer, and semiconductor apparatus and system including the same | |
JP2001167580A (ja) | 半導体記憶装置 | |
CN114095027A (zh) | 一种低压低功耗的异步逐次逼近式模数转换器装置 | |
KR100264463B1 (ko) | 카운터 회로 및 이 카운터 회로를 구비한 반도체 기억 장치 | |
CN102967819A (zh) | 高速测试电路与方法 | |
US20120158347A1 (en) | Semiconductor device | |
US8432763B2 (en) | Integrated circuit | |
US10410699B1 (en) | Multi-bit pulsed latch including serial scan chain | |
JPH11312400A (ja) | 半導体集積回路 | |
US20060268850A1 (en) | Data input circuit and semiconductor device utilizing data input circuit | |
US8106798B2 (en) | Circuit and method for parallel to serial conversion | |
US7948912B2 (en) | Semiconductor integrated circuit with test mode | |
KR100799684B1 (ko) | 통신 시스템 및 통신 시스템 제어방법 | |
US6643217B2 (en) | Semiconductor memory device permitting early detection of defective test data | |
US7949923B2 (en) | Test entry circuit and method for generating test entry signal | |
JPH02137189A (ja) | メモリ回路およびディジタル装置 | |
Wang et al. | A complete memory address generator for scan based march algorithms | |
JP2012033241A (ja) | 半導体装置、及び半導体試験方法 | |
US20230326504A1 (en) | Semiconductor devices capable of performing write training without read training, and memory system including the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20120925 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20130930 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20141001 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20151001 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20160930 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20180927 Year of fee payment: 13 |
|
FPAY | Annual fee payment |
Payment date: 20190930 Year of fee payment: 14 |