KR20060036314A - 중앙처리장치의 입출력확장장치 - Google Patents

중앙처리장치의 입출력확장장치 Download PDF

Info

Publication number
KR20060036314A
KR20060036314A KR1020040085488A KR20040085488A KR20060036314A KR 20060036314 A KR20060036314 A KR 20060036314A KR 1020040085488 A KR1020040085488 A KR 1020040085488A KR 20040085488 A KR20040085488 A KR 20040085488A KR 20060036314 A KR20060036314 A KR 20060036314A
Authority
KR
South Korea
Prior art keywords
output
processing unit
central processing
input
present
Prior art date
Application number
KR1020040085488A
Other languages
English (en)
Inventor
이득우
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020040085488A priority Critical patent/KR20060036314A/ko
Publication of KR20060036314A publication Critical patent/KR20060036314A/ko

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/40Bus structure
    • G06F13/4004Coupling between buses
    • G06F13/4022Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/42Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4291Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • Logic Circuits (AREA)

Abstract

본 발명은 PLD(Programmable Logic Device)를 이용하여 중앙처리장치(이하 CPU 라고 합니다)의 입출력을 확장할 수 있는 중앙처리장치의 입출력확장장치에 관한 것이다. 본 발명에 따른 중앙처리장치의 입출력확장장치는, 기능확장에 따라 여러 조건을 만족해야 하는 중앙처리장치의 GPIO를 PLD를 이용하여 보다 다양한 조건의 출력을 구비할 수 있도록 하고 있다. 따라서 본 발명에서는 GPIO의 확장 및 필요한 바에 따른 가공된 출력을 발생시키는 것을 특징으로 한다. 이를 위하여 본 발명의 실시예에서는 시프트레지스터에 의한 GPIO의 확장을 구현하고 있고, 조합로직에 의한 가공된 출력을 구현하고 있다. 이러한 구성으로 본 발명은 GPIO의 확장 및 상기 확장된 신호를 이용하여 사용자의 요구에 의한 가공된 출력을 만들어내는 것이 가능하다.
휴대기기, PDA, PLD, 입출력 확장

Description

중앙처리장치의 입출력확장장치{Input-output expansion apparatus of central processing unit}
도 1은 종래 기술에 따른 휴대기기의 중앙처리장치의 입출력 연결 구성도,
도 2는 본 발명에 따른 중앙처리장치의 구성도,
도 3은 본 발명의 실시예에 따른 중앙처리장치의 입출력확장장치의 구성도.
* 도면의 주요 부분에 대한 부호의 설명 *
10 : 중앙처리장치 20 ~ 36 : D 플립플롭
40 : 앤드게이트 50 : PLD
본 발명은 중앙처리장치의 입출력확장장치에 관한 것으로, 더욱 상세하게는 PLD(Programmable Logic Device)를 이용하여 중앙처리장치(이하 CPU 라고 합니다)의 입출력을 확장할 수 있는 중앙처리장치의 입출력확장장치에 관한 것이다.
PDA(personal digital assistant)는, 개인용이나 업무용으로 계산이나 정보저장 및 검색기능을 갖춘 손바닥 크기의 소형장치를 총칭하는 용어로서, 스케줄 캘 린더와 주소록 정보 및 검색, 메모 입력 등에 이용되어진다. 최근 PDA는, 인터넷 활용이 가능하게 되면서, 인터넷 게임, 멀티미디어, 무선통신, 학습기능 등이 추가되고 있다.
이와 같이 PDA는 그 사용범위가 매우 넓어지면서 상기 PDA에 사용되어지는 CPU 또한 매우 고성능을 요구하고 있다. 이와 더불어 상기 CPU에 사용되어지는 입출력핀(GPIO)(General Purpose I/O)를 많이 요구하게 되었다.
도 1은 종래 기술에 따른 휴대기기에서 중앙처리장치의 입출력확장장치의 구성도이다.
종래 휴대기기는 도시하지 않고 있지만 CPU(1)에 배터리, 블루투스(Bluetooth), WLAN 등을 비롯한 휴대기기에서 구현되고 있는 다양한 기능의 전자소자들을 연결하고 있다. 상기 배터리는, 배터리 정보를 상기 CPU(1)로 전송한다. 상기 블루투스는, 사용여부 정보(BT_ACT_LED)를 상기 CPU(1)로 전송한다. 상기 WLAN는 사용여부 정보(WLAN_ACT_LED)를 상기 CPU(1)로 전송한다.
상기와 같은 정보를 제공받은 CPU(1)는 각 소자들의 동작상태를 인지하고, 그에 따라 필요한 제어를 수행한다. 예를 들어서 각 소자들의 상태정보를 나타내기 위해서 엘이디의 동작을 제어한다. 이를 위해서 상기 CPU(1)는 출력단자를 통해서 상기 배터리의 충전정보를 나타내기 위한 표시정보를 출력하고, 출력단자를 통해서 상기 블루투스의 동작상태정보를 나타내기 위한 표시정보를 출력하고, 출력단자를 통해서 상기 WLAN의 동작상태정보를 나타내기 위한 표시정보를 출력한다. 이와 같이 다양한 기능들이 휴대기기에서 수행되기 위해서는 상기 CPU(1)에서 필요 한 제어를 수행해야만 하고, 따라서 상기 CPU(1)는 각 전기소자들의 제어를 위한 신호의 입출력을 위하여 많은 입출력단자(GPIO)들을 필요로 한다.
더욱이 최근 휴대기기는 멀티화되고 있다. 즉, 더 다양한 기능들이 추가가 되고 있으며, 이러한 기능 추가와 함께 수반되야만 하는 것이 상기 CPU(1)의 입출력단자 추가 구성이다.
따라서 종래는 CPU(1)의 입출력단자를 확장하기 위해서 직렬/병렬 변환기(5)를 연결해서 사용하는 방식을 취하고 있다. 즉, 도 1에 도시하고 있는 바와 같이, CPU(1)에 I2C 버스 제어부(3)를 연결하고, 상기 I2C 버스 제어부(3)를 통해서 직렬/병렬 변환기(5)를 연결해서 부족한 입출력단자를 확보하는 방법을 사용하고 있다.
상기와 같이 구성되어지는 종래 휴대기기에서는 부족한 입출력단자의 확보를 위하여 I2C 버스를 이용하고 있다. 따라서 CPU(1)와 I2C 버스 간의 호환이 이루어져야만 입출력단자의 확장이 가능하였다.
또한 종래 휴대기기에서는 상기 CPU(1)의 입출력단자를 확장할 때, 단순히 입출력단자를 확장하는 것에 한정이 되었다. 예를 들어서 CPU(1)의 출력값이 다른 출력값과 조합되어 새로운 값을 발생시키는 것과 같은 보다 진보된 방식에 따른 입출력단자를 확장하는 제어가 불가능하였다.
따라서 본 발명의 목적은 중앙처리장치의 입출력단자를 확장할 수 있는 중앙처리장치의 입출력확장장치를 제공함에 있다.
본 발명의 다른 목적은 중앙처리장치의 출력신호를 조합한 새로운 출력신호를 발생 가능한 중앙처리장치의 입출력확장장치를 제공함에 있다.
상기 목적을 달성하기 위한 본 발명에 따른 중앙처리장치의 입출력확장장치는, 데이터 및 클럭신호를 발생하는 중앙처리장치와; 상기 중앙처리장치의 출력신호를 입력하여 다수개의 출력신호를 발생시키는 출력신호발생수단과; 상기 출력신호발생수단에서 발생된 출력신호를 조합하여 새로운 출력을 발생시키는 조합로직을 포함하여 구성된다.
상기 출력신호발생수단은, 시프트레지스터를 이용하는 것을 특징으로 한다.
상기 시프트레지스터는, D 플립플롭을 이용하는 것을 특징으로 한다.
상기 조합로직은, 앤드게이트를 이용하는 것을 특징으로 한다.
상기 앤드게이트는, 두개의 신호 이상을 조합하는 것을 특징으로 한다.
이하 첨부한 도면을 참조하여 본 발명에 따른 중앙처리장치의 입출력확장장치에 대해서 자세하게 살펴보기로 한다.
도 2는 본 발명에 따른 중앙처리장치의 구성도이다.
도시하고 있는 바와 같이, 본 발명에 따른 중앙처리장치(10)는, 데이터신호라인과 두개의 클럭신호라인을 구비하고 신호를 출력할 수 있도록 구성되고 있다.
도 3은 본 발명에 따른 중앙처리장치의 입출력 확장을 위한 제어 구성도이다.
도시하고 있는 바와 같이, 상기 중앙처리장치(10)에서 발생된 데이터신호(DATA), 제 1 클럭신호(CLK1), 제 2 클럭신호(CLK2)는 PLD 회로(50)에 입력되어져서 다양한 출력신호들을 발생하고 있다.
데이터신호는, D 플립플롭(20)으로 입력되고, 상기 D 플립플롭(20)에서 출력된 신호가 다른 D 플립플롭(30)에 입력되도록 구성되고 있다. 그리고 상기 D 플립플롭(20)은 제 1 클럭신호에 의해 동기되도록 구성되고 있고, 상기 D 플립플롭(30)는 제 2 클럭신호에 의해 동기되도록 구성되고 있다. 상기와 같은 구성으로 이루어져서 상기 D 플립플롭(30)의 출력신호가 제 1 출력신호{Output(0)}로 발생되어진다.
또한, 상기 D 플립플롭(20)의 출력신호는 또 다른 D 플립플롭(22)으로도 입력되어진다. 상기 D 플립플롭(22)의 출력은 D플립플롭(32)에 입력되도록 구성되어진다. 이와 같이 구성되는 상기 D 플립플롭(22)은 제 1 클럭신호에 의해 동기되고, 상기 D 플립플롭(32)는 제 2 클럭신호에 의해 동기되도록 구성되어서, 상기 D 플립플롭(32)의 출력신호가 제 2 출력신호{Output(1)}로 발생되어진다.
그리고 실시예에서 N-1출력{Output(n-1)}과 N출력{Output(n)}을 발생시키기 위한 D 플립플롭(24,34),(26,36)의 구성도 구비되어진다. 이외에도 도시하지는 않고 있지만 상기 제 2 출력{Output(1)}과 N-1 출력{Output(n-1)} 사이에 다수개의 출력을 위한 D 플립플롭의 구성이 포함되어진다.
도시되고 있는 실시예에서는 중앙처리장치(10)의 출력을 이용하여 새로운 데이터를 발생하기 위해서 D플립플롭을 이용한 시프트 레지스터의 구성을 이용하고 있다. 그러나 이에 한정될 필요는 없으며, 중앙처리장치의 세가지의 출력을 입력해서 새로운 출력을 발생시키기 위해 사용되는 로직은 각각의 휴대기기에서 필요로 하는 출력을 발생시킬 수 있는 조건에 맞는 소자들로 구성될 필요가 있다.
그리고 본 발명에서는 상기와 같이 발생된 둘 이상의 출력을 조합하여 새로운 출력을 발생시키기 위한 구성이 필요하다.
도시되고 있는 실시예에서는 출력(1)과 출력(N-1)을 논리곱 연산하는 앤드게이트(40)의 구성에 의해서 새로운 출력{Output(k)}을 발생하는 예를 도시하고 있다. 이 경우에 있어서도 상기 새로운 출력을 위한 앤드게이트를 하나 도시하고 있으나, 다수개를 구현할 수도 있다. 또한, 상기 로직이 논리곱이 이루어지는 앤드게이트를 이용하는 것도 가능하고, 필요에 의해서 논리합이 이루어지는 오아게이트를 이용하는 것도 가능하다. 따라서 상기 PLD(50) 내부의 로직은 이용하는 휴대기기에 따라서 필요로 하는 출력을 만들어낼 수 있도록 구현되어진다. 그리고 상기 앤드게이트의 입력을 둘 이상으로 구현하는 것도 가능하다.
다음은 상기 구성으로 이루어진 본 발명에 따른 중앙처리장치의 입출력확장장치의 동작과정에 대해서 설명한다.
중앙처리장치(10)에서 출력된 데이터신호는 D 플립플롭(20)에 입력되어진다. 상기 D 플립플롭(20)은 중앙처리장치(10)에서 발생하는 제 1 클럭신호를 입력해서 출력을 발생하고 있다. 상기 D 플립플롭(20)에서 발생된 신호는 제 2 출력을 만들어내기 위한 D 플립플롭(22)과 제 1 출력을 발생시키는 D 플립플롭(30)으로 입력되어진다.
상기 D 플립플롭(30)은 중앙처리장치(10)에서 발생하는 제 2 클럭신호를 입력해서 출력을 발생하고 있다. 따라서 상기 중앙처리장치(10)에서 출력되는 제 2 클럭신호에 따라서 D 플립플롭(30)에서 출력되는 신호는 제 1 출력신호{Output(0)}로 출력되어진다.
또한, 상기 D 플립플롭(22)은 중앙처리장치(10)의 제 1 클럭신호에 동기되어 출력을 발생하고, 상기 D 플립플롭(22)의 출력신호는 제 2 출력을 발생하는 D 플립플롭(32)으로 입력되어져서 상기 D 플립플롭(32)에서 제 2 출력신호{Output(1)}가 발생되도록 한다.
이러한 과정으로 본 발명의 PLD(50)는 중앙처리장치(10)에서 출력하는 신호수보다 확장되어진 다수개의 출력신호(n)를 발생하게 된다.
한편, 상기 PLD(50)는, 중앙처리장치(10)에서 발생한 출력신호를 조합한 새로운 출력을 발생시킨다.
즉, 제 2 출력신호{Output(1)}와 N-1 출력신호{Output(n-1)}는 새로운 출력을 발생시키기 위한 조합로직(40)에 입력되어진다. 도시되고 있는 실시예에서 상기 조합로직(40)은 앤드게이트를 이용하고 있다.
따라서 상기 조합로직(40)은 상기 제 2 출력신호와 N-1 출력신호가 모두 하이상태를 갖을 때 하이신호를 출력하고, 이렇게 해서 발생되는 하이신호는 중앙처리장치(10)에서 직접 발생되지 않았으나, 상기 중앙처리장치의 출력신호를 조합한 새로운 출력신호로서 다른 회로에 이용되어진다.
이상에서와 같이 본 발명에 따른 중앙처리장치의 입출력확장장치는, 기능확 장에 따라 여러 조건을 만족해야 하는 중앙처리장치의 GPIO를 PLD를 이용하여 보다 다양한 조건의 출력을 구비할 수 있도록 하고 있다. 따라서 본 발명에서는 GPIO의 확장 및 필요한 바에 따른 가공된 출력을 발생시키는 것을 특징으로 한다.
이를 위하여 본 발명의 실시예에서는 시프트레지스터에 의한 GPIO의 확장을 구현하고 있고, 조합로직에 의한 가공된 출력을 구현하고 있다. 그러나 본 발명의 구성들이 도시되고 있는 실시예에 한정될 필요는 없다. 즉, 상기 PLD는, 설계자의 의도된 바에 의해서 설계되어지고 구성되어지며, 따라서 본 발명은 다양한 로직으로 구현하는 것이 가능하다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허청구의 범위에 의해 정하여 져야만 할 것이다.
위에서 설명하고 있는 본 발명에 따른 중앙처리장치의 입출력확장장치는 다음의 효과를 얻을 수 있다.
본 발명은 PDA 등 개인휴대단말장치의 기능이 다양화되면서, 상기 휴대기기의 제어를 수행하는 중앙처리장치(메인 컨트롤러)가 여러가지 조건의 입출력신호를 갖을 수 있도록 중앙처리장치의 입출력을 확장하는 것이 가능하다. 따라서 부족한 GPIO의 확장에 대한 요구를 충족시키는 것이 가능하다.
또한, 본 발명은 GPIO의 확장 및 상기 확장된 신호를 이용하여 사용자의 요구에 의한 가공된 출력을 만들어내는 것이 가능하다. 따라서 본 발명은 GPIO의 확장에서 나아가 GPIO를 조합하여 보다 다양한 조건의 출력을 발생시킬 수 있는 효과를 얻을 수 있다.
그리고 본 발명은 PLD 로직을 이용한 보다 소형화된 설계가 가능한 잇점을 얻을 수 있다.

Claims (5)

  1. 데이터 및 클럭신호를 발생하는 중앙처리장치와;
    상기 중앙처리장치의 출력신호를 입력하여 다수개의 출력신호를 발생시키는 출력신호발생수단과;
    상기 출력신호발생수단에서 발생된 출력신호를 조합하여 새로운 출력을 발생시키는 조합로직을 포함하여 구성되는 중앙처리장치의 입출력확장장치.
  2. 제 1 항에 있어서,
    상기 출력신호발생수단은, 시프트레지스터를 이용하는 것을 특징으로 하는 중앙처리장치의 입출력확장장치.
  3. 제 2 항에 있어서,
    상기 시프트레지스터는, D 플립플롭을 이용하는 것을 특징으로 하는 중앙처리장치의 입출력확장장치.
  4. 제 1 항에 있어서,
    상기 조합로직은, 앤드게이트를 이용하는 것을 특징으로 하는 중앙처리장치의 입출력확장장치.
  5. 제 4 항에 있어서,
    상기 앤드게이트는, 두개의 신호 이상을 조합하는 것을 특징으로 하는 중앙처리장치의 입출력확장장치.
KR1020040085488A 2004-10-25 2004-10-25 중앙처리장치의 입출력확장장치 KR20060036314A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040085488A KR20060036314A (ko) 2004-10-25 2004-10-25 중앙처리장치의 입출력확장장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040085488A KR20060036314A (ko) 2004-10-25 2004-10-25 중앙처리장치의 입출력확장장치

Publications (1)

Publication Number Publication Date
KR20060036314A true KR20060036314A (ko) 2006-04-28

Family

ID=37144557

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040085488A KR20060036314A (ko) 2004-10-25 2004-10-25 중앙처리장치의 입출력확장장치

Country Status (1)

Country Link
KR (1) KR20060036314A (ko)

Similar Documents

Publication Publication Date Title
KR102328014B1 (ko) 싱글 와이어 인터페이스를 포함하는 장치와 이를 포함하는 데이터 처리 시스템
JPH1153169A (ja) 低電力で相互接続の簡単なマイクロプロセッサ及びメモリー・インターフェース
TWI648953B (zh) 正反器與半導體電路
CN109075776B (zh) 向量化触发器
US10451674B2 (en) Apparatus and method for at-speed scan test
CN106443422B (zh) 嵌入式逻辑分析仪和包括该嵌入式逻辑分析仪的集成电路
US10447248B2 (en) Semiconductor circuit
US11442103B2 (en) Multibit vectored sequential with scan
WO2011150172A1 (en) Method and apparatus to serialize parallel data input values
JPS6035400A (ja) 相補形金属酸化膜半導体を用いた送信装置
US7313212B2 (en) Shift register having low power consumption and method of operation thereof
JPH1173258A (ja) 低消費電力バス構造及びその制御方法、低消費電力バス構造の合成システム及びその合成方法、携帯情報機器
JP2006252006A (ja) デバッグシステム、半導体集積回路装置、マイクロコンピュータ及び電子機器
WO2023207587A1 (zh) 具有多路选择器功能的d触发器
JP4436902B2 (ja) 割り込みをクリアするロジック・ユニット及び集積回路
CN106444965A (zh) 时钟管理单元、包括其的集成电路和管理时钟的方法
JP5536023B2 (ja) バスシステムおよび情報処理機器
KR20060036314A (ko) 중앙처리장치의 입출력확장장치
US20080265955A1 (en) Synchronization circuit and method
CN105406839A (zh) 一种电路和电子装置
US7363465B2 (en) Semiconductor device, microcomputer, and electronic equipment
WO2017121228A1 (zh) 一种保持分频时钟相位一致的方法及分频电路
JP2004199115A (ja) 半導体集積回路
KR100800665B1 (ko) 중앙처리장치와 주변 장치들간의 인터페이스를 위한 장치
Singh et al. A Novel 1-bit Fast and Low Power 19-T Full Adder Circuit at 45 nm Technology Node

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination