CN109075776B - 向量化触发器 - Google Patents

向量化触发器 Download PDF

Info

Publication number
CN109075776B
CN109075776B CN201780028958.3A CN201780028958A CN109075776B CN 109075776 B CN109075776 B CN 109075776B CN 201780028958 A CN201780028958 A CN 201780028958A CN 109075776 B CN109075776 B CN 109075776B
Authority
CN
China
Prior art keywords
unit
data path
scan
coupled
scan data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201780028958.3A
Other languages
English (en)
Other versions
CN109075776A (zh
Inventor
S·徐
A·阿加瓦尔
S·雷洛夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN109075776A publication Critical patent/CN109075776A/zh
Application granted granted Critical
Publication of CN109075776B publication Critical patent/CN109075776B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/037—Bistable circuits
    • H03K3/0372—Bistable circuits of the master-slave type
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318541—Scan latches or cell details
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0002—Multistate logic

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • General Physics & Mathematics (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

提供了一种装置，该装置包括：第一触发器(FF)单元，具有与扫描数据路径多路复用的数据路径，其中，该扫描数据路径独立于最小延迟缓冲器，其中，第一FF单元具有由至少两个反转单元形成的记忆元件，这两个反转单元经由公共节点耦合在一起；以及第二FF单元，具有与扫描数据路径多路复用的数据路径，其中，该第二FF单元的扫描数据路径独立于最小延迟缓冲器，并且其中，该第二FF单元的扫描数据路径耦合至第一FF单元的公共节点。

Description

向量化触发器
优先权要求
本申请要求2016年6月9日提交的题为“VECTORED FLIP-FLOP(向量化触发器)”美国申请序列号15/178,294的优先权，该申请通过引用整体被结合。
背景技术
用于现代微处理器、DSP(数字信号处理器)、可穿戴设备中的SoC(芯片上系统)、IoT(物联网)、智能电话、平板、膝上型计算机和服务器等的面积高效的设计正由于下列要求而日益成为关键因素：降低硅成本、减小PCB(印刷电路板)占用面积、缩短产品上市时间(TTM)、以及减缓工艺技术节点的扩展节奏。在满足严格的频率和/或性能目标以及功率/泄漏预算的同时，这些要求全部需要被满足。任何数字集成电路的一个重要标准单元和基本构建块是触发器(FF)，要求触发器按任何顺序逻辑来存储状态。触发器可占集成电路(IC)面积中的大百分比(例如，大于30％)。触发器可占时钟树和最终序列负载中功耗的大百分比(例如，大于30％)。
附图说明
从以下给出的具体实施方式并从本公开的各实施例的附图将更全面地理解本公开的实施例，然而这些实施例不应当被理解为将本公开限于特定实施例，而是仅用于解释和理解。
图1图示出具有扫描单元和扫描最小延迟缓冲器的触发器(FF)。
图2图示出使用图1的FF的扫描链。
图3图示出具有四向量(quad vector)FF和一个传输门FF的扫描链连接。
图4图示出图3的四向量FF的细节。
图5图示出根据本公开的一些实施例具有后备内部扫描链的四向量FF。
图6图示出根据本公开的一些实施例具有内部扫描链的高密集度四向量FF。
图7图示出根据本公开的一些实施例的具有图5/6的四向量FF的扫描链连接。
图8图示出根据一些实施例的具有扫描链的智能设备或计算机系统或SoC(芯片上系统)，该扫描链具有图5/6/7的四向量FF。
具体实施方式
VMIN的限制因素中的一个为在导致独立于频率的功能故障的较低电压下的序列保持时间降级或最小延迟路径。此处，术语“VMIN”或“最小操作电压”一般是指低于其则序列(例如，触发器)将丢失该序列的数据的最低操作电压水平。这些保持时间故障在低供给电压(例如，低于1V)下加剧，但也可能在标称电压至高电压(例如，1.1V-1.5V)下发生，所以序列设计对它们的容忍是重要的。这些最小延迟路径通常在扫描路径中找到。本领域技术人员将会领会，诸如启用扫描的触发器之类的序列可具有两条数据路径——一条用于常规数据，并且另一条用于扫描数据。例如，该扫描数据路径可以用于调试目的。
开始于扫描数据输入的数据路径被称为扫描路径。为了避免扫描路径中的保持时序违例，将最小延迟缓冲器添加到该扫描数据路径。通过最小延迟缓冲器的时序路径被称为最小延迟路径。这些最小延迟路径故障(例如，通过最小延迟路径的保持时序违例)可能由序列的本地时钟反转器的系统性的和随机的变化导致。最小延迟缓冲器增加了该序列(例如，触发器)的面积和功率，但这对于功能原因不是必要的。
一些实施例描述了向量化触发器电路，其利用共享时钟反转器来移除非必要的最小延迟缓冲器、额外的扫描晶体管，并将扫描路由推至(向量化触发器的)触发器单元内部，以减少触发器单元面积并减少块级别的路由拥塞。在一些实施例中，由于局部时钟反转器在所有的向量化触发器之间共享，因此这允许最小延迟缓冲器将被移除，因为任何系统性的或随机的变化均等地影响所有的内部时钟信号并且可能不导致竞争。
一些实施例的触发器电路实现较低级别金属(例如，金属层1(M1))中的内部扫描连接，从而释放常规设计通常使用来进行路由的关键的块级别金属(例如，金属层2(M2)和更高)。一些实施例的触发器电路中较高金属层(例如，M2和更高)的减少降低了布线拥塞并且消除了FF单元上的引脚输入，从而降低了块级别连接复杂度。在一些实施例中，在内部提供“后备”扫描布线，其将输出负载减少了一个门，因为扫描连接不从输出被分接。利用可比较的时序和功率，相对于常规向量化触发器，各实施例带来了更低的标准单元面积(例如，降低了17％的标准FF单元面积)。在一些实施例中，提供了在内部拼合的扫描触发器，其消除了额外的冗余扫描晶体管。一个此类实施例进一步减小了面积(例如，相较于常规的向量化FF的面积减小了27％)。
在下列描述中，讨论了众多细节，以提供对本公开的实施例的更全面的解释。然而，将对本领域的技术人员显而易见的是，可以在没有这些特定细节的情况下实施本公开的实施例。在其他实例中，以框图形式，而不是详细地示出公知的结构和设备，以避免使本公开的实施例变得模糊。
注意，在实施例对应的附图中，信号用线来表示。一些线可以较粗，以指示更多成份信号路径，和/或在一个或多个末端处具有箭头，以指示主要信息流动方向。此类指示不旨在是限制性的。相反，结合一个或多个示例性实施例来使用线，以促进对电路或逻辑单元的更加容易的理解。如由设计需要或偏好所规定，任何所表示的信号都可实际包括可以在任何一个方向上行进并可利用任何合适类型的信号方案来实现的一个或多个信号。
贯穿说明书及在权利要求书中，术语“连接的”意指所连接的物体之间的诸如电气、机械、或磁性连接之类的无需任何中介设备的直接连接。术语“耦合的”意指直接的或间接的连接，诸如所连接的物体之间的直接电气、机械、或磁性连接或者通过一个或多个无源或有源中介设备的间接连接。术语“电路”或“模块”可指被布置成彼此协作以提供所期望的功能的一个或多个无源和/或有源组件。术语“信号”可指至少一个电流信号、电压信号、磁信号、或数据/时钟信号。“一”、“一个”和“该”的含义包括复数引用。“在……中”的含义包括“在……中”和“在……上”。
术语“缩放”一般指将设计(示意图和布局)从一种工艺技术转换为另一种工艺技术，并随后在布局区域中被减小。术语“缩放”一般还指在同一技术节点内缩小布局和器件尺寸。术语“缩放”还可指相对于另一参数(例如，功率供给水平)对信号频率的调整(例如，减速或加速——即，分别为缩小或放大)。术语“基本上”、“接近”、“近似”、“附近”以及“大约”一般指在目标值的+/-10％之内。
除非以其他方式指定，否则使用序数词“第一”、“第二”及“第三”等对常见的对象的描述，仅指示相同对象的不同的实例正在被引用，而不旨在暗示如此所描述的对象在排序方面或以任何其他方式无论在时间上、在空间上必须按给定次序。
为了本公开的目的，短语“A和/或B”和“A或B”意指(A)、(B)或(A和B)。为了本公开的目的，短语“A、B、和/或C”意指(A)、(B)、(C)、(A和B)、(A和C)、(B和C)或(A、B和C)。在说明书和权利要求书中,术语“左”、“右”、“前”、“后”、“顶”、“底”、“上”、“下”等如果出现，则用于描述的目的，且不一定用于描述永久的相对位置。
为了实施例的目的，此处所描述的各电路和逻辑块中的晶体管是金属氧化物半导体(MOS)晶体管或其衍生物，其中MOS晶体管包括漏极、源极、栅极和体端子。晶体管和/或MOS晶体管衍生物还包括三栅极晶体管和鳍式场效应晶体管、栅极全包围圆柱形晶体管、隧穿FET(TFET)、方形线或矩形带状晶体管、铁电FET(FeFET)或实现晶体管功能的其他器件，如碳纳米管或自旋电子器件。MOSFET对称的源极端子和漏极端子，即它们是完全相同的端子并且在此处被可互换地使用。另一方面，TFET器件具有非对称源极端子和漏极端子。本领域技术人员将理解，其他晶体管(例如，双极面结形晶体管——BJT PNP/NPN、BiCMOS、CMOS等)可被使用，而不背离本公开的范围。术语“MN”指示n型晶体管(例如，NMOS、NPN BJT等)，术语“MP”指示p型晶体管(例如，PMOS、PNP BJT等)。
图1图示出具有扫描单元和扫描最小延迟缓冲器的FF 100。FF 100由五个外围引脚组成——输入引脚时钟(“clk”)、输入引脚数据(‘d’)、输入引脚扫描数据(“sd”)、输入引脚扫描启用(“ssb”)、以及输出引脚时钟控制数据(‘q’)。FF 100包括扫描数据多路复用器101、最小延迟(min-delay)缓冲器“i12”、包括反转器“i0”和“i1”的时钟缓冲器、以及基于传输门(TG)的主-从FF单元。
扫描数据多路复用器101包括耦合至‘d’的三态反转器“i10”、耦合至最小延迟缓冲器“i12”的三态反转器“i9”、以及耦合至三态反转器“i9”和“i10”的反转器“i11”。三态反转器“i9”和“i10”耦合至“ssb”和反转器“i11”的输出端。最小延迟缓冲器“i12”耦合至“sd”，并向三态反转器“i9”提供输入。最小延迟缓冲器“i12”通常由至少6个器件组成。
取决于“ssb”的逻辑级，扫描数据多路复用器101的输出“db”是数据‘d’或扫描-数据“sd”中的一者。此处，用于信号、引脚和节点的标记可互换地使用。例如，取决于句子的上下文，‘d’可指输入引脚数据、数据或数据节点。
时钟缓冲器通过反转器“i0”接收输入时钟“clk”，并且生成该时钟的经反转的版本“clk#”。时钟的经反转的版本“clk#”由反转器“i1”进一步反转以生成“clk##”。时钟“clk#”和“clk##”用于FF单元的从单元和主单元。FF单元包括：三态反转器“i2”、“i4”和“i7”；反转器“i3”、“i6”和“i8”；传输门“i5”；以及如所示耦合在一起的节点“db”、‘m’、“m#”、‘s’、“s#”、“clk#”和“clk##”。此处，FF单元的主单元包括三态反转器“i2”和“i4”、以及反转器“i3”，并且FF单元的从单元包括三态反转器“i7”和反转器“i5”。主单元和从单元经由传输门“i5”耦合在一起。主单元的记忆元件包括交叉耦合的反转器“i3”和三态反转器“i4”。从单元的记忆元件包括交叉耦合的反转器“i6”和三态反转器“i7”。FF单元的输出‘q’由反转器“i8”提供。
图2图示出使用图1的FF 100的扫描链200。指出，图2中的具有与任何其他附图中的元件相同的附图标记(或名称)的那些元件能以与所描述的方式类似的任何方式操作或起作用，但不被限制于此。扫描链200包括耦合至FF4(例如，FF 100)的向量化四-FF 201。扫描链200的输入为“扫描_选择(scan_select)”、“扫描_进(scan_in)”、节点“n4”以及“时钟(clock)”。扫描链200的输出为“扫描_出”。输入“扫描_选择”由FF的输入引脚“ssb”接收，输入“扫描_进”由第一FF FF0的扫描数据输入(即，“sd0”引脚，其与图1的“sd”相同)接收，“时钟”由所有FF的“clk”接收。此处，使用M2层或更高的互连“n0”、“n2”、“n4”和“n1”，扫描链200使用如所示出的单个触发器(FF0、FF1、FF2、FF3和FF4)被连接。物理地将单个FF集群化或向量化在一起并局部地共享相同的时钟信号以用于时钟功率降低是常见的。
图3图示出具有四向量FF(QFF)201和一个传输门FF FF4的扫描链连接的装置300。指出，图3中的具有与任何其他附图中的元件相同的附图标记(或名称)的那些元件能以与所描述的方式类似的任何方式操作或起作用，但不被限制于此。装置300示出了如何在具有向量化触发器的设计中对扫描数据进行路由的示例。此处，QFF 201可以是标准单元(例如，标准单元库的部分)。通过使用块级别金属资源(例如，M2或更高)，在标准单元QFF 201内部或外部对扫描信号“sd0”、“sd1”、“sd2”和“sd3”进行路由。
图4图示出四向量FF 400(例如，图3的201)的细节。指出，图4中的具有与任何其他附图中的元件相同的附图标记(或名称)的那些元件能以与所描述的方式类似的任何方式操作或起作用，但不被限制于此。在此示例中，示出了具有最小延迟缓冲器的4个FF单元的向量化触发器。由于合成工具具有将任何触发器扫描输出端连接到扫描输入端的能力，因此对用于解决时钟偏移并保持时间的最小延迟缓冲器的需求对于四向量触发器201是需要的。
四向量触发器400具有四个输入扫描数据多路复用器401。四个扫描输入为“sd0”、“sd1”、“sd2”和“sd3”，其中每一个都由最小延迟缓冲器进行延迟。扫描数据多路复用器401的四个数据输入为“d0”、“d1”、“d2”和“d3”。四向量触发器400的四个输出为“q0”、“q1”、“q2”和“q3”。
例如，最小延迟缓冲器“i112”耦合至“sd0”，最小延迟缓冲器“i212”耦合至“sd1”，最小延迟缓冲器“i312”耦合至“sd2”，并且最小延迟缓冲器“i412”耦合至“sd3”。此处，每一个FF以及相关联的扫描数据多路复用器与图1的FF单元和扫描数据多路复用器101相同。
例如，最小延迟缓冲器“i112”、“i212”、“i312”和“i412”与FF 100的最小延迟缓冲器“i112”表现相同；扫描数据多路复用器三态反转器“i19”、“i29”、“i39”和“i40”与图1的三态反转器“i9”表现相同；扫描数据多路复用器三态反转器“i110”、“i210”、“i310”和“i410”与图1的三态反转器“i10”表现相同；三态反转器“i12”、“i22”、“i32”和“i42”与图1的“i2”表现相同；三态反转器“i14”、“i24”、“i35”和“i45”与图1的“i4”表现相同；反转器“i13”、“i23”、“i33”和“i43”与图1的“i3”表现相同；三态反转器“i17”、“i27”、“i36”和“i46”与图1的三态反转器“i7”表现相同；反转器“i16”、“i26”、“i36”和“i46”与图1的反转器“i6”表现相同；传输门“i15”、“i25”、“i35”和“i45”与图1的传输门“i5”表现相同；并且反转器“i18”、“i28”、“i38”和“i48”与图1的反转器“i8”表现相同。
四向量触发器400的每一个FF单元的内部节点也与图1的FF 100的内部结点表现相同。例如，节点“db0”、“db1”、“db2”和“db3”由与FF 100的节点“db”相同的金属层形成，并且也以相同方式来表现；节点“m0”、“m1”、“m2”和“m3”由与FF 100的节点‘m’相同的金属层形成，并且也以相同方式来表现；节点“m0#”、“m1#”、“m2#”和“m3#”由与FF 100的节点“m#”相同的金属层形成，并且也以相同方式来表现；节点“s0”、“s1”、“s2”和“s3”由与FF 100的节点‘s’相同的金属层形成，并且也以相同方式来表现；节点“s0#”、“s1#”、“s2#”和“s3#”由与FF 100的节点s#相同的金属层形成，并且也以相同方式来表现。
图5图示出根据本公开的一些实施例具有后备内部扫描链的四向量FF500。指出，图5中的具有与任何其他附图中的元件相同的附图标记(或名称)的那些元件能以与所描述的方式类似的任何方式操作或起作用，但不被限制于此。
在一些实施例中，四向量FF 500利用触发器的物理局部性和共享时钟反转器“i0”和“i1”来移除一些或所有的最小延迟缓冲器(例如，缓冲器“i112”、“i212”、“i312”和“i412”)，并且还将扫描路由推至单元内部，以减小触发器单元的面积。例如，第一FF单元的节点“s0”直接耦合至第二FF单元的三态反转器“i29”，第二FF单元的节点“s1”直接耦合至第三FF单元的三态反转器“i39”，并且第三FF单元的节点“s2”直接耦合至第四FF单元的三态反转器“i49”。在一些实施例中，时钟“clk#”和“clk##”由所有的FF单元共享。
四向量FF 500的这种拓扑对扫描连接布线拥塞使用更高效的局部金属路由，并且相比于四向量触发器400将输出扇出减少了1个门。由四向量触发器500提供了电路和布局优化。例如，通过在输出上将扇出减少1个门的负载实现了单元面积17％的减小。进一步地，相对于图4的常规向量触发器400，由四向量触发器500改善了块级别M2布线拥塞，因为所有的扫描连接(例如，节点“s0”、“s1”、“s2”和“s3”)都在标准单元内部的较低级别的金属(例如，M1和更低)中。
图6图示出根据本公开的一些实施例具有内部扫描链的高密集度四向量触发器600。指出，图6中的具有与任何其他附图中的元件相同的附图标记(或名称)的那些元件能以与所描述的方式类似的任何方式操作或起作用，但不被限制于此。
在一些实施例中，扫描多路复用器晶体管大部分被移除，并且这些扫描多路复用器晶体管在功能上由传输门“i12b”、“i22b”和“i32b”实现。在一些实施例中，三态反转器“i12”、“i22”、“i32”和“i42”由传输门“i12a”、“i22a”、“i32a”和“i42a”代替。在一些实施例中，传输门i12b的一端耦合至节点“s0”，并且传输门“i12b”的另一端耦合至节点“db1”。在一些实施例中，传输门“i22b”的一端耦合至节点“s1”，并且传输门“i22b”的另一端耦合至节点“db2”。在一些实施例中，传输门“i32b”的一端耦合至节点“s2”，并且传输门“i32b”的另一端耦合至节点“db3”。高密集度四向量触发器600的面积可以小于四向量触发器500，因为三态反转器“i12”、“i22”、“i32”和“i42”由传输门“i12a”、“i22a”、“i32a”和“i42a”代替，并且六个扫描多路复用器晶体管被移除。
图7图示出根据本公开的一些实施例的具有四向量触发器601(例如，图5/6的500/600)装置700扫描链连接。指出，图7中的具有与任何其他附图中的元件相同的附图标记(或名称)的那些元件能以与所描述的方式类似的任何方式操作或起作用，但不被限制于此。相比于图3的QFF 201，在装置700中降低了路由拥塞。在此示例中，利用内部路由将四向量触发器701的四个FF顺序地链接起来。
表1示出对于图4-图6的向量化四FF的最坏情况时序、基于功率(例如，30％的数据活动)的提取出的寄生电容和面积比较，示出了时序和功率两者都是可比较的。
表1
表1图示出图5和图6中最小延迟缓冲器和额外的扫描晶体管的移除分别引起17％和27％的面积减小，而不损害延迟、功率或功能。图5-图7的实施例允许通过将金属层(M2)路由推至较低级别金属中的标准单元内部来改善局部扫描路由和输入-输出(I/O)引脚的数量。由此，对装置300改善了面积和布线拥塞，并且金属资源被释放以用于块级别路由。由于在内部以“后备”路径对扫描进行路由，因此图5-图7的实施例还通过将扇出减少一个门的负载来改善触发器驱动强度。此处，术语“后备”用于说明使用反馈节点“s0”至“s2”而不是节点“q0”至“q2”来进行扫描拼合。
尽管针对四向量化扫描FF图示出各实施例，但这些实施例不限于此。例如，参考各实施例讨论的面积和路由减少技术可以用于可以被一起集成到一个单元中的向量化重置FF、向量化预设FF等。例如，除四向量之外，实施例还适用于2、3、6等FF向量。
图8图示出根据一些实施例的具有扫描链的智能设备或计算机系统或SoC(芯片上系统)，该扫描链具有图5/6/7的四向量触发器。指出，图8中的具有与任何其他附图中的元件相同的附图标记(或名称)的那些元件能以与所描述的方式类似的任何方式操作或起作用，但不被限制于此。
图8图示出移动设备的实施例的框图，其中可以使用平面接口连接器。在一些实施例中，计算设备2100表示移动计算设备，诸如计算平板、移动电话或智能电话、启用无线的电子阅读器、或其他无线移动设备。将会理解，某些组件被概示地示出，并且并非此类设备的所有组件都被示出在计算设备2100中。
在一些实施例中，根据所讨论的一些实施例，计算设备2100包括具有扫描链的第一处理器2110，该扫描链具有图5/6/7的四向量触发器。计算设备2100的其他块也可包括根据一些实施例的具有图5/6/7的四向量触发器的扫描链。本公开的各实施例还可包括2170内的网络接口(诸如，无线接口)，使得系统实施例可被结合至无线设备(例如，蜂窝电话或个人数字助理)中。
在一个实施例中，处理器2110(和/或处理器2190)可以包括一个或多个物理设备，诸如微处理器、应用处理器、微控制器、可编程逻辑器件或其他处理装置。由处理器2110执行的处理操作包括操作平台或操作系统的执行，应用和/或设备功能在该操作平台或操作系统上被执行。处理操作包括与同人类用户或同其他设备进行的I/O(输入/输出)相关的操作、与功率管理相关的操作、和/或与将计算设备2100连接至另一设备相关的操作。处理操作还可包括与音频I/O和/或显示I/O相关的操作。
在一个实施例中，计算设备2100包括音频子系统2120，该音频子系统2120表示与向计算设备提供音频功能相关联的硬件(例如，音频硬件和音频电路)和软件(例如，驱动器、编解码器)组件。音频功能可以包括扬声器和/或头戴式耳机输出以及话筒输入。用于此类功能的设备可以被集成至计算设备2100中，或被连接至计算设备2100。在一个实施例中，用户通过提供由处理器2110接收并处理的音频命令来与计算设备2100进行交互。
显示子系统2130表示提供视觉和/或触觉显示以供用户与计算设备2100交互的硬件(例如，显示设备)和软件(例如，驱动器)组件。显示子系统2130包括显示接口2132，该显示接口2132包括用于向用户提供显示的特定屏幕或硬件设备。在一个实施例中，显示接口2132包括与处理器2110分开的、用于执行与显示相关的至少一些处理的逻辑。在一个实施例中，显示子系统2130包括向用户提供输出和输入两者的触摸屏(或触摸板)设备。
I/O控制器2140表示与同用户的交互相关的硬件设备和软件组件。I/O控制器2140可操作以管理作为音频子系统2120和/或显示子系统2130的部分的硬件。另外，I/O控制器2140图示出用于附加设备的连接点，该附加设备连接至计算设备2100，用户可通过计算设备2100与系统进行交互。例如，可被附连至计算设备2100的设备可包括话筒设备、扬声器或立体声系统、视频系统或其他显示设备、键盘或小键盘设备、或用于与特定应用一起使用的其他I/O设备(诸如，读卡器或其他设备)。
如以上所提到，I/O控制器2140可以与音频子系统2120和/或显示子系统2130进行交互。例如，通过话筒或其他音频设备的输入可以提供用于计算设备2100的一个或多个应用或功能的输入或命令。另外，音频输出可以被提供作为显示输出的替代或附加。在另一示例中，如果显示子系统2130包括触摸屏，则显示设备还充当可以至少部分地由I/O控制器2140管理的输入设备。在计算设备2100上还可以存在附加的按钮或开关，以提供由I/O控制器2140管理的I/O功能。
在一个实施例中，I/O控制器2140管理多个设备，诸如，加速度计、相机、光传感器或其他环境传感器、或者可以被包括在计算设备2100中的其他硬件。该输入可以是直接用户交互的部分，以及向系统提供环境输入以影响其操作(诸如，过滤噪声、调整显示器以进行亮度检测、应用相机的闪光灯或其他特征)。
在一个实施例中，计算设备2100包括功率管理2150，该功率管理2150管理电池功率使用、对电池的充电、以及与功率节省操作相关的特征。存储器子系统2160包括用于在计算设备2100中存储信息的存储器设备。存储器可以包括非易失性(如果到存储器设备的功率中断，则状态不改变)和/或易失性(如果到存储器设备的功率中断，则状态不确定)存储器设备。存储器子系统2160可以存储应用数据、用户数据、音乐、照片、文档或其他数据、以及与计算设备2100的应用和功能的执行相关的系统数据(不论是长期的还是暂时的)。
还提供实施例的要素作为用于存储计算机可执行指令(例如，用于实现本文中所讨论的任何其他过程的指令)的机器可读介质(例如，存储器2160)。该机器可读介质(例如，存储器2160)可包括但不限于闪存、光盘、CD-ROM、DVD ROM、RAM、EPROM、EEPROM、磁卡或光卡、相变存储器(PCM)或适合用于存储电子指令或计算机可执行指令的其他类型的机器可读介质。例如，本公开的实施例可作为计算机程序(例如，BIOS)来下载，其可通过数据信号的方式经由通信链路(例如，调制解调器或网络连接)从远程计算机(例如，服务器)转移至请求计算机(例如，客户机)。
连接性装置2170包括用于使计算设备2100能够与外部设备通信的硬件设备(例如，无线和/或有线连接器和通信硬件)和软件组件(例如，驱动器、协议栈)。计算设备2100可以是诸如其他计算设备、无线接入点或基站之类的分开的设备，以及诸如头戴式设备、打印机之类的外围设备或者其他设备。
连接性装置2170可以包括多种不同类型的连接性装置。为了概述，图示出计算设备2100具有蜂窝连接性装置2172和无线连接性装置2174。蜂窝连接性装置2172一般是指由无线载波提供的蜂窝网络连接性装置，诸如经由GSM(全球移动通信系统)或其变型或衍生类型、CDMA(码分多址)或其变型或衍生类型、TDM(时分复用)或其变型或衍生类型、或者其他蜂窝服务标准提供。无线连接性装置(或无线接口)2174是指不是蜂窝式的无线连接性装置，并且可以包括个域网(诸如，蓝牙、近场等)、局域网(诸如，Wi-Fi)和/或广域网(诸如，WiMax)或其他无线通信。
外围连接2180包括用于进行外围连接的硬件接口和连接器以及软件组件(例如，驱动器、协议栈)。将会理解，计算设备2100既可以是连接至其他计算设备的外围设备("至"2182)，也可具有连接至计算设备2100的外围设备("自"2184)。计算设备2100通常具有"对接"连接器以连接至其他计算设备，以用于诸如管理(例如，下载和/或上载、改变、同步)计算设备2100上的内容之类的目的。另外，对接连接器可以允许计算设备2100连接至某些外围设备，这些外围设备允许计算设备2100控制例如对视听或其他系统的内容输出。
除了专用对接连接器或其他专用连接硬件之外，计算设备2100还可以经由常见的或基于标准的连接器来建立外围连接1680。常见类型可以包括通用串行总线(USB)连接器(其可以包括数种不同硬件接口中的任何一种)、包括MiniDisplayPort(微型显示端口)(MDP)的DisplayPort(显示端口)、高清晰度多媒体接口(HDMI)、火线或其他类型。
说明书中对“实施例”、“一个实施例”、“一些实施例”、或“其他实施例”等的引用意指结合这些实施例所描述的特定特征、结构或特征被包括在至少一些实施例中，但不一定包括在所有实施例中。“实施例”、“一个实施例”或“一些实施例”的各种出现不一定都指相同实施例。如果说明书陈述“可能”、“可以”或“能够”包括组件、特征、结构或特性，则不一定必须包括该特定组件、特征、结构或特性。如果说明书或权利要求书引用“一(a或an)”要素，则并不意指仅存在一个该要素。如果说明书或权利要求书引用“附加”要素，则不排除存在多于一个的该附加要素。
此外，可在一个或多个实施例中以任何合适的方式组合特定特征、结构、功能或特性。例如，在与第一实施例和第二实施例相关联的特定特征、结构、功能或特性不相互排斥的任何情况下都可将第一实施例与第二实施例组合。
尽管结合本公开的特定实施例描述了本公开，但根据前面的描述，此类实施例的许多替代方案、修改和变型对本领域普通技术人员来说将是显而易见的。本公开的实施例旨在涵盖落入所附权利要求书的宽泛范围之内的所有此类替代方案、修改和变型。
另外，为了说明和讨论简单起见并且为了不使本公开模糊，在所呈现的附图内可以或可以不示出公知的到集成电路(IC)芯片和其他组件的功率/接地连接。进一步地，为了避免使本公开模糊，并且还考虑到关于此类框图布置的实现方式的细节很大程度上取决于将实现本公开的平台的事实，能以框图形式示出布置(即，此类细节完全应当在本领域技术人员的认知范围内)。在陈述特定细节(例如，电路)以描述本公开的示例实施例的情况下，对本领域普通技术人员应当显而易见的是，可以在没有这些特定细节或在这些特定细节的变型的情况下实施本公开。说明书因此被视为是说明性的而不是限制性的。
下列示例涉及进一步的实施例。可以在一个或多个实施例中的任何地方使用示例中的细节。本文中所描述的装置的所有任选特征也可相对于方法或过程来实现。
例如，提供了一种装置，该装置包括：第一触发器(FF)单元，具有与扫描数据路径多路复用的数据路径，其中，该第一FF单元具有由至少两个反转单元形成的记忆元件，其中，两个反转单元经由公共节点耦合在一起；以及第二FF单元，具有与扫描数据路径多路复用的数据路径，并且其中，该第二FF单元的扫描数据路径耦合至第一FF单元的公共节点。在一些实施例中，第二FF单元包括由至少两个反转单元形成的记忆元件，并且其中，两个反转单元经由该第二FF单元的公共节点耦合在一起。
在一些实施例中，装置包括第三FF单元，该第三FF单元具有与扫描数据路径多路复用的数据路径，其中，该第三FF单元的扫描数据路径独立于最小延迟缓冲器，并且其中，该第三FF单元的扫描路径耦合至第二FF单元的公共节点。在一些实施例中，该第三FF单元包括由至少两个反转单元形成的记忆元件，并且其中，两个反转单元经由该第三FF单元的公共节点耦合在一起。在一些实施例中，装置包括第四FF单元，该第四FF单元具有与扫描数据路径多路复用的数据路径，其中，该第三FF单元的扫描数据路径独立于最小延迟缓冲器，并且其中，该第四FF单元的扫描路径耦合至第三FF单元的公共节点。
在一些实施例中，装置包括时钟缓冲器，该时钟缓冲器用于向第一、第二、第三和第四FF单元提供时钟以及该时钟的互补版本。在一些实施例中，该第一、第二、第三和第四FF单元一起形成向量化四FF，并且其中，第四FF单元的输出端耦合至另一FF单元的扫描输入端。在一些实施例中，该第一、第二、第三和第四FF单元的扫描数据路径独立于最小延迟缓冲器。
在一些实施例中，第一FF单元包括具有第一记忆元件的主单元以及具有第二记忆元件的从单元，并且其中，该第一FF的记忆元件是第二记忆元件。在一些实施例中，第二记忆元件经由传送门耦合至第一记忆元件。在一些实施例中，装置包括输出驱动器，该输出驱动器耦合至传送门和第二记忆元件。
在另一示例中，提供了一种系统，该系统包括：存储器；处理器，耦合至存储器，该处理器具有向量化四触发器(FF)，该四FF具有根据以上所描述的装置的装置；以及无线接口，用于允许处理器与另一设备进行通信。
在另一示例中，提供了一种装置，该装置包括：第一触发器(FF)单元，具有与扫描数据路径多路复用的数据路径，其中，该第一FF单元具有由至少两个反转单元形成的记忆元件，并且其中，两个反转单元经由公共节点耦合在一起；第一传送门，耦合至公共节点；以及第二FF单元，具有与经由第一传送门的扫描数据路径多路复用的数据路径。在一些实施例中，第二FF单元包括由至少两个反转单元形成的记忆元件，并且其中，两个反转单元经由该第二FF单元的公共节点耦合在一起。在一些实施例中，装置包括：第二传送门，耦合至第二FF单元的公共节点；以及第三FF单元，具有与经由第二传送门的扫描数据路径多路复用的数据路径。
在一些实施例中，装置包括：第三传送门，耦合至第三FF单元的公共节点；以及第四FF单元，具有与经由第三传输门的扫描数据路径多路复用的数据路径。在一些实施例中，装置包括时钟缓冲器，该时钟缓冲器用于向第一FF单元、第二FF单元、第三FF单元和第四FF单元提供时钟以及该时钟的互补版本。在一些实施例中，该第一、第二、第三和第四FF单元一起形成向量化四FF，并且其中，第四FF单元的输出端耦合至另一FF单元的扫描输入端。在一些实施例中，该第一、第二、第三和第四FF单元的扫描数据路径独立于最小延迟缓冲器。
在另一示例中，提供了一种系统，该系统包括：存储器；处理器，耦合至存储器，该处理器具有向量化四触发器(FF)，该四FF具有根据以上所描述的装置的装置；以及无线接口，用于允许处理器与另一设备进行通信。
在另一示例中，提供了一种装置，该装置包括：四触发器(FF)，具有四个FF单元，该四个FF单元可操作以经由形成扫描数据路径的扫描多路复用器顺序地耦合，其中，该扫描数据路径独立于最小延迟缓冲器。
在一些实施例中，该四FF包括：第一触发器(FF)单元，具有与扫描数据路径多路复用的数据路径，其中，该第一FF单元具有由至少两个反转单元形成的记忆元件，其中，两个反转单元经由公共节点耦合在一起；以及第二FF单元，具有与扫描数据路径多路复用的数据路径，并且其中，该第二FF单元的扫描数据路径耦合至第一FF单元的公共节点。在一些实施例中，第二FF单元包括由至少两个反转单元形成的记忆元件，并且其中，两个反转单元经由该第二FF单元的公共节点耦合在一起。
在一些实施例中，装置包括第三FF单元，该第三FF单元具有与扫描数据路径多路复用的数据路径，其中，该第三FF单元的扫描数据路径独立于最小延迟缓冲器，并且其中，该第三FF单元的扫描路径耦合至第二FF单元的公共节点。在一些实施例中，该第三FF单元包括由至少两个反转单元形成的记忆元件，并且其中，两个反转单元经由该第三FF单元的公共节点耦合在一起。在一些实施例中，装置包括第四FF单元，该第四FF单元具有与扫描数据路径多路复用的数据路径，其中，该第三FF单元的扫描数据路径独立于最小延迟缓冲器，并且其中，该第四FF单元的扫描路径耦合至第三FF单元的公共节点。
在一些实施例中，装置包括时钟缓冲器，该时钟缓冲器用于向第一FF单元、第二FF单元、第三FF单元和第四FF单元提供时钟以及该时钟的互补版本。在一些实施例中，该第一、第二、第三和第四FF单元一起形成向量化四FF，并且其中，第四FF单元的输出端耦合至另一FF单元的扫描输入端。在一些实施例中，该第一、第二、第三和第四FF单元的扫描数据路径独立于最小延迟缓冲器。
在一些实施例中，第一FF单元包括具有第一记忆元件的主单元以及具有第二记忆元件的从单元，并且其中，该第一FF的记忆元件是第二记忆元件。在一些实施例中，第二记忆元件经由传送门耦合至第一记忆元件。在一些实施例中，装置包括输出驱动器，该输出驱动器耦合至传送门和第二记忆元件。
在一些实施例中，四FF包括：第一触发器(FF)单元，具有与扫描数据路径多路复用的数据路径，其中，该第一FF单元具有由至少两个反转单元形成的记忆元件，并且其中，两个反转单元经由公共节点耦合在一起；第一传送门，耦合至公共节点；以及第二FF单元，具有与经由第一传输门的扫描数据路径多路复用的数据路径。在一些实施例中，第二FF单元包括由至少两个反转单元形成的记忆元件，并且其中，两个反转单元经由该第二FF单元的公共节点耦合在一起。在一些实施例中，装置包括：第二传送门，耦合至第二FF单元的公共节点；以及第三FF单元，具有与经由第二传输门的扫描数据路径多路复用的数据路径。
在一些实施例中，装置包括：第三传送门，耦合至第三FF单元的公共节点；以及第四FF单元，具有与经由第三传输门的扫描数据路径多路复用的数据路径。在一些实施例中，装置包括时钟缓冲器，该时钟缓冲器用于向第一FF单元、第二FF单元、第三FF单元和第四FF单元提供时钟以及该时钟的互补版本。在一些实施例中，该第一、第二、第三和第四FF单元一起形成向量化四FF，并且其中，第四FF单元的输出端耦合至另一FF单元的扫描输入端。在一些实施例中，该第一、第二、第三和第四FF单元的扫描数据路径独立于最小延迟缓冲器。
在另一示例中，提供了一种装置，该装置包括：四触发器(FF)，具有四个FF单元，四个FF单元可操作以经由形成扫描数据路径的扫描多路复用器顺序地耦合，其中，扫描数据路径的、在第一FF单元与第二FF单元之间的部分在第一FF单元的两个反转单元的公共节点与同第二FF单元相关联的扫描多路复用器之间形成，第一FF单元和第二FF单元来自四个FF单元。在一些实施例中，第一FF单元具有与该第一FF单元的扫描数据路径多路复用的数据路径，其中，该第一FF单元具有由反转单元形成的记忆元件，其中，两个反转单元经由公共节点耦合在一起。在一些实施例中，第二FF单元具有与该第二FF单元的扫描数据路径多路复用的数据路径，并且其中，该第二FF单元的扫描数据路径耦合至第一FF单元的公共节点。
在一些实施例中，装置包括第三FF单元，该第三FF单元具有与扫描数据路径多路复用的数据路径，其中，该第三FF单元的扫描数据路径独立于最小延迟缓冲器，并且其中，该第三FF单元的扫描路径耦合至第二FF单元的公共节点。在一些实施例中，该第三FF单元包括由至少两个反转单元形成的记忆元件，并且其中，两个反转单元经由该第三FF单元的公共节点耦合在一起。在一些实施例中，装置包括第四FF单元，该第四FF单元具有与扫描数据路径多路复用的数据路径，其中，该第三FF单元的扫描数据路径独立于最小延迟缓冲器，并且其中，该第四FF单元的扫描路径耦合至第三FF单元的公共节点。
在一些实施例中，装置包括时钟缓冲器，该时钟缓冲器用于向第一FF单元、第二FF单元、第三FF单元和第四FF单元提供时钟以及该时钟的互补版本。在一些实施例中，该第一、第二、第三和第四FF单元一起形成向量化四FF，并且其中，第四FF单元的输出端耦合至另一FF单元的扫描输入端。在一些实施例中，该第一、第二、第三和第四FF单元的扫描数据路径独立于最小延迟缓冲器。
在一些实施例中，第一FF单元包括具有第一记忆元件的主单元以及具有第二记忆元件的从单元，并且其中，该第一FF的记忆元件是第二记忆元件。在一些实施例中，第二记忆元件经由传送门耦合至第一记忆元件。在一些实施例中，装置包括输出驱动器，该输出驱动器耦合至传送门和第二记忆元件。
提供了将允许读者弄清本技术公开的本质和主旨的摘要。应当理解，摘要将不用来限制权利要求的范围或含义。所附的权利要求由此被结合到具体实施方式中，每一项权利要求本身作为单独的实施例。

Claims (25)

1.一种用于锁存数据的装置，所述装置包括：
第一触发器(FF)单元，具有与扫描数据路径多路复用的数据路径，其中，所述第一FF单元具有由至少两个反转单元形成的记忆元件，其中，所述两个反转单元经由公共节点耦合在一起；以及
第二FF单元，具有与扫描数据路径多路复用的数据路径，并且其中，所述第二FF单元的扫描数据路径耦合至所述第一FF单元的公共节点。
2.如权利要求1所述的装置，其中，所述第二FF单元包括由至少两个反转单元形成的记忆元件，并且其中，所述两个反转单元经由所述第二FF单元的公共节点耦合在一起。
3.如权利要求2所述的装置，包括第三FF单元，所述第三FF单元具有与扫描数据路径多路复用的数据路径，其中，所述第三FF单元的扫描数据路径独立于最小延迟缓冲器，并且其中，所述第三FF单元的扫描数据路径耦合至所述第二FF单元的公共节点。
4.如权利要求3所述的装置，其中，所述第三FF单元包括由至少两个反转单元形成的记忆元件，并且其中，所述两个反转单元经由所述第三FF单元的公共节点耦合在一起。
5.如权利要求4所述的装置，包括第四FF单元，所述第四FF单元具有与扫描数据路径多路复用的数据路径，其中，所述第三FF单元的扫描数据路径独立于最小延迟缓冲器，并且其中，所述第四FF单元的扫描数据路径耦合至所述第三FF单元的公共节点。
6.如权利要求5所述的装置，包括时钟缓冲器，所述时钟缓冲器用于向所述第一FF单元、所述第二FF单元、所述第三FF单元和所述第四FF单元提供时钟以及所述时钟的互补版本。
7.如权利要求5所述的装置，其中，所述第一FF单元、所述第二FF单元、所述第三FF单元和所述第四FF单元一起形成向量化四FF，并且其中，所述第四FF单元的输出端耦合至另一FF单元的扫描输入端。
8.如权利要求5所述的装置，其中，所述第一FF单元、所述第二FF单元、所述第三FF单元和所述第四FF单元的扫描数据路径独立于最小延迟缓冲器。
9.如权利要求2至8中任一项所述的装置，其中，所述第一FF单元包括具有第一记忆元件的主单元以及具有第二记忆元件的从单元，并且其中，所述第一FF的记忆元件是所述第二记忆元件。
10.如权利要求9所述的装置，其中，所述第二记忆元件经由传送门耦合至所述第一记忆元件。
11.如权利要求10所述的装置，包括输出驱动器，所述输出驱动器耦合至所述传送门和所述第二记忆元件。
12.一种用于锁存数据的装置，所述装置包括：
第一触发器(FF)单元，具有与扫描数据路径多路复用的数据路径；其中，所述第一FF单元具有由至少两个反转单元形成的记忆元件，并且其中，所述两个反转单元经由公共节点耦合在一起；
第一传送门，耦合至所述公共节点；以及
第二FF单元，具有与经由所述第一传送门的扫描数据路径多路复用的数据路径。
13.如权利要求12所述的装置，其中，所述第二FF单元包括由至少两个反转单元形成的记忆元件，并且其中，所述两个反转单元经由所述第二FF单元的公共节点耦合在一起。
14.如权利要求13所述的装置，包括：
第二传送门，耦合至所述第二FF单元的公共节点；以及
第三FF单元，具有与经由所述第二传送门的扫描数据路径多路复用的数据路径。
15.如权利要求14所述的装置，包括：
第三传送门，耦合至所述第三FF单元的公共节点；以及
第四FF单元，具有与经由所述第三传送门的扫描数据路径多路复用的数据路径。
16.如权利要求15所述的装置，包括时钟缓冲器，所述时钟缓冲器用于向所述第一FF单元、所述第二FF单元、所述第三FF单元和所述第四FF单元提供时钟以及所述时钟的互补版本。
17.如权利要求16所述的装置，其中，所述第一FF单元、所述第二FF单元、所述第三FF单元和所述第四FF单元一起形成向量化四FF，并且其中，所述第四FF单元的输出端耦合至另一FF单元的扫描输入端。
18.如权利要求15所述的装置，其中，所述第一FF单元、所述第二FF单元、所述第三FF单元和所述第四FF单元的扫描数据路径独立于最小延迟缓冲器。
19.一种用于锁存数据的系统，包括：
存储器；
处理器，耦合至所述存储器，所述处理器包括向量化四触发器(FF)，所述四FF具有如权利要求1至11中任一项所述的装置；以及
无线接口，用于允许所述处理器与另一设备进行通信。
20.一种用于锁存数据的系统，包括：
存储器；
处理器，耦合至所述存储器，所述处理器包括向量化四触发器(FF)，所述四FF具有如权利要求12至18中任一项所述的装置；以及
无线接口，用于允许所述处理器与另一设备进行通信。
21.一种用于锁存数据的装置，所述装置包括：
四触发器(FF)，具有四个FF单元，所述四个FF单元能操作以经由形成扫描数据路径的扫描多路复用器顺序地耦合，其中，所述扫描数据路径独立于最小延迟缓冲器，其中所述四个FF单元包括第一FF单元和第二FF单元，其中所述第一FF单元包括至少两个反转单元，其中所述两个反转单元经由公共节点耦合在一起，并且其中所述第二FF单元的扫描数据路径耦合至所述第一FF单元的公共节点。
22.一种用于锁存数据的装置，所述装置包括：
四触发器(FF)，具有四个FF单元，所述四个FF单元能操作以经由形成扫描数据路径的扫描多路复用器顺序地耦合，其中，所述扫描数据路径独立于最小延迟缓冲器，其中，所述四FF包括如权利要求1至11中任一项所述的装置，或者其中，所述四FF包括如权利要求12至18中任一项所述的装置。
23.一种用于锁存数据的装置，所述装置包括：
四触发器(FF)，具有四个FF单元，所述四个FF单元能操作以经由形成扫描数据路径的扫描多路复用器顺序地耦合，其中，所述扫描数据路径的、在第一FF单元与第二FF单元之间的部分在所述第一FF单元的两个反转单元的公共节点与同所述第二FF单元相关联的扫描多路复用器之间形成，所述第一FF单元和所述第二FF单元来自所述四个FF单元。
24.如权利要求23所述的装置，其中，所述第一FF具有与所述第一FF单元的扫描数据路径多路复用的数据路径；其中，所述第一FF单元具有由所述反转单元形成的记忆元件；其中，所述两个反转单元经由所述公共节点耦合在一起；其中，所述第二FF单元具有与所述第二FF单元的扫描数据路径多路复用的数据路径；并且其中，所述第二FF单元的扫描数据路径耦合至所述第一FF单元的公共节点。
25.如权利要求24所述的装置，所述装置如权利要求2至11中任一项所述。
CN201780028958.3A 2016-06-09 2017-04-18 向量化触发器 Active CN109075776B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/178,294 2016-06-09
US15/178,294 US10498314B2 (en) 2016-06-09 2016-06-09 Vectored flip-flop
PCT/US2017/028146 WO2017213754A1 (en) 2016-06-09 2017-04-18 Vectored flip-flop

Publications (2)

Publication Number Publication Date
CN109075776A CN109075776A (zh) 2018-12-21
CN109075776B true CN109075776B (zh) 2024-03-01

Family

ID=60574128

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780028958.3A Active CN109075776B (zh) 2016-06-09 2017-04-18 向量化触发器

Country Status (4)

Country Link
US (3) US10498314B2 (zh)
EP (1) EP3469710A4 (zh)
CN (1) CN109075776B (zh)
WO (1) WO2017213754A1 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107623509B (zh) * 2016-07-14 2023-06-20 三星电子株式会社 包括三态反相器的触发器
JP7116731B2 (ja) * 2017-09-11 2022-08-10 ソニーセミコンダクタソリューションズ株式会社 半導体集積回路
US10473718B2 (en) 2017-12-18 2019-11-12 Intel Corporation Multibit vectored sequential with scan
US11386254B2 (en) * 2018-12-13 2022-07-12 Samsung Electronics Co., Ltd. Semiconductor circuit and semiconductor circuit layout system
US11558040B2 (en) * 2019-09-30 2023-01-17 Taiwan Semiconductor Manufacturing Campus, Ltd. Low hold multi-bit flip-flop
CN112583382A (zh) 2019-09-30 2021-03-30 台湾积体电路制造股份有限公司 正反器
US11791819B2 (en) * 2019-12-26 2023-10-17 Intel Corporation Low power flip-flop with reduced parasitic capacitance
US11398814B2 (en) * 2020-03-09 2022-07-26 Intel Corporation Low-power single-edge triggered flip-flop, and time borrowing internally stitched flip-flop
US20240283435A1 (en) * 2023-02-17 2024-08-22 Meta Platforms Technologies, Llc Scan Flip Flop

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5717700A (en) * 1995-12-04 1998-02-10 Motorola, Inc. Method for creating a high speed scan-interconnected set of flip-flop elements in an integrated circuit to enable faster scan-based testing
US5719878A (en) * 1995-12-04 1998-02-17 Motorola Inc. Scannable storage cell and method of operation
CN101720527A (zh) * 2007-05-15 2010-06-02 Ati技术无限责任公司 用作扫描输入的具有内部延迟的扫描触发器
US8484523B2 (en) * 2010-03-23 2013-07-09 Freescale Semiconductor, Inc. Sequential digital circuitry with test scan

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000067378A1 (en) * 1999-04-30 2000-11-09 Lockheed Martin Corporation Method and apparatus for a single event upset (seu) tolerant clock splitter
EP1404019A1 (en) 2002-09-30 2004-03-31 STMicroelectronics Limited Programmable input/output block
US20040119496A1 (en) 2002-12-23 2004-06-24 Infineon Technologies North America Corp. Implementation of multiple flip flops as a standard cell using novel clock generation scheme
JP2006339948A (ja) * 2005-06-01 2006-12-14 Renesas Technology Corp パルスラッチ回路及び半導体集積回路
US7253666B2 (en) 2005-08-31 2007-08-07 Elite Semiconductor Memory Technology Inc. Clock frequency divider circuit and method of dividing clock frequency
JP2009288056A (ja) * 2008-05-29 2009-12-10 Toshiba Corp スキャン出力信号遮断機能付きスキャンフリップフロップ
KR101629249B1 (ko) 2009-06-09 2016-06-22 삼성전자주식회사 스캔 플립플롭 회로 및 스캔 테스트 회로
US8525565B2 (en) * 2009-06-09 2013-09-03 Texas Instruments Incorporated Family of multiplexer/flip-flops with enhanced testability
US8332698B2 (en) * 2010-05-21 2012-12-11 Apple Inc. Scan latch with phase-free scan enable
CN103576082B (zh) 2012-08-06 2018-01-12 恩智浦美国有限公司 低功率扫描触发器单元
WO2014200461A1 (en) 2013-06-10 2014-12-18 Intel Corporation Low power high frequency digital pulse frequency modulator
US9529411B2 (en) 2014-06-13 2016-12-27 Texas Instruments Incorporated Power-saving mode for USB power delivery sourcing device
CN204129667U (zh) 2014-09-01 2015-01-28 特通科技有限公司 具有无线通信功能的键盘
CN105445653B (zh) * 2014-09-29 2019-11-08 恩智浦美国有限公司 具有低功耗扫描触发器的集成电路
US9753086B2 (en) * 2014-10-02 2017-09-05 Samsung Electronics Co., Ltd. Scan flip-flop and scan test circuit including the same
US9455691B2 (en) 2014-10-17 2016-09-27 Freescale Semiconductor, Inc. Flip-flop cell with configurable delay
US9985612B2 (en) * 2016-08-24 2018-05-29 Intel Corporation Time borrowing flip-flop with clock gating scan multiplexer
US9859876B1 (en) * 2016-08-25 2018-01-02 Intel Corporation Shared keeper and footer flip-flop

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5717700A (en) * 1995-12-04 1998-02-10 Motorola, Inc. Method for creating a high speed scan-interconnected set of flip-flop elements in an integrated circuit to enable faster scan-based testing
US5719878A (en) * 1995-12-04 1998-02-17 Motorola Inc. Scannable storage cell and method of operation
CN101720527A (zh) * 2007-05-15 2010-06-02 Ati技术无限责任公司 用作扫描输入的具有内部延迟的扫描触发器
US8484523B2 (en) * 2010-03-23 2013-07-09 Freescale Semiconductor, Inc. Sequential digital circuitry with test scan

Also Published As

Publication number Publication date
US20200144995A1 (en) 2020-05-07
US20210119616A1 (en) 2021-04-22
US10498314B2 (en) 2019-12-03
CN109075776A (zh) 2018-12-21
EP3469710A4 (en) 2020-06-10
US20170359054A1 (en) 2017-12-14
US10862462B2 (en) 2020-12-08
EP3469710A1 (en) 2019-04-17
WO2017213754A1 (en) 2017-12-14

Similar Documents

Publication Publication Date Title
CN109075776B (zh) 向量化触发器
US9397641B2 (en) Apparatus and method for low power fully-interruptible latches and master-slave flip-flops
US10193536B2 (en) Shared keeper and footer flip-flop
US10177765B2 (en) Integrated clock gate circuit with embedded NOR
US10382019B2 (en) Time borrowing flip-flop with clock gating scan multiplexer
US11442103B2 (en) Multibit vectored sequential with scan
US10491217B2 (en) Low-power clock gate circuit
US11489526B2 (en) Current steering level-shifter
US11386254B2 (en) Semiconductor circuit and semiconductor circuit layout system
US10418975B2 (en) Low clock supply voltage interruptible sequential
US11398814B2 (en) Low-power single-edge triggered flip-flop, and time borrowing internally stitched flip-flop
US11791819B2 (en) Low power flip-flop with reduced parasitic capacitance
US10374584B1 (en) Low power retention flip-flop with level-sensitive scan circuitry

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant