KR20060034976A - 백색 발광 다이오드 및 그 제조방법 - Google Patents

백색 발광 다이오드 및 그 제조방법 Download PDF

Info

Publication number
KR20060034976A
KR20060034976A KR1020040084032A KR20040084032A KR20060034976A KR 20060034976 A KR20060034976 A KR 20060034976A KR 1020040084032 A KR1020040084032 A KR 1020040084032A KR 20040084032 A KR20040084032 A KR 20040084032A KR 20060034976 A KR20060034976 A KR 20060034976A
Authority
KR
South Korea
Prior art keywords
epoxy
phosphor
mold
light emitting
white light
Prior art date
Application number
KR1020040084032A
Other languages
English (en)
Other versions
KR100666222B1 (ko
Inventor
최유나
Original Assignee
알티전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 알티전자 주식회사 filed Critical 알티전자 주식회사
Priority to KR1020040084032A priority Critical patent/KR100666222B1/ko
Publication of KR20060034976A publication Critical patent/KR20060034976A/ko
Application granted granted Critical
Publication of KR100666222B1 publication Critical patent/KR100666222B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Led Device Packages (AREA)

Abstract

본 발명은 백색 발광 다이오드 및 그 제조 방법에 관한 것으로서, 보다 상세하게는 인쇄회로기판(Printed Circuit Board, 이하 PCB)(1)이나 리드 프레임(Lead Frame)(7)에 BLUE LED(또는 UV LED) 칩(Chip)(2)을 전도성 재질로 Wire bump(3)를 형성한 후, BLUE LED(또는 UV LED)를 플립칩(Flip Chip)으로 칩패드(Chip pad)와 와이어 범프(Wire bump)를 초음파 열압착으로 연결하고, 액상 에폭시 수지에 형광체를 혼합하여 인젝션 몰드(Injection Mold)(4)를 하여 경화시킨 패키지(Package)내에서 BLUE LED(또는 UV LED)에서 방출되는 BLUE (또는 ULTRAVIOLET) LIGHT에 의해 형광체가 여기되어 파장변환을 하여 빛의 혼합색이 백색을 발광하게 하는 초소형 플립칩 백색 발광 다이오드 패키지 및 그 제조방법에 관한 것이다.
플립칩, 백색 발광 다이오드, 인젝션 몰드

Description

백색 발광 다이오드 및 그 제조방법{White LED and method for producing the same}
도 1 및 2은 종래의 와이어 본딩 후 액상, 고상 에폭시로 트랜스퍼 몰드한 SMD Type 백색 LED의 단면도
도 3는 종래의 와이어 본딩 후 사출물에 디스펜싱(또는 스크린프린트)하여 몰딩한 SMD Type 백색 LED의 단면도
도 4는 종래의 Lead Frame을 캐스팅(Casting) 몰드한 Lamp Type 백색 LED의 단면도
도 5는 본 발명의 바라직한 실시예에 따른 초소형 플립칩 백색 발광 다이오드의 단면도.
도 6은 본 발명의 바라직한 실시예에 따른 초소형 플립칩 백색 발광 다이오드의 제조 방법을 나타낸 순서도.
본 발명은 플립칩(Flip Chip) 에테치(Attach)된 발광 다이오드(LED)에 형광체로 혼합된 액상 에폭시 수지로 인젝션 몰드(Injection Mold)하여 빛을 파장 변환시켜 백색을 발광하게 하는 초소형 백색 발광 다이오드 및 그 제조 방법에 관한 것이다.
도 1 내지 도 5를 참조하여 설명하면, 종래의 백색광을 발광하는 다이오드를 제조하기 위해서는 PCB또는 리드프레임과 청색 발광 다이오드(또는 자외선 발광 다이오드)를 전도성 와이어(Wire)(5)로 본딩(Bonding)한 후; 형광체가 혼합된 액상 또는 고체 에폭시 수지로 몰딩하여 봉입하는 방법으로 백색 발광 다이오드를 제조하였다. 이의 봉입 방법으로는 형광체를 고체 에폭시 파우더와 혼합하여 타블렛(Tablet)으로 압축한 후 프레스 금형에 삽입하여 트랜스퍼 몰딩 성형을 하는 방식(도 2)과, 형광체와 액상 에폭시를 혼합하여 트랜스퍼 몰드 공법에 형광체 혼합 타블렛 대신 액상 에폭시를 프레스 금형에 주입하여 트랜스퍼 몰딩 성형을 하는 방식(도 2 및 도 3)과, 일정한 형상을 갖는 플라스틱 재질(PPA, PC 등)의 사출물에 형광체와 액상 에폭시(또는 실리콘 등)와의 혼합물을 디스펜싱(Dispesnsing 또는 스크린프린트)하여 몰드하는 방식(도 4)과, 리드프레임 컵에 형광체와 액상 에폭시(또는 실리콘)와의 혼합물을 디스펜서로 포팅(Potting)하여 액상 에폭시를 채운 몰드컵에 디핑(Dipping)하여 몰드하는 방식(도 5) 등의 다양한 형태의 제조방법이 있 다.
상기 PCB이나 리드 프레임에 BLUE LED(또는 UV LED)를 전도성 와이어(Wire)로 본딩(Bonding)하여 형광체를 혼합한 에폭시로 트랜스퍼 몰딩을 하는 발광 다이오드 제조 방법(도 2,3)은 패키지 크기를 최소화 하기 위해 발광원인 칩의 위치가 한 쪽으로 치우치게 어테치(Attach)한 후 와이어 본딩(Wire Bonding)을 하여 발광원과 에폭시 두께의 위치 차이로 인해 보는 각도 마다 색편차가 발생하여 균일한 백색광을 내지 못하는 단점이 있다.
이러한 단점을 보완하기 위해 칩을 패키지 정중앙(Center)에 어테치(Attach)하여 와이어 본딩을 할 때는 패키지 크기에 제한이 있으며 와이어의 길이가 짧아져 와이어 본딩 신뢰성이 낮아지는 단점이 있고, 성형 시에는 금형 구조 상 컬(Curl)부분과 런너(Runner) 부위에 에폭시 원자재가 남아 고가의 형광체 및 에폭시 몰드 컴파운드(또는 액상 에폭시)의 자재 폐기율이 80％를 넘는 문제점이 있으며, 상기 디스펜싱하는 몰드 방식(도 4,5)은 균일한 백색광을 발광시키기 위해서는 형광체와 에폭시의 혼합비율과 몰드액의 두께가 매우 중요한 변수로 작용하므로 몰드 시 주입되는 형광체 혼합액이 항상 동일한 양으로 정량 주입하는 것이 중요한데 에폭시 주입 시 디스펜서 바늘의 표면장력과 시간에 따른 혼합액의 점도 변화 등에 의해 주입량의 편차가 필연적으로 발생하게 되며 또한, 컵 표면에 표면장력으로 인해 몰드액의 높이 편차가 발생하게 된다. 이러한 미세한 주입양의 편차와 몰드액 높이 편차는 균일한 백색광을 발광시키지 못하고 색상의 편차를 발생하게 되어 색편차로 인한 불량률이 20％이상이며, 컵을 형성할 수 있는 커다란 패키지 제작 시에 적용 하는 방법으로 소형 소자 제조에 한계가 있다.
따라서 본 발명은 상기의 제반 문제점을 해결하기 위하여 안출한 백색 발광 다이오드에 관한 것으로서, 본 발명은 인쇄회로기판(Printed Circuit Board, 이하 PCB)이나 리드 프레임(Lead Frame)에 BLUE LED(또는 UV LED)를 플립칩(Flip Chip)으로 초음파 열압착하여 전기적으로 연결하고 액상 에폭시 수지를 금형에 주입하는 인젝션 몰드(Injection Mold)로 성형한 후 다이싱(Dicing,또는 트림과 포밍,Trimming & Formming)하여 개별 제품으로 잘라낸 SMD Type LED의 제조 방법에 있어서; 상기 PCB나 리드 프레임의 정중앙(Center)에 플립칩(Flip Chip)으로 칩패드(Chip pad)와 와이어 범프(Wire Bump)를 초음파 열압착하여 연결하여 방열성이 좋으며, 기존의 칩(Chip)을 PCB(또는 리드프레임)에 어테치(Attach)하는데 이용한 어드헤시브 패이스트(Adhesive paste)에 의한 광흡수를 방지하고 기판으로 방사된 빛의 반사율을 높여 광효율을 향상시키며, 칩(Chip)으로부터 상면(Top surface), 측면(Side surface)까지의 두께가 일정한 에폭시 수지로 봉입되게 설계된 금형에 형광체를 일정 비율로 혼합한 액상 에폭시 수지를 디스펜서로 인젝션 몰딩하여 발광원(칩)으로부터의 에폭시 표면까지의 두께를 동일하게 하여 보는 각도 마다 색편차가 발생되지 않아 균일한 백색광을 방출하는 발광다이오드를 제공하는데 있으며, 와이어 본딩(Wire Bonding)에 필요한 공간을 할애할 필요가 없으므로 패키지 크기를 면적대비 1/4크기로 초소형화 할 수 있어 LED의 원부자재 중 칩을 제외하고 50% 이상의 자재비에 해당하는 PCB 또는 리드프레임의 자재비용의 원가를 절감할 수 있는 초소형 백색 발광 다이오드 및 이의 제조 방법을 제공하는데 그 목적이 있다.
상술한 목적을 달성하기 위하여 본 발명의 일 측면에 따르면 백색 발광 다이오드 제조방법을 제공할 수 있다.
바람직한 실시예에 의할 때, 상기 백색 발광 다이오드 제조 방법은 (a) 기판부에 전기적 회로 패턴으로 형성된 전극 단자부 상에 전도성 재질의 와이어로 와이어 범프를 형성하는 단계; (b) LED 칩을 픽업(Pick up)하여 상기 와이어 범프의 위치에 상기 전극 단자부와 상기 와이어 범프를 초음파 열압착하는 단계; (c) 형광체와 액상 에폭시를 혼합하여 생성된 형광체 혼합 에폭시를 디스펜서에 장착하는 단계; (d) 이형제를 도포한 금형에 상기 기판부를 실장하고 몰드 프레스에 장착하여 미리 설정된 조건에서 압력을 가하는 단계; (e) 상기 금형의 에폭시 주입구로 형광체 혼합 에폭시를 디스펜서의 일정한 압력 조건하에서 주입하는 단계; (f) 상기 형광체 혼합 에폭시를 미리 설정된 경화조건에서 경화시키는 단계; (g) 상기 몰드 프레스에서 상기 금형을 분리하여, 경화된 형광체 혼합 에폭시가 몰딩된 기판부를 미리 설정된 크기로 다이싱하는 단계를 포함할 수 있다.
여기서, 상기 (a) 단계는 상기 전극 단자부의 랜드 또는 리드 및 상기 LED 칩의 전극 패드(Electrode Pad)에 미리 설정된 크기로 와이어 범프를 형성하는 단계를 포함하며, 상기 (c) 단계는 상기 액상 에폭시의 주제와 경화제를 소정의 혼합 비율로 혼합 후, 상기 에폭시 양의 3 내지 70 wt%의 비율로 상기 형광체를 혼합하여, 상기 형광체 혼합 에폭시를 생성하는 단계; 및 상기 형광체 혼합 에폭시를 교반한 다음, 탈포 과정을 거쳐 디스펜서용 실린지(Syringe)에 넣고 상기 디스펜서에 장착하는 단계를 포함할 수 있다.
그리고 상기 (d) 단계는 100℃내지 200℃사이의 온도조건에서 20분 정도로 상기 형광체 혼합 에폭시를 예열한 후, 상기 금형에 0~250kgf/cm2의 압력으로 압력을 가하는 것을 특징으로 하며, 상기 (e) 단계는 0.0001~1MPa의 압력과 1~100초의 시간으로 상기 형광체 혼합 에폭시를 주입하는 것을 특징으로 한다.
또한, 상기 (f) 단계는 온도 90℃~200℃에서 10분~6시간사이의 조건으로 상기 형광체 혼합 에폭시를 경화시키는 것을 특징으로 하며, 상기 (g) 단계는 선택적으로 상기 형광체 혼합 에폭시에 대한 2차 경화를 실시하는 단계를 더 포함하는 것을 특징으로 한다.
상술한 목적을 달성하기 위하여 본 발명의 다른 측면에 따르면 백색 발광 다이오드 장치를 제공할 수 있다.
바람직한 실시예에 따를 때, 상기 백색 발광 다이오드는 전도성 재질의 와이어로 와이어 범프가 형성된 전극 단자부를 전기적 회로 패턴으로 구비하고 있는 기판부; 상기 와이어 범프의 위치에 상기 전극 단자부와 상기 와이어 범프를 초음파 열압착하여 픽업(Pick up)된 LED 칩; 및 상기 LED 칩를 포함하는 기판부에 상에 몰딩된 형광체 혼합 에폭시를 포함하며, 상기 형광체 혼합 에폭시는 (a) 형광체와 액 상 에폭시를 혼합하여 생성된 형광체 혼합 에폭시를 디스펜서에 장착하는 단계; (b) 이형제를 도포한 금형에 상기 기판부를 실장하고 몰드 프레스에 장착하여 미리 설정된 조건에서 압력을 가하는 단계; (c) 상기 금형의 에폭시 주입구로 형광체 혼합 에폭시를 디스펜서의 일정한 압력 조건하에서 주입하는 단계; (d) 상기 형광체 혼합 에폭시를 미리 설정된 경화조건에서 경화시키는 단계; (e) 상기 몰드 프레스에서 상기 금형을 분리하여, 경화된 형광체 혼합 에폭시기 몰딩된 기판부를 미리 설정된 크기로 다이싱하는 단계를 포함할 수 있다.
여기서, 상기 (a) 단계는 상기 액상 에폭시의 주제와 경화제를 소정의 혼합 비율로 혼합 후, 상기 에폭시 양의 3 내지 70 wt%의 비율로 상기 형광체를 혼합하여, 상기 형광체 혼합 에폭시를 생성하는 단계; 및 상기 형광체 혼합 에폭시를 교반한 다음, 탈포 과정을 거쳐 디스펜서용 실린지(Syringe)에 넣고 상기 디스펜서에 장착하는 단계를 포함할 수 있다.
이하 본 발명에 따른 백색 발광 다이오드 및 그 제조 방법을 의 구성을 첨부 도면을 참조하여 상세하게 설명하기로 하며, 이하, 첨부 도면을 참조하여 설명함에 있어 도면 부호에 상관없이 동일하거나 대응하는 구성 요소는 동일한 참조번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
도 5는 본 발명의 바라직한 실시예에 따른 초소형 플립칩 백색 발광 다이오드의 단면도이고, 도 6은 본 발명의 바라직한 실시예에 따른 초소형 플립칩 백색 발광 다이오드의 제조 방법을 나타낸 순서도이다.
본 발명에 따른 제조 공정은 플립칩 공정과 몰딩 공정으로 크게 구분할 수 있다, 이하, 도 5 내지 도 6을 참조하여 설명하며, 먼저, 본 발명에 따른 백색 발광 다이오드의 플립칩 공정방법은 다음과 같다. PCB(또는 리드프레임)의 정중앙에 대향 배치되게 전기적 회로로 패턴이 형성된 양극단자부(8)의 랜드(또는 리드)와 음극단자부(9)의 랜드(또는 리드)에 전도성 재질의 와이어로 칩의 전극 패드(Electrode Pad)의 크기 대비 일정 비율의 크기로 와이어 범프(Wire bump)를 형성하는 단계(200); 및 BLUE LED(또는 UV LED) 칩(Chip)을 픽업(Pick up)하여 와이어 범프의 위치에 칩의 전극 패드(Electrode Pad)과 와이어 범프를 초음파 열압착하는 단계(300)를 수행한다.
이후, 본 발명에 따른 백색 발광 다이오드의 몰딩 공정을 수행한다. 상기 몰딩 공정은 형광체와 액상 에폭시를 일정 비율로 혼합하여 바람직하게는 액상 에폭시의 주제와 경화제를 적정 혼합 비율로 혼합 후 형광체를 혼합된 에폭시량의 3 내지 70wt%의 비율로 잘 혼합하여 교반한 다음에 탈포 과정을 거쳐 디스펜서용 실린지(Syringe)에 넣고 디스펜서에 장착하는 단계(400); 이형제를 도포한 금형에 PCB(또는 리드프레임)를 실장하고 몰드 프레스에 장착하여 일정한 온도조건, 예를 들면 온도 100℃내지 200℃사이의 온도로 일정 시간, 예를 들면 20분 정도로 예열한 후 금형에 일정 압력, 예를 들면 0~250kgf/cm2의 압력을 가하는 단계(500); 금형의 에폭시 주입구로 형광체 혼합 에폭시를 디스펜서의 일정한 압력, 예를 들면 0.0001~1MPa의 압력과 일정한 시간, 예를 들면 1~100초의 시간으로 설정하여 주입 하는 단계(600); 형광체 혼합 에폭시 경화조건, 예를 들면 온도 90℃~200℃에서 10분~6시간사이의 조건으로 경화시키는 단계(700); 프레스에서 금형을 분리해내어 경화된 자재를 금형에서 분리시키는 단계(800); 및 형광체 혼합 에폭시 경화조건에 따라 선택적으로 2차 경화를 실시(900)한 후 제품을 원하는 크기로 다이싱(Dicing, 또는 트림과 폼, Trimmin & Formming)(1000)하는 방법을 적용하여 광학적ㅇ전기적 테스트를 하면 색편차가 없는 초소형 플립칩 백색 발광 다이오드를 제조할 수 있다.
본 발명의 기술 사상이 상술한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이지 그 제한을 위한 것이 아니며, 본 발명의 기술분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
이상에서 상술한 바와 같이 본 발명에 따른 백색 발광 다이오드 및 그 제조방법은 와이어 본딩(Wire Bonding)에 필요한 공간을 할애할 필요가 없으므로 패키지 크기를 면적대비 1/4로 초소형화 할 수 있어 경박단소화를 선호하는 시장의 동향에 부응하며, LED의 원부자재 중 칩을 제외하고 50%이상의 자재비용에 해당하는 인쇄회로기판(PCB 또는 리드프레임)의 자재비용의 원가를 절감할 수 있는 효과가 있다.
또한, 본 발명은 동작 시 발생하는 열을 도전성 와이어로 PCB(또는 리드프레임)의 양극전극의 랜드부와 음극전극의 랜드부로 분산할 수 있어 방열성이 좋아 열화율을 저하시키며, 어드해시브 패이스트(Adhesive paste)(6)로의 광흡수를 방지하고 반사율이 높은 PCB 금속층이 칩의 엑티브 영역(발광영역) 하단에 위치해서 광효율을 향상시킬 수 있는 효과도 있다.
또한, 본 발명은 소형 금형에 낮은 프레스(PRESS) 압력으로 성형을 하므로 저렴한 금형 비용과 에폭시 원자재의 이용율이 80%를 넘으며, 발광원으로부터 에폭시 표면까지의 두께를 동일하게 하도록 구성함으로써, 보는 각도에 따라 색편차가 발생하는 문제점을 해결하고, 균일한 백색광을 방출하는 초소형 백색 발광 다이오드를 제조할 수 있는 효과도 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술분야에서 통상의 지식을 가진 자라면 하기의 특허청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (10)

  1. 백색 발광 다이오드 제조 방법에 있어서,
    (a) 기판부에 전기적 회로 패턴으로 형성된 전극 단자부 상에 전도성 재질의 와이어로 와이어 범프를 형성하는 단계;
    (b) LED 칩을 픽업(Pick up)하여 상기 와이어 범프의 위치에 상기 전극 단자부와 상기 와이어 범프를 초음파 열압착하는 단계;
    (c) 형광체와 액상 에폭시를 혼합하여 생성된 형광체 혼합 에폭시를 디스펜서에 장착하는 단계;
    (d) 이형제를 도포한 금형에 상기 기판부를 실장하고 몰드 프레스에 장착하여 미리 설정된 조건에서 압력을 가하는 단계;
    (e) 상기 금형의 에폭시 주입구로 형광체 혼합 에폭시를 디스펜서의 일정한 압력 조건하에서 주입하는 단계;
    (f) 상기 형광체 혼합 에폭시를 미리 설정된 경화조건에서 경화시키는 단계;
    (g) 상기 몰드 프레스에서 상기 금형을 분리하여, 경화된 형광체 혼합 에폭시가 몰딩된 기판부를 미리 설정된 크기로 다이싱하는 단계;
    를 포함하며, 색편차가 없는 백색 발광 다이오드 제조 방법.
  2. 제1항에 있어서,
    상기 (a) 단계는
    상기 전극 단자부의 랜드 또는 리드 및 상기 LED 칩의 전극 패드(Electrode Pad)에 미리 설정된 크기로 와이어 범프를 형성하는 것을 특징으로 하는 백색 발광 다이오드 제조 방법.
  3. 제1항에 있어서,
    상기 (c) 단계는
    상기 액상 에폭시의 주제와 경화제를 소정의 혼합 비율로 혼합 후, 상기 에폭시 양의 3 내지 70 wt%의 비율로 상기 형광체를 혼합하여, 상기 형광체 혼합 에폭시를 생성하는 단계; 및
    상기 형광체 혼합 에폭시를 교반한 다음, 탈포 과정을 거쳐 디스펜서용 실린지(Syringe)에 넣고 상기 디스펜서에 장착하는 단계;
    를 포함하는 것을 특징으로 하는 백색 발광 다이오드 제조 방법.
  4. 제1항에 있어서,
    상기 (d) 단계는
    100℃내지 200℃사이의 온도조건에서 일정시간 상기 형광체 혼합 에폭시를 예열한 후, 상기 금형에 0~250kgf/cm2의 압력으로 압력을 가하는 것을 특징으로 하는 백색 발광 다이오드 제조 방법.
  5. 제1항에 있어서,
    상기 (e) 단계는
    0.0001~1MPa의 압력과 1~100초의 시간으로 상기 형광체 혼합 에폭시를 주입하는 것을 특징으로 하는 백색 발광 다이오드 제조 방법.
  6. 제1항에 있어서,
    상기 (f) 단계는
    온도 90℃~200℃에서 10분~6시간사이의 조건으로 상기 형광체 혼합 에폭시를 경화시키는 것을 특징으로 하는 백색 발광 다이오드 제조 방법.
  7. 제1항에 있어서,
    상기 (g) 단계는
    선택적으로 상기 형광체 혼합 에폭시에 대한 2차 경화를 실시하는 단계를 더 포함하는 것을 특징으로 백색 발광 다이오드 제조 방법.
  8. 백색 발광 다이오드에 있어서,
    전도성 재질의 와이어로 와이어 범프가 형성된 전극 단자부를 전기적 회로 패턴으로 구비하고 있는 기판부;
    상기 와이어 범프의 위치에 상기 전극 단자부와 상기 와이어 범프를 초음파 열압착하여 픽업(Pick up)된 LED 칩; 및
    상기 LED 칩를 포함하는 기판부 상에 몰딩된 형광체 혼합 에폭시를 포함하며, 상기 형광체 혼합 에폭시는
    (a) 형광체와 액상 에폭시를 혼합하여 생성된 형광체 혼합 에폭시를 디스펜서에 장착하는 단계;
    (b) 이형제를 도포한 금형에 상기 기판부를 실장하고 몰드 프레스에 장착하여 미리 설정된 조건에서 압력을 가하는 단계;
    (c) 상기 금형의 에폭시 주입구로 형광체 혼합 에폭시를 디스펜서의 일정한 압력 조건하에서 주입하는 단계;
    (d) 상기 형광체 혼합 에폭시를 미리 설정된 경화조건에서 경화시키는 단계;
    (e) 상기 몰드 프레스에서 상기 금형을 분리하여, 경화된 형광체 혼합 에폭시가 몰딩된 기판부를 미리 설정된 크기로 다이싱하는 단계;
    를 포함하는 몰딩되는 것을 특징으로 하는 색편차가 없는 백색 발광 다이오 드.
  9. 제8항에 있어서,
    상기 (a) 단계는
    상기 액상 에폭시의 주제와 경화제를 소정의 혼합 비율로 혼합 후, 상기 에폭시 양의 3 내지 70 wt%의 비율로 상기 형광체를 혼합하여, 상기 형광체 혼합 에폭시를 생성하는 단계; 및
    상기 형광체 혼합 에폭시를 교반한 다음, 탈포 과정을 거쳐 디스펜서용 실린지(Syringe)에 넣고 상기 디스펜서에 장착하는 단계;
    를 포함하는 것을 특징으로 하는 백색 발광 다이오드.
  10. 제8항에 있어서,
    선택적으로 상기 형광체 혼합 에폭시에 대한 2차 경화를 실시하는 단계를 더 포함하는 것을 특징으로 백색 발광 다이오드.
KR1020040084032A 2004-10-20 2004-10-20 백색 발광 다이오드 제조방법 KR100666222B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040084032A KR100666222B1 (ko) 2004-10-20 2004-10-20 백색 발광 다이오드 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040084032A KR100666222B1 (ko) 2004-10-20 2004-10-20 백색 발광 다이오드 제조방법

Publications (2)

Publication Number Publication Date
KR20060034976A true KR20060034976A (ko) 2006-04-26
KR100666222B1 KR100666222B1 (ko) 2007-01-09

Family

ID=37143615

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040084032A KR100666222B1 (ko) 2004-10-20 2004-10-20 백색 발광 다이오드 제조방법

Country Status (1)

Country Link
KR (1) KR100666222B1 (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100809263B1 (ko) * 2006-07-10 2008-02-29 삼성전기주식회사 직하 방식 백라이트 장치
KR101006772B1 (ko) * 2009-03-04 2011-01-10 주식회사 루멘스 발광 다이오드 패키지 및 발광 모듈
WO2014168324A1 (ko) * 2013-04-09 2014-10-16 주식회사 굿엘이디 Ｅｍｃ 수지와 형광물질이 일체로 몰딩되는 ｌｅｄ 패키지 및 그 제조방법
CN104600180A (zh) * 2015-01-23 2015-05-06 张国生 具有荧光转换功能的led印刷电路板及其制作方法
KR102107394B1 (ko) 2018-12-10 2020-05-07 (주)대창솔루션 Lng 충전 및 bog 회수 라인시스템

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160062803A (ko) 2014-11-25 2016-06-03 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6650044B1 (en) * 2000-10-13 2003-11-18 Lumileds Lighting U.S., Llc Stenciling phosphor layers on light emitting diodes

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100809263B1 (ko) * 2006-07-10 2008-02-29 삼성전기주식회사 직하 방식 백라이트 장치
KR101006772B1 (ko) * 2009-03-04 2011-01-10 주식회사 루멘스 발광 다이오드 패키지 및 발광 모듈
WO2014168324A1 (ko) * 2013-04-09 2014-10-16 주식회사 굿엘이디 Ｅｍｃ 수지와 형광물질이 일체로 몰딩되는 ｌｅｄ 패키지 및 그 제조방법
CN104600180A (zh) * 2015-01-23 2015-05-06 张国生 具有荧光转换功能的led印刷电路板及其制作方法
KR102107394B1 (ko) 2018-12-10 2020-05-07 (주)대창솔루션 Lng 충전 및 bog 회수 라인시스템

Also Published As

Publication number Publication date
KR100666222B1 (ko) 2007-01-09

Similar Documents

Publication Publication Date Title
KR100947400B1 (ko) Ｌｅｄ 패키지의 몰딩부재를 형성하기 위한 몰드 및 이를 이용한 ｌｅｄ 패키지의 제조방법
CN100592538C (zh) 高亮度白色光发光二极管的封装方法
JP3812722B2 (ja) 白色発光ダイオードの製造方法
US6979594B1 (en) Process for manufacturing ball grid array package
CN104282674B (zh) 发光装置
KR101217660B1 (ko) Ｌｅｄ의 제조방법
EP2479810B1 (en) Light-emitting device package and method of manufacturing the same
JP5860289B2 (ja) Ｌｅｄ装置の製造方法
JP2008060166A (ja) 半導体装置およびその製造方法
JP2000183405A (ja) 発光装置及びその製造方法
US9590154B2 (en) Wiring substrate and light emitting device
JP4763122B2 (ja) 発光ダイオード及びその製造方法
KR20080055549A (ko) Ｌｅｄ 패키지 제조방법
JP2012094578A (ja) 半導体発光装置の製造方法
JP2006049524A (ja) 発光装置の製造方法及び発光装置
KR100666222B1 (ko) 백색 발광 다이오드 제조방법
JP2002241586A (ja) 波長変換ペースト材料、複合発光素子、半導体発光装置及びそれらの製造方法
KR100821684B1 (ko) 백색 발광 다이오드 소자
CN209133532U (zh) Led封装模组
US20050062152A1 (en) Window ball grid array semiconductor package with substrate having opening and mehtod for fabricating the same
US20050062155A1 (en) Window ball grid array semiconductor package and method for fabricating the same
JP4608966B2 (ja) 発光装置の製造方法
JP2000124507A (ja) 表面実装型発光ダイオード
JP2013030544A (ja) 半導体発光装置の製造方法。
KR101509227B1 (ko) Ｌｅｄ 패키지 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130102

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140102

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141230

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160104

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee