KR20060034699A - 에칭 후 잔류물들에 대한 미셀러 기술 - Google Patents

에칭 후 잔류물들에 대한 미셀러 기술 Download PDF

Info

Publication number
KR20060034699A
KR20060034699A KR1020067000717A KR20067000717A KR20060034699A KR 20060034699 A KR20060034699 A KR 20060034699A KR 1020067000717 A KR1020067000717 A KR 1020067000717A KR 20067000717 A KR20067000717 A KR 20067000717A KR 20060034699 A KR20060034699 A KR 20060034699A
Authority
KR
South Korea
Prior art keywords
solution
micelle solution
surfactant
semiconductor device
micelle
Prior art date
Application number
KR1020067000717A
Other languages
English (en)
Inventor
발고벵 케이. 샤르마
Original Assignee
프리스케일 세미컨덕터, 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 프리스케일 세미컨덕터, 인크. filed Critical 프리스케일 세미컨덕터, 인크.
Publication of KR20060034699A publication Critical patent/KR20060034699A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Detergent Compositions (AREA)

Abstract

본 발명은 반도체 장치를 세정하기 위한 방법에 관한 것이다. 본 방법에 따르면, 반도체 장치가 제공되며(101), 미셀러 용액이 반도체 장치에 인가된다(103). 본 방법은 특히 구리를 세정하고 비아들 또는 트렌치들의 표면으로부터 처리 잔류물들을 제거하는데 특히 유용하다.
미셀러 용액, 반도체 장치, 비아

Description

에칭 후 잔류물들에 대한 미셀러 기술{Micellar technology for post-etch residues}
본 발명은 일반적으로 반도체 처리, 특히 에칭 후 잔류물들을 비아들로부터 제거할 때 미셀러 기술의 사용에 관한 것이다.
반도체 처리, 특히 반도체 장치들의 배선공정(back-end-of-line;BEOL) 처리에서 일반적으로 사용되는 비아 에치 과정은 전형적으로 처리 잔류물들을 형성할 것이다. 이들 잔류물들은 종종 실제로 유기금속 및 중합체가 되며, C,O,F,Si,Cu,H 및 N을 포함할 수 있는 원소 조성물들을 가진다. 이들 잔류물들은 비아들의 바닥 및 측벽들상에 누적되는 경향이 있으며, 잔류물들이 존재하면 낮은 장치 수율, 높은 비아 저항, 비아 공극들 및 신뢰성들과 같은 다수의 문제점들이 유발된다.
앞서 언급된 문제점들에 부딪치지 않도록 다양한 세정 방식들의 사용을 통해 비아들로부터 처리 잔류물들을 제거하기 위한 여러 시도들이 종래에 이루어졌다. 그러나, 이러한 세정 방식들은 자주 그들 자체의 복잡성을 유발한다. 예컨대, 히드록실아민(HDA)와 같은 강한 유기 용매들은 이들 잔류물들을 제거하기 위하여 종종 사용되었으나, 이러한 용매들의 사용은 비용이 많이 들며 위험하며 환경 비친화적이나, 원하는 것보다 긴 처리시간을 필요로 한다. 더욱이, 단일 용매 또는 소수 의 용매들에 기초한 대부분의 용매 시스템들은 이들 잔류물들의 복합 화합물이 주어질때 비아들로부터 이러한 잔류물들의 모든 성분들의 제거시에 비효율적이다.
복합 다중성분 용매 시스템들은 특정 제조라인들에 형성된 특정 처리 잔류물들을 대상으로 하는 세정 방식들로서 사용하기 위하여 개발되었다. 그러나, 이들 복합 시스템들은 개발 및 제조하는데 매우 비싸며 제조공정의 임의의 변화를 고려하여 리엔지니어링 되어야 한다. 더욱이, 이러한 타입의 세정 방식들은 처리되는 장치의 금속 및 유전체 성분들에 종종 해롭게 된다. 결과적으로, 세정 방식들을 사용하면 잔류물의 존재로 인하여 수율이 저하되고 또한 전기성능이 불량하게 될 수 있다.
NH4F 또는 HF의 희석액들(종종 DHF로서 언급됨)에 기초한 세정 방식과 같이 반수용 화학물들에 기초한 세정 방식들의 사용이 공지되어 있다. 그러나, 이들 화학물들은 모든 처리 잔류물들 또는 비아들로부터의 성분들의 제거시에 효과적이지 않다. 더욱이, 이러한 타입의 화학물들은 하부 금속층들을 부식시키고 장벽층들을 언더컷하여 부적절한 전기적 리프트-오프(lift-off)를 유발하는 경향이 있다.
기존 세정 방식들과 관련하여 앞서 언급된 결함들은 칩의 크기가 감소함에 따라 악화되었다. 특히, 칩 크기가 점점 작게 됨에 따라, 이들 칩들의 비아들에 처리 잔류물들의 존재는 수율뿐만 아니라 장치의 성능을 현저하게 저하시킬 수 있다. 더욱이, 감소된 칩 크기들은 반도체 경로들을 더 세밀하게 제어하기 위한 필요성에 대한 결과로서 낮은 K 구조들(즉, 3.0 미만의 벌크 유전상수들(K)을 가진 구조들)의 사용을 필연적으로 수반해야 한다. 그러나, 앞서 언급된 타입의 종래의 세정 방식들은 그들이 상기 구조들의 K값들을 증가시키는 경향을 가지기 때문에 낮은-K 구조들에 사용하기에 적합하지 않으며, 이 결과 장치의 성능이 손상될 수 있다.
따라서, BEOL 처리에서 사용되는 에치 과정들 동안 일반적으로 형성되는 처리 잔류물들과 같이 비아들에 형성된 처리 잔류물들을 제거할 때 효과적인 세정 방식 기술들에 대한 필요성이 요망되고 있다. 더욱이, 이들 구조들의 K 값들 또는 구성요소 층들에 해로운 영향을 미치지 않고 낮은-K 구조들에 사용될 수 있는 세정 방식 기술들에 대한 필요성이 또한 요망되고 있다. 이들 및 다른 필요성들은 이후에 기술되는 장치들 및 방법들에 의하여 충족된다.
도 1은 계면활성제 농도가 변화할 때 용액에서 다양한 구조 계면활성제들이 가정할 수 있는 상도표.
도 2는 용액에서 계면활성제들이 가정할 수 있는 미셀러 구조들의 일부분을 도시한 도면.
도 3은 비아 내에 에칭 후 잔류물들의 존재를 도시한 마이크로그래프.
도 4는 미셀러 용액으로 처리된 에칭 후의 마이크로그래프.
도 5 내지 10은 접촉 저항의 함수로서 누적 백분율을 도시한 그래프들.
도 11은 여기에 기술된 방법의 일 실시예를 기술한 도면.
반도체 기판들 또는 구조들 상(내)의 비아들, 트렌치들 또는 다른 개구부들 또는 피처들의 바닥들 및 측벽들로부터 BEOL 처리 동안 그리고 비아 또는 트렌치 에치 과정들 동안 일반적으로 형성된 타입의 처리 잔류물들을 포함하는 처리 잔류물들을 효과적으로 제거하기 위하여 미셀러 용액들에 기초한 세정 방식들이 사용될 수 있다는 것이 지금 발견되었다. 이들 세정 방식들이 다양한 장치들로부터 처리 잔류물들을 세정하기 위하여 사용될 수 있는 반면에, 이들 세정 방식들은 K 값들 또는 구성요소 층들에 해로운 영향을 미치지 않고 이들 구조들을 세정하는 능력때문에 낮은-K 구조들에 특히 유용할 수 있다. 이들 세정 방식들의 사용은 이들 장치들의 전기적 성능 및 수율을 개선시키는 것으로 발견되었다. 더욱이, 이들 세정 방식들은 저가이고 환경 친화적이며 위험성이 없다.
이론에 의하여 발견되는 것을 원하지 않고, 미셀러 용액들을 구성하는 계면활성제들에 존재하는 친수성 및 친유성 부분들의 존재 및 계면활성제들이 미셀러 용액들에서 가정할 수 있는 고유 구조들은 미셀러 용액들이 비아 에칭의 부산물로서 자주 형성되는 처리 잔류물들을 효과적으로 용매화하고 비아들 및 다른 반도체 구조들의 표면들로부터 이들 잔류물들을 제거하도록 하는 적어도 부분적인 책임을 진다. 따라서, 예컨대 미셀러 용액들에서, 계면활성제 분자들은 이들 분자들의 소수성 부분들이 내부에서 대면하고 이들 분자들의 친수성 부분들이 외부쪽에서 대면하는 프리-플로팅(free-floating) 미셀들로 그들 자체를 배열할 수 있다. 이러한 구조는 소수성 및 친수성 재료들을 효율적으로 용매화할 수 있다. 다른 한편으로, 미셀러 용액들이 전형적으로 그들의 화학적 반응성에 의하여 비교적 연성이되기 때문에, 이들의 사용은 장치의 속성값들(예컨대, K-값들) 또는 성능 특징들에 악영향을 미치지 않는다.
미셀들은 전기적으로 충전된 콜로이드 입자들, 보통 큰 계면활성제 분자들의 집합들로 구성된 유기성 물질이다. 미셀들은 용액에서 계면활성제의 농도가 임계 미셀 농도(CMC)라 칭하는 임의의 레벨을 초과할 때 적정 pH의 계면활성제 용액들, 온도, 물 함유량 및 전해질 조성물에 용이하게 형성된다.
CMC의 중요성은 실리카 표면의 존재시에 농도의 함수로서 전형적인 양이온 계면활성제의 반응을 기술하는 상도표인 도 1로부터 인식될 수 있다. 유사한 상도표들은 양이온 및 비이온 계면활성제들을 위하여 구성될 수 있다. 도 1의 영역 I에 의하여 도시된 저농도에서, 계면활성제는 실리카 표면상에 드문드문 흡수되며, 계면활성제의 양이온 부분은 용액으로 확장하는 계면활성제의 비이온 테일(tail) 및 음으로 충전된 실리카 표면에 부착된다.
도 2의 상도표의 영역 II에 의하여 도시된 계면활성제의 농도가 증가함에 따라, 계면활성제는 단층을 형성하기 위하여 실리카 기판에 전반에 걸쳐 더 균일하게 흡수된다. 그러나, 영역 I내의 경우에서처럼, 계면활성제의 양이온 부분은 음으로 충전된 실리카 표면에 부착되며, 계면활성제의 비이온 테일은 용액으로 확장된다.
도 1의 상도표의 영역 III에 의하여 도시된 바와 같이, 계면활성제의 농도가 추가 증가함에 따라, 계면활성제는 더 복잡한 구조들을 적응시키기 시작한다. 용액의 pH에 따르면, 계면활성제는 집합 구성들(낮은 pH 용액들에 대하여) 또는 이중 층 구성들(높은 pH 용액들에 대하여)을 적응시킬 수 있다. 양 타입의 구성에서, 구조는 계면활성제의 양이온 헤드들에 의하여 실리카 기판에 계속해서 고정된다.
최종적으로, 도 1의 상도표의 영역에 도시된 바와 같이, 계면활성제 농도가 CMC를 초과할 때, 계면활성제는 미셀러 용액들을 형성하며, 여기서 계면활성제 분자들은 프리-플로팅 집합들로 어셈블리된다. 이들 프리-플로팅 집합들은 정상 구형 구성들, 정상 실린더형 구성들, 정상 판상 구성들, 역판상 구성들, 역실린더형 구성들, 및 역구형 구성들을 포함하는 다수의 구성들을 가정하여 형성될 수 있다. 이들 구성들은 도 2에 도시되어 있다. 집합에 의하여 가정된 특정 구성은 계면활성제가 내부에 있는 페이즈(phase)(예컨대, 계면활성제가 수성 또는 비극성 페이즈에 있는지의 여부), 용액에 존재하는 각각의 페이즈량, 용액의 온도, 계면활성제의 화학물 및 용액의 전해질량과 같은 인자들에 따른다.
다양한 미셀들 및 미셀러 용액들은 여기에 기술된 방법들을 실시할 때 사용될 수 있다. 특정 응용을 위한 최적 선택은 제거될 잔류물들의 특정 화학물, 기판의 성질과 같은 인자들 및 다른 인자들에 따를 수 있다. 여기에 기술된 방법들에 따라 비아 및 다른 반도체 구조들로부터 잔류물들을 제거할 때 효과적일 수 있는 성질은 나트륨 라우레이트(n-도데카노에이트)와 같은 n-아킬 카르복실레이트들에 기초한 미셀러 용액들(여기서 n은 전형적으로 약 8 내지 약 22이며); 나트륨 n-도데킬 황산염(NaLS)과 같은 n-알킬 황산염들(여기서 n은 약 8 내지 약 22이며); 헥사데킬(세틸) 트리메틸암모늄과 같은 사차 암모늄 할로겐화물들; 술포누시닉 산의 디-에스테르들의 염들; 예컨대 Zonyl®FS-62 음이온 플루오르화 계면활성제 및 Zonyl®FSO-100 비이온 계면활성제(둘다 델라웨어 윌밍톤에 위치한 듀폰 인코포레이티드로부터 상업적으로 이용가능함); 및 트리스(2-하이드록시에틸) 톨로우아킬 암모늄 아세테이트(TTAA)와 같은 계면활성제들을 포함한다(그러나, 이에 제한되지 않음). 여기에 기술된 미셀러 용액들에서 사용되는 계면활성제들은 양이온, 음이온 또는 비이온일 수 있으며, 나트륨 살리실레이트(NaSal)와 같은 방향족 카운테리온들을 포함하는 다양한 카운테리온을 사용할 수 있다(그러나, 이에 제한되지 않음).
여기에 기술된 방법들에 사용되는 미셀러 용액들에서 계면활성제의 농도는 변화할 수 있다. 전형적으로, 계면활성제는 약 5중량% 보다 낮은 농도로 용액 내에 존재할 것이다. 바람직하게, 계면활성제는 약 0.01 중량% 내지 약 1중량%, 바람직하게 약 0.05중량% 내지 약 0.5중량%, 더 바람직하게 약 0.075중량% 내지 약 0.25중량%의 농도로 용액 내에 존재할 것이다. 더 바람직하게, 계면활성제는 약 0.1중량%의 농도로 용액 내에 존재한다.
여기에 기술된 방법들에 사용되는 미셀러 용액들은 바람직하게 수성 용액들이며, 계면활성제외에 다양한 성분들을 포함할 수 있다. 이러한 추가 성분들은 구연산, 수산 또는 이들의 혼합물과 같은 무기 및 유기산들을 포함할 수 있다. 전형적으로, 용액 내에 존재하는 산들의 전체량은 약 0.5중량% 내지 약 30중량%, 바람직하게 약 1중량% 내지 약 20중량%, 더 바람직하게 약 5중량% 내지 약 15중량%, 가장 바람직하게 약 10중량%이다.
용액의 다른 가능한 성분들은 예컨대 에스테르들, 알콜들, 아민들, 아미드들, 폴리에스테르들, 폴리올들, 폴리아민들, 또는 폴리아미드들일 수 있는 코솔벤트들을 포함한다. EGMBE와 같은 아킬 치환 에테르들을 사용하는 것이 특히 바람직하다. 코솔벤트량은 변화할 수 있으며 미셀러 용액의 화학물에 적어도 부분적으로 의존한다. 그러나, 전형적으로 미셀러 용액 내에 존재하는 코솔벤트량은 약 0.1중량% 내지 약 30중량%, 바람직하게 약 1중량% 내지 약 20중량%, 더 바람직하게 약 5중량% 내지 약 15중량%이다. 특히, 미셀러 용액 내에 존재하는 코솔벤트량은 약 10중량%이다.
여기에 기술된 용액들 및 방법들은 이하의 비제한 예들에서 지금 추가로 기술될 것이다. 이들 예에서, 다른 방식으로 특정되지 않으면, 용액 성분들의 모든 백분율은 용액의 전체 중량에 기초하는 중량%이다. 이하의 재료들은 예들에서 참조된다.
Ashland Surfactant ® : Ashland, Inc.(오하이오 콜룸버스)로부터 상업적으로 이용가능한 탄화수소 계면활성제.
Deer Clean ® : Kanto Corppration(오레곤 포틀랜드)로부터 상업적으로 이용가능한 3% 수산 용액.
Zonyl ® FS -62: DuPont, Inc(델라웨어 윌밍톤)로부터 상업적으로 이용가능하며 화학식 CF3CF2CF2CF2CF2CF2CF2CF2SO3X(여기서, X=H 또는 NH4)을 가진 양이온 계면활 성제.
Zonyl ® 9361: Dupont, Inc.로부터 상업적으로 이용가능하며 화학식 (RfCH2CH2O)aPO(ONH2(CH2CH2OH)2)b(여기서, a+b=3 및 Rf=F(CF2CF2)n, 여기서 n=3)을 가진 양이온 플루오르화 계면활성제.
Zonyl ® FSO -100: Dupon, Inc로부터 상업적으로 이용가능하며 화학식 RfCH2CH2O(CH2CH2O)xH를 가진 비이온 계면활성제.
앞서 언급된 재료들은 CMC에 근접한 저농도들로 사용된다. 이들 재료들의 미셀러 용액들은 계면활성제 농도의 적절한 수정을 통해 이용가능한 오프-더-셸프 생성물들로부터 준비될 수 있다.
FSA + DHF : 1:600HF와 Dupont Zonyl®FSA 계면활성제의 혼합물.
수산: 3% 수산의 수성용액.
EGMBE : 5% 수성용액으로서 사용되는 에틸렌 글리콜 모노부틸 에테르.
FSB : Dupon,Inc로부터 상업적으로 이용가능한 Zonyl®FSB, 플루오르화 계면활성제.
구연산: 3% 구연산의 수성 용액.
비교예 1
이들 예는 에칭 후 잔류물들의 존재가 기본 라인 프로세스(즉, 에칭 후 비아들이 세정되지 않는 프로세스)에서 생산물의 수율에 얼마나 악영향을 미치는지를 기술한다.
짧은 루프 웨이퍼 샘플들의 배치(batch)가 제공된다. 6레벨 금속에서 사용된 130/90 nm 기술 노드 BEOL 단일 또는 이중 인랜드 비아 및 트렌치 구조들로 구성된 8" 패터닝된 웨이퍼 샘플들은 구리/FTEOS 또는 구리/SiCOH 기술로 형성된다. 하부 Cu 금속은 유전체 스택의 건식 에칭 후에 비아 바닥에서 노출된다. 측벽 스택은 SiN/FTEOS 또는 SiCN/SiCOH로 구성된다. 웨이퍼의 비아들은 약 600nm 길이를 가지며, 약 100nm로부터 약 175nm로 폭이 변화된다. 테스트된 구조들은 작은 1K 비아 어레이들로부터 큰 11 백만 비아 지그재그 어레이들로 변화된다.
건식 에칭이 완료된 후 그리고 샘플들이 세정되기 전에, 비아들의 일부에 대한 에칭 후 단면 SEM 이미지들의 시리즈는 샘플들로부터 획득된다. 도 3의 SEM 이미지가 대표도이다. 여기에 도시된 바와 같이, 샘플들이 적절하게 세정되지 않을 때, 에칭 후 잔류물들은 비아 측벽들 상에 그리고 비아들의 바닥에 있는 Cu 금속상에서 보여질 수 있다.
웨이퍼들의 도체 레벨들 간의 켈빈 접촉 저항은 클래스 프로브 분석을 통해 결정된다. 이용된 프로브들은 수율 데이터를 제공하는 표준 반도체 클래스 프로브들이다. 결과치들이 도 5에 도시되어 있다. 규약에 의하여, 특정 화학물을 위하여 인용된 켈빈 접촉 저항은 505의 누적 백분율(즉, 테스트된 웨이퍼의 50%는 화학물에 대한 인용된 켈빈 접촉 저항과 동일하거나 또는 낮은 접촉 저항을 가짐)에서 켈빈 접촉 저항이다. 따라서, 기본 라인 프로세스의 켈빈 접촉 저항(즉, 에칭 후 웨이퍼들의 켈빈 접촉 저항은 세정되지 않음)은 1.7오옴/접촉이다.
웨이퍼들에 대하여 비아 체인 수율이 결정된다. 결과치들이 도 6에 도시되어 있으며 표 1에 기술된다. 도 6에서, 비아 체인 수율은 곡선이 상부에서 끝나는 최종 표준값이다. 여기에서 알 수 있는 바와 같이, 세정 없이, 프로세스는 약 63%의 비아 체인 수율을 제공한다.
예들 1-5
이들 예들은 접촉 저항에서 가능한 개선점들을 기술하며 미셀러 세정 용액들의 사용을 통해 산출된다.
비교예 1의 프로세스는 반복된다. 그러나, 이때에, 다양한 미셀러 용액들을 사용하는 다음 세정 단계는 노출된 Cu 표면상의 개방 비아 랜딩들에서 에칭 후 잔류물들을 제거하기 위하여 사용된다. 각각의 실험은 미셀러 용액의 세정 효율을 평가하기 위하여 에칭 후 미셀러 용액을 통해 처리되는 여러 웨이퍼들(화학물당 적어도 4개의 웨이퍼)를 포함한다.
예들 1-5는 표 1에 리스트된 계면활성제들에 기초하여 5개의 다른 수성 미셀러 용액들을 이용한다. 각각의 용액에서, 계면활성제의 농도는 0.1%로 조절된다. EGMBE는 5% 용액으로서 사용되는 반면에, 구연산 및 수산은 3% 용액으로서 사용된다. 그 다음에, 이들 미셀러 용액들은 에칭 후 프로세스에서 비교예 1에서 사용된 타입의 다이를 세정하기 위하여 사용된다. 다이가 세정 및 건조된 후에, 웨이퍼의 케빈 접촉 저항은 비교예 1에서 사용된 것과 동일한 과정들 이후에 결정된다. 결과치들이 도 1에서 그래픽으로 도시되며, 또한 표에 기술된다.
도 5 및 표 1에 도시된 결과치들에 의하여 나타난 바와 같이, 비아들을 세정 할때 미셀러 용액의 사용은 일부 예들에서 케빈 접촉 저항에 대하여 극적인 영향을 가진다. 따라서, 비교예 1의 기본 라인 프로세스는 약 1.7오옴/접촉의 켈빈 접촉 저항을 발생시키는 반면에, 미셀러 용액들로 세정된 웨이퍼들의 켈빈 접촉 저항은 임의의 경우에 비교적 낮다. 예컨대, 예 5에서, 측정된 켈빈 접촉 저항은 기본 라인 프로세스(즉, 비교예 1의 프로세스)에 대한 켈빈 접촉 저항의 약 절반인 반면에, 예 2 및 3에서 측정된 켈빈 접촉 저항은 각각 1.3 오옴/접촉 및 약 1.5오옴/접촉이다. 예 3 및 4에서, 측정된 켈빈 접촉 저항들은 기본 라인 프로세스에 의하여 산출된 것보다 약간 낮은 약 1.6이다.
예 1-5의 재료들에 대하여 비아 체인 수율이 결정된다. 결과치들이 도 6에 도시되며 또한 표 1에 기술된다. 앞서 언급된 바와 같이, 도 6의 비아 체인 수율들은 각각의 곡선이 상부에서 끝나는 최종 포화값들이다. 약 63%의 비아 체인 수율을 제공하는 비교예 1의 기본 라인 프로세스와 비교하여, 미셀라 용액들에 기초한 세정 방식들의 사용은 대부분의 경우에 기본 라인 프로세스보다 우수하거나 또는 비교가능한 비아 체인 수율들을 제공한다. 따라서, 예 1의 용액은 높은 수율(약 90%)을 산출하며, 예 2의 용액은 기본 라인 프로세스에 비하여 수율(70%)을 개선한다. 예 3 및 4의 용액들은 기본 라인 프로세스에 비교가능한 비아 체인 수율들을 발생시키며, 예 5의 용액은 약 25%의 비아 체인 수율을 가진다. 이들 결과치들은 미셀러 용액들이 수율 및 낮은 접촉 저항들을 개선하여 이들 용액들이 에칭 후 잔류물들을 제거할 때 효과적이라는 것을 나타낸다.
에칭 후 잔류물들을 제거할 때 예들 1-5의 미셀러 용액들의 효율성은 도 4의 SEM 이미지가 대표인 샘플들로부터 획득된 비아의 에칭 후 단면 SEM 이미지들에 의하여 확인된다. 여기에서 알 수 있는 바와 같이, 샘플들이 여기에 기술된 미셀러 용액들을 사용하여 세정될 때, 에칭 후 잔류물들은 비아 측벽들로부터 그리고 비아들의 바닥에 있는 Cu 금속으로부터 효율적으로 제거된다.
표 1: 접촉 저항들 및 비아 체인 수율들
Figure 112006002000114-PCT00001
비교예 2
이 예는 비아들 내의 에칭 후 잔류물들의 존재가 기본 라인 프로세스(즉, 비아들이 세정되지 않은 프로세스)에서 생산물 수율에 얼마나 악영향을 미치는지를 기술한다.
비교예 1의 일반적인 과정들 후에, 작은 및 큰 지그재그 어레이 구조들(BE863.1 및 4K 비아 어레이들과 같은)에서 비아 체인 수율이 결정된다. 이들 어 레이들은 그들이 적절히 세정될 때 중요한 수율 차이를 도시할 수 있는 큰 비아 구조들을 포함한다는 점에서 에칭 후 잔류물들을 제거할 때 세정 용액의 효율에 대한 특히 양호한 측정치들이다. 대조적으로, 작은 비아 구조(예컨대, (1000 내지 10K) 지그재그 비아 어레이들은 세정되었을 때 중요한 수율 차이점들을 항상 도시하지 않는다.
기본 라인 프로세스에 대한 결과치들은 표 2에 기술되며 또한 도 7에 그래픽으로 도시된다. 여기에서 알 수 있는 바와 같이, 비아 체인 수율은 기본 라인 프로세스에 대하여 약 63%이다.
비교예 6-10
이들 예들은 큰 비아 구조들을 포함하는 다이 상에 미셀러 세정 용액들을 사용함으로서 접촉 저항 및 수율에서 가능한 개선점들을 기술한다.
예 6-10에서, 6개의 수성 미셀러 용액들은 표 2에서 리스트된 계면활성제들에 기초하여 준비된다. 각각의 용액에서, 계면활성제의 농도는 0.1%로 조절된다. EGMBE는 5% 용액으로서 사용되는 반면에, 구연산 및 수산은 3% 용액들로서 사용된다. 그 다음에, 이들 미셀러 용액들은 비교예 2에서 사용된 타입의 다이를 세정하기 위하여 사용된다. 다이가 세정 및 건조된 후에, 웨이퍼들의 접촉 저항이 결정된다. 결과치들이 도 7에 그래픽으로 도시되며 또한 표 2에 요약된다. 각각의 실험에서 사용된 다이의 수는 표 2에 도시된다.
표 2: BE836.1 지그제그 다이의 비아 체인 수율들
Figure 112006002000114-PCT00002
표 2 및 도 7에서 데이터에 의하여 기술된 바와 같이, 미셀러 용액들의 사용은 기본 라인 프로세스에 비하여 비아 체인 수율들을 상당히 개선한다. 따라서, 이들 다이에 대한 기본 라인 프로세스가 단지 63%의 비아 체인 수율들을 제공하는 반면에, 모든 미셀러 용액들(예 7의 용액을 제외하고)의 사용은 100%의 비아 체인 수율들을 제공한다.
비교예들 3-5
이 예는 비아의 에칭 후 잔류물들의 존재가 많은 수의 비아들에 대하여 기본라인 프로세스(즉, 비아들이 세정되지 않은 프로세스)에 비하여 얼마다 악영향을 미치는지를 기술한다.
비교예 1의 비아 체인 수율 실험은 이용된 다이가 BE861.1 및 BE863.2 구조 들을 가진 BE863 다이인 것을 제외하고 반복된다. 이러한 다이는 3X 공간을 가진 대략 11 백만 비아 구조들을 가지며 이에 따라 다른 처리들에 대하여 수율들을 비교하는 양호한 벤치마크이다. 다이가 세정 및 건조된 후에, 비아 체인 수율 측정치들은 다이 상의 전체 4개의 다른 위치들에 대하여 각각의 구조상의 두 개의 다른 위치들(C1 및 C2로 표시됨)에서 수행된다. 결과치들은 도 8-10에서 그래픽으로 도시되며 또한 표 3에 요약된다.
결과치들이 나타내는 바와 같이, 기본 라인 프로세스는 15-25%의 매우 낮은 비아 체인 수율들에 의하여 특징지워진다. 이러한 수율들은 상업적으로 실행가능한 제조라인에 비하여 상당히 낮다.
예 11-21
이들 예들은 다수의 비아들을 가진 웨이퍼 상에 미셀러 세정 용액들을 사용하여 접촉 저항 및 비아 체인 수율에서 가능한 개선점들을 기술한다.
비교예 3-5는 다이의 비아들이 표 3에 나타난 미셀러 용액들로 세정되는 것을 제외하고 반복된다. 이러한 결과들은 도 8-10에 그래픽으로 도시되며 또한 표 3에 요약된다.
결과치들이 나타내는 바와 같이, 임의의 미셀러 용액들의 사용은 비아 체인 수율들을 극적으로 증가시킨다. 예 11-13의 미셀러 용액들은 특히 효과적이며, 기본라인 프로세스에 의하여 제공된 수율들 이상으로 약 90-96%의 비아 체인 수율들을 제공하는 것으로 보인다. 예 14-15의 미셀러 용액들은 극적으로 개선된 비아 체인 수율들(70-80%)을 제공한다.
표 3: BE836 다이의 비아 체인 수율들
Figure 112006002000114-PCT00003
도 11은 여기에 기술된 방법의 일 실시예에 대한 단계들을 기술한다. 방법에 따르면, 반도체 장치는 11로 제공된다. 장치는 예컨대 구리 도전체 층들을 가진 낮은 K 반도체 장치일 수 있으며 전형적으로 여기에 한정된 다수의 비아들을 가진 반도체 기판을 포함한다. 비아들은 전형적으로 비아 에칭의 부산물로서 형성되고 전형적으로 유기금속 폴리머들을 포함하는 표면들 상에 증착된 처리 잔류물을 가진다.
다음으로, 미셀러 용액은 반도체 장치에 13으로 제공된다. 미셀러 용액은 탄화수소 계면활성제의 수성 용액이며 비아들의 표면들로부터 처리 잔류물을 적어도 부분적으로 제거한다.
미셀러 용액들을 포함하는 세정 방식들이 제공되었다. 이들 용액들은 BEOL 처리 동안 일반적으로 형성되는 비아들의 에칭 후 잔류물들을 제거할 때 효과적이며 상기 구조들의 구성요소 층들 또는 K 값들에 해로운 영향을 미치지 않고 낮은 K-구조들로 사용될 수 있다.
본 발명의 앞의 설명은 예시적이며 본 발명을 제한하지 않는다. 따라서, 본 발명의 범위를 벗어나지 않고 앞서 기술된 실시예들에 대하여 다양한 추가들, 대체들 및 수정들이 이루어질 수 있다는 것이 인식될 것이다. 따라서, 본 발명의 범위는 단지 첨부된 청구항들과 관련하여 구성되어야 한다.

Claims (21)

  1. 반도체 장치를 세정하기 위한 방법에 있어서,
    반도체 장치를 제공하는 단계; 및
    미셀러 용액(micellar solution)을 상기 반도체 장치에 인가하는 단계를 포함하는, 반도체 장치 세정 방법.
  2. 제1항에 있어서, 상기 반도체 장치는 적어도 하나의 개구부를 포함하며, 상기 용액은 상기 개구부에 인가되는, 반도체 장치 세정 방법.
  3. 제2항에 있어서, 상기 개구부는 상기 개구부의 생성 동안 형성되는 처리 잔류물들을 그 표면상에 가지며, 상기 미셀러 용액은 상기 처리 잔류물들을 제거하는데 적용되는, 반도체 장치 세정 방법.
  4. 제3항에 있어서, 상기 처리 잔류물들은 유기금속 중합체들을 포함하는, 반도체 장치 세정 방법.
  5. 제1항에 있어서, 상기 반도체 장치는 3.0 미만인 벌크 유전상수 K를 가지는, 반도체 장치 세정 방법.
  6. 제1항에 있어서, 상기 미셀러 용액은 탄화수소 계면활성제를 포함하며, 상기 탄화수소 용액은 약 1 중량% 보다 낮은 농도로 상기 미셀러 용액에서 존재하는, 반도체 장치 세정 방법.
  7. 제1항에 있어서, 상기 미셀러 용액은 플루오르화 탄소 계면활성제를 포함하는, 반도체 장치 세정 방법.
  8. 제1항에 있어서, 상기 미셀러 용액은 적어도 하나의 카르복실 그룹을 가진 계면활성제를 포함하는, 반도체 장치 세정 방법.
  9. 제8항에 있어서, 상기 용액은 수산을 포함하는, 반도체 장치 세정 방법.
  10. 제1항에 있어서, 상기 미셀러 용액은 플루오르화 계면활성제 및 플루오르화 수소산의 수성 용액을 포함하는, 반도체 장치 세정 방법.
  11. 제1항에 있어서, 상기 미셀러 용액은 에틸렌 글리콜 모노부틸 에테르를 포함하는, 반도체 장치 세정 방법.
  12. 제1항에 있어서, 상기 미셀러 용액은 구연산을 포함하는, 반도체 장치 세정 방법.
  13. 제1항에 있어서, 상기 반도체 장치는 구리 도체 레벨들을 포함하는, 반도체 장치 세정 방법.
  14. 제1항에 있어서, 상기 반도체 장치는 구리 및 실리콘으로 구성된 그룹으로부터 선택된 재료를 포함하는 표면을 가지며, 상기 미셀러 용액은 상기 표면을 세정하기 위하여 사용되는, 반도체 장치 세정 방법.
  15. 반도체 기판으로부터 처리 잔류물들을 제거하기 위한 방법에 있어서,
    그 내부에 다수의 개구부들을 가진 반도체 기판을 제공하는 단계로서, 상기 개구부들은 그 표면상에 증착된 처리 잔류물을 가지는, 상기 반도체 기판 제공 단계; 및
    상기 기판에 미셀러 용액을 인가하고, 이에 의해 상기 다수의 개구부들로부터 상기 처리 잔류물의 적어도 일부분을 제거하는 단계를 포함하는, 처리 잔류물 제거 방법.
  16. 제15항에 있어서, 상기 처리 잔류물은 상기 개구부가 에칭될 때 적어도 부분적으로 형성되는, 처리 잔류물 제거 방법.
  17. 제15항에 있어서, 상기 반도체 기판은 구리 도체 레벨들을 포함하는, 처리 잔류물 제거 방법.
  18. 반도체 장치 형성 방법에 있어서,
    반도체 기판을 제공하는 단계;
    에칭의 완료시에 상기 개구부들의 적어도 일부가 그 표면상에 증착된 처리잔류물을 가지도록 상기 반도체 기판의 다수의 개구부들을 에칭하는 단계로서, 상기 처리 잔류물은 상기 에칭 프로세스 동안 형성되는, 상기 에칭 단계; 및
    미셀러 용액과 상기 처리 잔류물을 접촉시킴으로써 상기 처리 잔류물의 적어도 일부분을 제거하는 단계를 포함하는, 반도체 장치 형성 방법.
  19. 제18항에 있어서, 상기 미셀러 용액은 탄화수소 계면활성제를 포함하며, 상기 탄화수소 용액은 약 1 중량% 보다 낮은 농도로 상기 미셀러 용액에 존재하는, 반도체 장치 형성 방법.
  20. 제19항에 있어서, 상기 미셀러 용액은 약 0.01 중량% 내지 약 1 중량% 탄화수소 계면활성제, 약 1 중량% 내지 약 10 중량% 구연산, 약 1 중량% 내지 약 10 중량% 수산, 및 약 1 중량% 내지 약 10 중량% EGMBE를 포함하는, 반도체 장치 형성 방법.
  21. 제18항에 있어서, 상기 반도체 기판은 3.0 미만인 벌크 유전상수 K를 가지 는, 반도체 장치 형성 방법.
KR1020067000717A 2003-07-11 2004-07-07 에칭 후 잔류물들에 대한 미셀러 기술 KR20060034699A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/618,228 US7018939B2 (en) 2003-07-11 2003-07-11 Micellar technology for post-etch residues
US10/618,228 2003-07-11

Publications (1)

Publication Number Publication Date
KR20060034699A true KR20060034699A (ko) 2006-04-24

Family

ID=33565094

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020067000717A KR20060034699A (ko) 2003-07-11 2004-07-07 에칭 후 잔류물들에 대한 미셀러 기술

Country Status (7)

Country Link
US (1) US7018939B2 (ko)
EP (1) EP1647048A2 (ko)
JP (1) JP4545745B2 (ko)
KR (1) KR20060034699A (ko)
CN (1) CN100424829C (ko)
TW (1) TWI353018B (ko)
WO (1) WO2005008739A2 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7674725B2 (en) * 2005-05-25 2010-03-09 Freescale Semiconductor, Inc. Treatment solution and method of applying a passivating layer
JP2009503879A (ja) 2005-08-05 2009-01-29 フリースケール セミコンダクター インコーポレイテッド 多孔質低誘電率構造のポアシーリング及びクリーニング
US7923425B2 (en) * 2006-08-21 2011-04-12 Henkel Ag & Co. Kgaa Low-foaming, acidic low-temperature cleaner and process for cleaning surfaces
US7977037B2 (en) * 2006-08-24 2011-07-12 Micron Technology, Inc. Photoresist processing methods
US20080149884A1 (en) * 2006-12-21 2008-06-26 Junaid Ahmed Siddiqui Method and slurry for tuning low-k versus copper removal rates during chemical mechanical polishing
US20080149591A1 (en) * 2006-12-21 2008-06-26 Junaid Ahmed Siddiqui Method and slurry for reducing corrosion on tungsten during chemical mechanical polishing
JP4699565B2 (ja) * 2009-05-29 2011-06-15 三井化学株式会社 半導体用シール組成物、半導体装置および半導体装置の製造方法
US20240177990A1 (en) * 2022-11-29 2024-05-30 Applied Materials, Inc. Oxidation conformality improvement with in-situ integrated processing

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5038249A (en) 1987-02-20 1991-08-06 Colgate-Palmolive Co. Nonisotropic solution polarizable material and electrical components produced therefrom
US5245512A (en) 1987-02-20 1993-09-14 Colgate-Palmolive Company Nonisotropic solution polarizable material and electrical components produced therefrom
US5133955A (en) 1988-12-22 1992-07-28 Arizona Technology Development Corporation Low temperature preparation of ultrafine oxide particles using organized reaction media
WO1993014022A1 (en) 1992-01-15 1993-07-22 Battelle Memorial Institute Process of forming metal compounds using reverse micelle or reverse microemulsion systems
US5252245A (en) * 1992-02-07 1993-10-12 The Clorox Company Reduced residue hard surface cleaner
US6825156B2 (en) * 2002-06-06 2004-11-30 Ekc Technology, Inc. Semiconductor process residue removal composition and process
US6103627A (en) * 1996-02-21 2000-08-15 Micron Technology, Inc. Treatment of a surface having an exposed silicon/silica interface
JPH09321250A (ja) * 1996-06-03 1997-12-12 Mitsubishi Electric Corp 半導体装置の製造方法およびその製造装置
EP0883162A3 (en) 1997-06-05 2001-04-18 Sizary Limited Semiconductor wafer cleaning apparatus
EP0986633A1 (en) 1997-06-06 2000-03-22 Colgate-Palmolive Company Microemulsion all purpose liquid cleaning compositions
DE69941088D1 (de) * 1998-05-18 2009-08-20 Mallinckrodt Baker Inc Alkalische, silikat enthaltende reinigungslösungen für mikroelektronische substrate
US6368421B1 (en) * 1998-07-10 2002-04-09 Clariant Finance (Bvi) Limited Composition for stripping photoresist and organic materials from substrate surfaces
US6036886A (en) 1998-07-29 2000-03-14 Nanocrystals Technology L.P. Microemulsion method for producing activated metal oxide nanocrystals
JP3003684B1 (ja) * 1998-09-07 2000-01-31 日本電気株式会社 基板洗浄方法および基板洗浄液
US6268330B1 (en) 1999-05-21 2001-07-31 Colgate-Palmolive Company Clear microemulsion acidic light duty liquid cleaning compositions
US6440856B1 (en) * 1999-09-14 2002-08-27 Jsr Corporation Cleaning agent for semiconductor parts and method for cleaning semiconductor parts
US6346508B1 (en) 2000-02-11 2002-02-12 Colgate-Palmolive Company Acidic all purpose liquid cleaning compositions
DE60108286T2 (de) * 2000-03-27 2005-12-29 Shipley Co., L.L.C., Marlborough Entfernungsmittel für Polymer
JP2002069495A (ja) * 2000-06-16 2002-03-08 Kao Corp 洗浄剤組成物
US6641678B2 (en) * 2001-02-15 2003-11-04 Micell Technologies, Inc. Methods for cleaning microelectronic structures with aqueous carbon dioxide systems
JP2003179011A (ja) * 2001-12-10 2003-06-27 Asahi Kasei Corp 半導体基板の製造方法
FR2842755B1 (fr) * 2002-07-23 2005-02-18 Soitec Silicon On Insulator Rincage au moyen d'une solution de tensioactif apres planarisation mecano-chimique d'une tranche

Also Published As

Publication number Publication date
CN1823401A (zh) 2006-08-23
TW200511425A (en) 2005-03-16
JP4545745B2 (ja) 2010-09-15
WO2005008739A3 (en) 2005-07-21
JP2007535122A (ja) 2007-11-29
WO2005008739A2 (en) 2005-01-27
CN100424829C (zh) 2008-10-08
US20050009359A1 (en) 2005-01-13
TWI353018B (en) 2011-11-21
US7018939B2 (en) 2006-03-28
EP1647048A2 (en) 2006-04-19

Similar Documents

Publication Publication Date Title
US6248704B1 (en) Compositions for cleaning organic and plasma etched residues for semiconductors devices
EP1572833B1 (en) Supercritical carbon dioxide/chemical formulation for ashed and unashed aluminum post-etch residue removal
US6235693B1 (en) Lactam compositions for cleaning organic and plasma etched residues for semiconductor devices
JP6088431B2 (ja) 化合物半導体ウエハーのクリーニング方法
JP7474765B2 (ja) エッチング組成物
JP2007019506A (ja) 半導体基板用洗浄液組成物、該洗浄液組成物の製造方法、該洗浄液組成物を用いた半導体基板の洗浄方法、および該洗浄方法を含む半導体素子の製造方法
EP1684337A1 (en) Cleaning composition for semiconductor containing unsaturated dicarboxylic acid and ethylene urea and cleaning method
US5863344A (en) Cleaning solutions for semiconductor devices
KR100250002B1 (ko) 반도체 기판용 저표면장력 세정조성물
CN102138202B (zh) 残渣剥离液组合物及使用其的半导体元件的洗涤方法
JP2009503879A (ja) 多孔質低誘電率構造のポアシーリング及びクリーニング
KR20050085663A (ko) 구리 배선 및(또는) 막의 연마 및(또는) 세정 방법 및 이를위한 조성물
KR20050085661A (ko) 구리 배선 및(또는) 막의 연마 및(또는) 세정 방법 및 이를위한 조성물
KR20060034699A (ko) 에칭 후 잔류물들에 대한 미셀러 기술
TW201923040A (zh) 蝕刻組成物
CN100463117C (zh) 半导体元件清洗用组合物、半导体元件及其制造方法
US7151058B2 (en) Etchant for etching nitride and method for removing a nitride layer using the same
KR101191895B1 (ko) 포토레지스트 잔사 제거용 액상 조성물과 상기 조성물을사용한 반도체 회로 소자 제조공정
KR19980081052A (ko) 반도체 세척액과 그것을 이용하여 반도체 장치를 만드는 방법
US20070181532A1 (en) Cmp clean process for high performance copper/low-k devices
CN106033711A (zh) 基底的清洁方法
JP4758187B2 (ja) フォトレジスト残渣及びポリマー残渣除去液
JP4322070B2 (ja) 半導体基板の洗浄方法
JP5125636B2 (ja) 半導体ドライプロセス後の残渣除去液及びそれを用いた残渣除去方法
KR19990009344A (ko) 세정용액 및 이를 이용한 세정방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application