KR20060034156A - 플라즈마 디스플레이 패널 - Google Patents

플라즈마 디스플레이 패널 Download PDF

Info

Publication number
KR20060034156A
KR20060034156A KR1020040083311A KR20040083311A KR20060034156A KR 20060034156 A KR20060034156 A KR 20060034156A KR 1020040083311 A KR1020040083311 A KR 1020040083311A KR 20040083311 A KR20040083311 A KR 20040083311A KR 20060034156 A KR20060034156 A KR 20060034156A
Authority
KR
South Korea
Prior art keywords
electrode
sustain
scan
upper substrate
electrodes
Prior art date
Application number
KR1020040083311A
Other languages
English (en)
Inventor
이붕주
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020040083311A priority Critical patent/KR20060034156A/ko
Priority to JP2005301943A priority patent/JP2006120633A/ja
Priority to US11/251,818 priority patent/US7477018B2/en
Priority to CNB2005101140698A priority patent/CN100466039C/zh
Priority to EP05256465A priority patent/EP1648014A1/en
Publication of KR20060034156A publication Critical patent/KR20060034156A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/22—Electrodes, e.g. special shape, material or configuration
    • H01J11/24—Sustain electrodes or scan electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/22—Electrodes, e.g. special shape, material or configuration
    • H01J11/32—Disposition of the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/10—AC-PDPs with at least one main electrode being out of contact with the plasma
    • H01J11/12—AC-PDPs with at least one main electrode being out of contact with the plasma with main electrodes provided on both sides of the discharge space
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2211/00—Plasma display panels with alternate current induction of the discharge, e.g. AC-PDPs
    • H01J2211/20—Constructional details
    • H01J2211/22—Electrodes
    • H01J2211/32—Disposition of the electrodes
    • H01J2211/323—Mutual disposition of electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Gas-Filled Discharge Tubes (AREA)

Abstract

본 발명은 스캔전극 또는 서스테인전극의 배치구조 또는 방전셀 내의 전극구조를 개선한 플라즈마 디스플레이 패널에 관한 것으로서, 플라즈마 디스플레이 패널의 휘도편차를 줄이는 효과가 있다.
이러한 본 발명은 상부기판과, 상부기판 상에 형성된 다수의 스캔전극 및 서스테인전극을 구비하며, 상부기판의 중앙부에 위치하는 상기 스캔전극간의 간격 및 서스테인전극간의 간격은 상부기판의 하측부 또는 상측부에 위치하는 스캔전극간의 간격 및 서스테인전극간의 간격보다 각각 작은 것을 특징으로 한다.
또한, 본 발명은 상부기판과, 상부기판 상에 형성된 다수의 스캔전극 및 서스테인전극을 구비하며, 스캔전극과 상기 서스테인전극은 각각 투명전극과 버스전극으로 이루어지고, 상부기판의 중앙부에 위치하는 스캔전극과 서스테인전극 사이의 간격은 상부기판의 하측부 또는 상측부에 위치하는 스캔전극과 서스테인전극 사이의 간격보다 작은 것을 특징으로 한다.
플라즈마 디스플레이 패널, 휘도편차, 스캔전극, 서스테인전극, 전극배치구조, 방전셀, 투명전극, 인덕턴스

Description

플라즈마 디스플레이 패널{Plasma Display Panel}
도 1은 일반적인 플라즈마 디스플레이 패널의 구조를 도시한 도.
도 2는 종래 플라즈마 디스플레이 패널의 전극배치 구조를 나타낸 도.
도 3은 종래 플라즈마 디스플레이 패널의 방전셀 내에서의 전극구조를 나타낸 도.
도 4는 종래 플라즈마 디스플레이 패널 각 부분에서의 휘도를 설명하기 위한 도.
도 5는 본 발명에 따른 플라즈마 디스플레이 패널의 전극배치 구조를 설명하기 위한 도.
도 6은 도 5의 전극배치 구조를 가지는 플라즈마 디스플레이 패널 각 부분에서의 휘도를 설명하기 위한 도.
도 7은 본 발명에 따른 플라즈마 디스플레이 패널의 또 다른 전극배치 구조를 설명하기 위한 도.
도 8은 본 발명에 따른 플라즈마 디스플레이 패널의 방전셀 내의 전극구조를 나타낸 도.
도 9는 도 8의 전극구조를 가지는 플라즈마 디스플레이 패널 각 부분에서의 휘도를 설명하기 위한 도.
<도면의 주요 부분에 대한 부호의 설명>
100 : 상부기판 101 : 스캔전극
102 : 서스테인전극 103 : 유전체층
104 : 보호층 110 : 하부기판
111 : 격벽 112 : 어드레스전극
113 : 형광체 114 : 백색 유전체
본 발명은 플라즈마 디스플레이 패널에 관한 것으로, 보다 상세하게는 전극의 구조를 개선하여 패널전체의 휘도편차를 감소시키는 플라즈마 디스플레이 패널에 관한 것이다.
일반적으로 플라즈마 디스플레이 패널은 상부기판과 하부기판 사이에 형성된 격벽이 하나의 단위 셀을 이루는 것으로, 각 셀 내에는 네온(Ne), 헬륨(He) 또는 네온 및 헬륨의 혼합기체(Ne+He)와 같은 주 방전 기체와 소량의 크세논을 함유하는 불활성 가스가 충진되어 있다. 고주파 전압에 의해 방전이 될 때, 불활성 가스는 진공자외선(Vacuum Ultraviolet rays)을 발생하고 격벽 사이에 형성된 형광체를 발광시켜 화상이 구현된다. 이와 같은 플라즈마 디스플레이 패널은 얇고 가벼운 구성이 가능하므로 차세대 표시장치로서 각광받고 있다.
도 1은 일반적인 플라즈마 디스플레이 패널의 구조를 도시한 도이다. 도시된 바와 같이, 플라즈마 디스플레이 패널은 화상이 디스플레이 되는 표시면인 상부기판(100) 및 배면을 이루는 하부기판(110)이 일정거리를 사이에 두고 평행하게 결합된다.
상부기판(100)은 하나의 방전셀에서 상호 방전시키고 셀의 발광을 유지하기 위한 스캔 전극(101) 및 서스테인 전극(102), 즉 투명한 ITO 물질로 형성된 투명 전극(a)과 금속재질로 제작된 버스 전극(b)으로 구비된 스캔전극(101) 및 서스테인전극(102)이 쌍을 이뤄 형성된다. 스캔전극(101) 및 서스테인전극(102)은 방전 전류를 제한하며 전극 쌍 간을 절연시켜주는 하나 이상의 유전체층(103)에 의해 덮혀지고, 유전체층(103) 상면에는 방전 조건을 용이하게 하기 위하여 산화마그네슘(MgO)을 증착한 보호층(104)이 형성된다.
하부기판(110)은 복수개의 방전 공간 즉, 방전셀을 형성시키기 위한 스트라이프 타입(또는 웰 타입)의 격벽(111)이 평행을 유지하여 배열된다. 또한, 어드레스 방전을 수행하여 진공자외선을 발생시키는 다수의 어드레스 전극(112)이 격벽(111)에 대해 평행하게 배치된다. 하부기판(110)의 상측면에는 어드레스 방전시 화상표시를 위한 가시광선을 방출하는 R, G, B 형광체(113)가 도포된다. 어드레스전극(112) 및 형광체(113) 사이에는 어드레스전극(112)을 보호하고 형광체(113)에서 방출되는 가시광선을 상부기판(100)으로 반사시키는 백색 유전체(114)가 형성된다.
도 2는 종래 플라즈마 디스플레이 패널의 전극배치 구조를 나타낸 도면이다. 도시된 바와 같이, 종래 플라즈마 디스플레이 패널의 전극배치 구조는 상부기판(100)에 복수의 스캔전극(Y1~Yn)과 서스테인전극(Z1~Zn)이 각각 쌍을 이뤄 배치된 다. 또한 스캔전극 및 서스테인전극은 소정의 전극 패드(21)에서부터 시작하여 상부기판(100)까지 연결된다. 이때, 복수의 스캔전극들 간의 사이 간격은 상부기판(100)전체에서 오차범위 내에서 동일하게 유지되고, 복수의 서스테인전극들 간의 사이 간격도 상부기판(100)전체에서 오차범위 내에서 동일하게 유지되고 또한 각 전극쌍을 이루는 스캔전극과 서스테인전극의 사이의 간격도 일정하게 유지된다. 이러한 전극배치구조를 가지는 종래 플라즈마 디스플레이 패널의 방전셀 내에서의 전극구조를 살펴보면 다음 도 3과 같다.
도 3은 종래 플라즈마 디스플레이 패널의 방전셀 내에서의 전극구조를 나타낸 도면이다. 도시된 바와 같이, 종래 플라즈마 디스플레이 패널의 방전셀 내에서의 전극구조는 방전셀 내의 양쪽지점에 스캔전극(101) 및 서스테인전극(102)의 버스전극(b)이 각각 형성되어 있고, 각 버스전극(b)이 형성된 양쪽 지점에 다각형상의 스캔전극(101)의 투명전극(a)과 서스테인전극(102)의 투명전극(a)이 각각 위치하여 방전셀의 중심부를 사이에 두고 서로 마주보도록 이루어진다. 또한, 이에 대응되는 어드레스전극(112)은 각 방전셀 내의 버스전극(b) 및 투명전극(a)들과 방전 공간을 사이에 두고 소정거리만큼 이격된 상태에서 버스전극(b) 및 투명전극(a)들과 교차되게 이루어진다. 또한, 도시하지는 않았지만 방전셀 내의 스캔전극(101) 및 서스테인전극(102)의 투명전극(a) 사이에는 방전시 R, G, B 의 빛을 발광하는 소정의 형광물질이 도포되어 있다. 이러한 방전셀 내의 전극구조를 가지는 종래 플라즈마 디스플레이 패널은 스캔전극(101)과 서스테인전극(102)의 각 투명전극(a)으로 전압이 인가되어 방전셀 내의 스캔전극(101)과 서스테인전극(102)의 투명전극 (a) 사이에 도포된 소정의 형광물질이 발광하고, 이러한 과정을 통해 화상이 패널(20)상에 표시된다.
이러한 종래 전극구조를 가지는 플라즈마 디스플레이 패널 각 부분에서 구현되는 휘도를 도 4를 결부시켜 설명하면 다음과 같다.
동일한 신호, 예컨대 180V, 1.14A의 신호가 각 스캔전극 및 서스테인전극에 인가되었을 경우에 상부기판(100)의 A1~A5구간에서는 평균 159.2의 휘도가 구현되고, A6~A10구간에서는 평균156.2의 휘도가 구현되고, A11~A15구간에서는 평균 153의 휘도가 구현되고, A16~A20구간에서는 평균 157.4의 휘도가 구현되고, A21~A25구간에서는 평균 160.8의 휘도가 구현된다. 이와 같이, 동일한 신호가 각각의 스캔전극 또는 서스테인전극에 인가되었을 경우에 상부기판(100)의 세로방향의 부분별로 구현되는 휘도가 서로 다른 이유는 전극 패드(21)로부터 상부기판(100)까지의 각 스캔전극 또는 서스테인전극의 길이가 서로 다르기 때문이다. 즉, 전극 패드(21)로부터 상부기판(100)까지의 전극의 길이는 패널의 중앙부분(A11~A15)에 배치된 전극이 상대적으로 짧고, 반면에 상부기판(100)의 하측부분(A21~A25) 및 상부기판(100)의 상측부분(A1~A5)에 배치된 전극이 상대적으로 길어, 서로간의 전극 길이의 차이에 의해 인덕턴스(Inductance)의 차이가 발생되기 때문이다. 보다 상세히 살펴보면, 전극의 길이가 상대적으로 길어 인덕턴스 성분이 상대적으로 많은 상부기판(100)의 상측부분 또는 하측부분에서 스캔전극 또는 서스테인전극에 인가되는 전류량이 증가하는 경우에는 상대적으로 많은 인덕턴스 성분에 의한 역기전력이 음의 값을 갖게 되어 기존의 인가전압보다 낮아지고, 이에 반해 전류량이 감소하는 경우 에는 상대적으로 많은 인덕턴스 성분에 의한 역기전력이 양의 값을 갖게 되어 기존의 인가전압보다 더 높아지게 되기 때문이다.
이에 따라, 동일한 신호가 각각의 스캔전극 또는 서스테인전극에 인가되었을 경우에 상부기판(100)의 세로방향의 부분별로 구현되는 휘도가 서로 달라져 플라즈마 디스플레이 패널에 세로방향의 휘도편차가 발생된다.
이러한 문제를 해결하기 위해 본 발명은 서로 상이한 인덕턴스를 가지는 각각의 스캔전극 및 서스테인전극에 동일한 크기의 신호가 인가되더라도 세로방향의 휘도편차를 감소시킬 수 있는 플라즈마 디스플레이 패널을 제공하는데 그 목적이 있다.
이러한 목적을 이루기 위한 본 발명은 상부기판과, 상기 상부기판 상에 형성된 다수의 스캔전극 및 서스테인전극을 구비하며, 상기 상부기판의 중앙부에 위치하는 상기 스캔전극간의 간격 및 서스테인전극간의 간격은 상기 상부기판의 하측부 또는 상측부에 위치하는 스캔전극간의 간격 및 서스테인전극간의 간격보다 각각 작은 것을 특징으로 한다.
상기 상부기판을 세로방향으로 각각 동일한 길이를 가지는 복수의 영역으로 구분하였을 경우, 각 영역에 포함된 상기 스캔전극간의 간격 및 상기 서스테인전극간의 간격은 각각 동일하고, 상기 상부기판의 중앙부에 위치하는 영역에 포함된 스캔전극간의 간격 및 서스테인전극간의 간격은 상기 상부기판의 상측부 또는 하측부 에 위치하는 영역에 포함된 스캔전극간의 간격 및 서스테인전극간의 간격보다 각각 더 작게 형성된 것을 특징으로 한다.
상기 상부기판의 각 영역에 포함된 스캔전극간의 간격 및 서스테인전극간의 간격은 각 영역별로 상기 상부기판의 중앙부에서 상측부 또는 하측부로 갈수록 각각 일정한 증가량으로 커지는 것을 특징으로 한다.
상기 스캔전극과 서스테인전극 사이의 간격은 상기 상부기판의 전체에서 동일한 것을 특징으로 한다.
상부기판과, 상기 상부기판 상에 형성된 다수의 스캔전극 및 서스테인전극을 구비하며, 상기 스캔전극과 상기 서스테인전극은 각각 투명전극과 버스전극으로 이루어지고, 상기 상부기판의 중앙부에 위치하는 스캔전극과 서스테인전극 사이의 간격은 상기 상부기판의 하측부 또는 상측부에 위치하는 스캔전극과 서스테인전극 사이의 간격보다 작은 것을 특징으로 한다.
상기 상부기판의 중앙부에 위치하는 상기 스캔전극의 투명전극과 상기 서스테인전극의 투명전극 사이의 간격은 상기 상부기판의 하측부 또는 상측부에 위치하는 상기 스캔전극의 투명전극과 상기 서스테인전극의 투명전극 사이의 간격보다 작은 것을 특징으로 한다.
상기 상부기판을 세로방향으로 각각 동일한 길이를 가지는 복수의 영역으로 구분하는 경우, 각 영역에 포함된 상기 스캔전극의 투명전극과 상기 서스테인전극의 투명전극 사이의 간격은 동일하고 상전 복수의 영역 중 상부기판의 중앙부에 위치하는 영역에 포함된 상기 스캔전극의 투명전극과 상기 서스테인전극의 투명전극 사이의 간격은 상기 상부기판의 상측부 또는 하측부에 위치하는 영역에 포함된 스캔전극의 투명전극과 서스테인전극의 투명전극 사이의 간격보다 더 작게 형성된 것을 특징으로 한다.
상기 상부기판의 각 영역에 포함된 스캔전극의 투명전극과 서스테인전극의 투명전극 사이의 간격은 각 영역별로 상기 상부기판의 중앙부에서 상측부 또는 하측부로 갈수록 일정한 증가량으로 커지는 것을 특징으로 한다.
이하 첨부된 도면을 참조하여 본 발명의 플라즈마 디스플레이 패널을 상세히 설명한다.
도 5는 본 발명에 따른 플라즈마 디스플레이 패널의 전극배치 구조를 설명하기 위한 도면이다. 도 5를 살펴보면, 본 발명의 플라즈마 디스플레이 패널의 전극배치 구조는 상부기판(50)에 복수의 스캔전극(Y1~Yn)과 서스테인전극(Z1~Zn)이 각각 스캔, 서스테인전극쌍을 이뤄 배치된다. 또한 스캔전극 및 서스테인전극은 전극 패드(51)에서부터 시작하여 상부기판(50)까지 연결되는 형태이다.
여기서 상부기판(50)의 세로방향으로의 중앙부에 위치하는 스캔전극간의 간격 및 서스테인전극간의 간격은 하측부 또는 상측부에 위치하는 스캔전극간의 간격 및 서스테인전극간의 간격보다 각각 작다. 또한, 상부기판(50)의 세로방향의 스캔전극간의 간격 및 서스테인전극간의 간격은 각각 모두 다르다.
바람직하게는 각 스캔 및 서스테인전극쌍 내에서의 스캔전극과 서스테인전극 사이의 간격, 즉 각 방전셀 내의 투명전극간의 간격은 일정하게 유지되고, 또한 상부기판(50)의 세로방향의 정 중앙부에서 스캔전극간의 간격 및 서스테인전극간의 간격이 각각 가장 작고(d), 상부기판(50)의 세로방향의 하측부 또는 상측부로 갈수록 스캔전극간의 간격 및 서스테인전극간의 간격이 점점 증가한다. 또한 상부기판(50)의 세로방향의 하측부 또는 상측부로 갈수록 증가하는 각각의 스캔전극간의 간격 및 서스테인전극간의 간격의 증가량은 (Δd)로 일정하게 유지되는 것이 더욱 바람직하다. 예를 들어, 상부기판(50)의 세로방향의 정 중앙에 위치하는 두 개의 스캔전극간의 간격 및 서스테인전극간의 간격이 각각 d라고 가정하면, 그 아래 또는 위의 스캔전극간의 간격 및 서스테인전극간의 간격은 각각 d+Δd로 상부기판(50)의 정 중앙에 위치하는 두 개의 스캔전극 또는 서스테인전극간의 간격보다 각각 Δd만큼 크다. 또한, 그 다음의 스캔전극간의 간격 및 서스테인전극간의 간격은 각각 d+2Δd로 이전의 스캔전극간의 간격 및 서스테인전극간의 간격보다 각각 Δd만큼 크다.
여기서는 각각의 스캔전극간의 간격 및 서스테인전극간의 간격의 증가량은 Δd로 일정하게 유지, 즉 각각의 스캔전극간의 간격 및 서스테인전극간의 간격이 Δd씩 증가되는 것만을 설명하였지만 각각의 스캔전극간의 간격 및 서스테인전극간의 간격의 증가량은 서로 상이할 수도 있다. 예를 들어, 상부기판(50)의 세로방향의 정 중앙에 위치하는 두 개의 스캔전극간의 간격 및 서스테인전극간의 간격이 각각 d라고 가정하면, 그 아래 또는 위의 스캔전극간의 간격 및 서스테인전극간의 간격은 각각 d+Δd로 상부기판(50)의 정 중앙에 위치하는 두 개의 스캔전극 또는 서스테인전극간의 간격보다 각각 Δd만큼 크고, 그 다음의 스캔전극간의 간격 및 서스테인전극간의 간격은 각각 d+4Δd로 이전의 스캔전극간의 간격 및 서스테인전극 간의 간격보다 각각 3Δd만큼 크게 할 수도 있다.
이러한 도 5의 전극배치 구조를 가지는 본 발명의 플라즈마 디스플레이 패널의 각 부분에서 구현되는 휘도를 도 6을 결부시켜 살펴보면 다음과 같다.
동일한 신호, 예컨대 180V, 1.14A의 신호가 각 스캔전극 및 서스테인전극에 인가되었을 경우에 상부기판(50)의 A1~A5구간에서는 평균 156의 휘도가 구현되고, A6~A10구간에서는 평균156.2의 휘도가 구현되고, A11~A15구간에서는 평균 157의 휘도가 구현되고, A16~A20구간에서는 평균 156.6의 휘도가 구현되고, A21~A25구간에서는 평균 156.6의 휘도가 구현된다. 이와 같이, 본 발명의 플라즈마 디스플레이 패널은 동일한 신호가 각각의 스캔전극 또는 서스테인전극에 인가되더라도, 상부기판(50)의 세로방향으로 상대적으로 적은 오차범위 내에서 일치하는 휘도를 구현한다. 즉, 플라즈마 디스플레이 패널에서 세로방향의 휘도편차가 감소된다. 이렇게 상대적으로 휘도편차가 감소된 이유는 전극 패드(51)로부터 상부기판(50)까지의 각 스캔전극 또는 서스테인전극의 길이가 서로 다르지만, 상부기판(50)의 세로방향의 중앙부에 위치하는 방전셀의 개수가 하측부 또는 상측보다 더 많아지기 때문이다. 즉, 전극 패드(51)로부터 상부기판(50)까지의 전극의 길이는 패널의 중앙부분(A11~A15)에 배치된 전극이 상대적으로 짧고, 반면에 상부기판(50)의 하측부분(A21~A25) 및 상부기판(50)의 상측부분(A1~A5)에 배치된 전극이 상대적으로 길기 때문에, 즉 서로 각 스캔, 서스테인전극들이 서로 상이한 인덕턴스(Inductance)를 가지기 때문에 발생되는 인가전압의 차이에 의한 각 스캔, 서스테인전극쌍 별로 세로방향으로의 휘도차이가 발생하지만, 중앙부에는 세로방향의 휘도차를 극복할 만 큼의 충분한 양의 방전셀, 즉 스캔, 서스테인전극쌍들이 하측부 또는 상측부에 비해 더 많이 형성되어 휘도차이를 보상하기 때문이다.
한편, 전술한 도 5 내지 도 6에서는 상부기판의 세로방향의 스캔전극간의 간격 및 서스테인전극간의 간격은 각각 모두 다른 경우만을 도시하고 설명하였지만, 이와는 다르게 전극을 배치하여 플라즈마 디스플레이 패널의 세로방향의 휘도편차를 감소시킬 수도 있다. 이러한 플라즈마 디스플레이 패널의 또 다른 전극 배치구조를 살펴보면 다음 도 7과 같다.
도 7은 본 발명에 따른 플라즈마 디스플레이 패널의 또 다른 전극배치 구조를 설명하기 위한 도면이다. 도 7을 살펴보면, 본 발명의 플라즈마 디스플레이 패널의 또 다른 전극배치 구조는, 상부기판(70)에 복수의 스캔전극(Y1~Yn)과 서스테인전극(Z1~Zn)이 각각 스캔, 서스테인전극쌍을 이뤄 배치되고, 또한 스캔전극 및 서스테인전극은 전극 패드(71)에서부터 시작하여 상부기판(70)까지 연결되는 형태인 것은 도 5의 경우와 동일한지만, 상부기판(70)을 세로방향으로 각각 동일한 길이를 가지는 복수의 영역(S1, S2, S3, S4, S5)으로 구분하였을 경우, 각 영역(S1, S2, S3, S4, S5)에 포함된 스캔전극간의 간격 및 서스테인전극간의 간격은 각각 동일하고, 상부기판(70)의 중앙부에 위치하는 영역(S3)에 포함된 스캔전극간의 간격 및 서스테인전극간의 간격은 상부기판(70)의 상측부 또는 하측부에 위치하는 영역(S1, S2, S4, S5)에 포함된 스캔전극간의 간격 및 서스테인전극간의 간격보다 각각 더 작게 형성된다.
바람직하게는, 각 스캔, 서스테인전극쌍 내에서의 스캔전극과 서스테인전극 사이의 간격, 즉 각 방전셀 내의 투명전극간의 간격은 일정하게 유지되고, 또한 상부기판(70)의 세로방향의 정 중앙, 즉 중앙부에 위치한 영역(S3)에 포함된 스캔전극간의 간격 및 서스테인전극간의 간격이 각각 가장 작고, 상부기판(70)의 하측부 또는 상측부에 위치하는 영역(S1, S2, S4, S5)으로 갈수록 스캔전극간의 간격 및 서스테인전극간의 간격이 점점 증가한다. 또한 상부기판(70)의 세로방향의 하측부 또는 상측부에 위치하는 영역(S1, S2, S4, S5)으로 갈수록 증가하는 각각의 스캔전극간의 간격 및 서스테인전극간의 간격의 증가량은 (Δd)로 일정하게 유지되는 것이 더욱 바람직하다. 예를 들면, 상부기판(70)의 세로방향의 정 중앙, 즉 중앙부에 위치하는 영역(S3)에 포함된 스캔전극간의 간격 및 서스테인전극간의 간격이 각각 d라고 가정하면, 그 아래 또는 위에 위치하는 영역(S2, S4)에 포함된 스캔전극간의 간격 및 서스테인전극간의 간격은 각각 d+Δd로 상부기판(70)의 정 중앙에 위치하는 영역(S3)에 포함된 스캔전극간의 간격 및 서스테인전극간의 간격보다 Δd만큼 크다. 또한, 그 다음의 영역(S1, S5)에 포함된 스캔전극간의 간격 및 서스테인전극간의 간격은 각각 d+2Δd로 이전 영역(S2, S4)에 포함된 스캔전극간의 간격 및 서스테인전극간의 간격보다 각각 Δd만큼 크다.
여기서는 각각의 영역(S1, S2, S3, S4, S5)의 스캔전극간의 간격 및 서스테인전극간의 간격의 증가량은 Δd로 일정하게 유지, 즉 각 영역(S1, S2, S3, S4, S5)별로 스캔전극과 서스테인전극간의 간격이 Δd씩 증가되지만 각각의 영역(S1, S2, S3, S4, S5)의 스캔전극간의 간격 및 서스테인전극간의 간격의 증가량은 서로 상이할 수도 있다. 예를 들어, 상부기판(50)의 세로방향의 정 중앙, 즉 중앙부에 위치하는 영역(S3)에 포함된 두 개의 스캔전극간의 간격 및 서스테인전극간의 간격이 각각 d라고 가정하면, 그 아래 또는 위의 영역(S2, S4)의 스캔전극간의 간격 및 서스테인전극간의 간격은 각각 d+Δd로 상부기판(50)의 정 중앙, 즉 중앙부에 위치하는 영역(S3)에 포함된 두 개의 스캔전극 또는 서스테인전극간의 간격보다 각각 Δd만큼 크고, 그 다음의 영역(S1, S5)의 스캔전극간의 간격 및 서스테인전극간의 간격은 각각 d+4Δd로 이전 영역(S2, S4)의 스캔전극간의 간격 및 서스테인전극간의 간격보다 각각 3Δd만큼 크게 할 수도 있다.
이러한 전극배치 구조를 가지는 본 발명의 플라즈마 디스플레이 패널은 도 5 내지 도 6의 경우와 유사하게 전극 패드(71)로부터 상부기판(70)까지의 각 스캔전극 또는 서스테인전극의 길이가 서로 다르지만, 즉 각 스캔, 서스테인전극들이 서로 상이한 인덕턴스를 가지지만 상부기판(70)의 세로방향의 중앙부에 위치하는 영역의 스캔, 서스테인전극쌍, 즉 방전셀의 개수가 하측부 또는 상측부에 위치하는 영역보다 더 많아지기 때문에 휘도편차를 보상한다.
한편, 전술한 경우들에서는 스캔, 서스테인전극쌍들의 배치구조를 개선하여 플라즈마 디스플레이 패널의 휘도편차를 보상하였지만, 이와는 다르게 방전셀 내의 전극구조를 개선하여 플라즈마 디스플레이 패널의 휘도편차를 보상할 수도 있다. 이러한 방법으로 휘도편차를 보상하는 플라즈마 디스플레이 패널의 방전셀 내의 전극구조를 살펴보면 다음 도 8과 같다.
도 8은 본 발명의 플라즈마 디스플레이 패널의 방전셀 내의 전극구조를 나타낸 도면이다. 도시된 바와 같이, 본 발명의 플라즈마 디스플레이 패널의 방전셀 내 의 전극구조는, 스캔전극(101)과 서스테인전극(102)은 각각 투명전극(a)과 버스전극(b)으로 이루어지고, 상부기판의 세로방향으로 중앙부에 위치하는 방전셀(80) 내의 스캔전극(101)과 서스테인전극(102) 사이의 간격은 하측부 또는 상측부에 위치하는 방전셀(81, 82) 내의 스캔전극(101)과 서스테인전극(102) 사이의 간격보다 작도록 형성된다. 여기서, 부호 80의 방전셀은 상부기판의 중앙부에 위치한 방전셀이고, 부호 81의 방전셀은 부호 80의 방전셀의 아래 또는 위에 위치하는 방전셀이고, 부호 82의 방전셀은 중심의 반대 방향으로 부호 81의 방전셀의 아래 또는 위에 위치하는 방전셀이다.
바람직하게는, 상부기판의 중앙부에 위치한 방전셀(80) 내의 스캔전극(101)의 투명전극(a)과 서스테인전극(102)의 투명전극(a) 사이의 간격이 상부기판의 하측부 또는 상측부에 위치하는 방전셀(81, 82) 내의 스캔전극(101)의 투명전극(a)과 서스테인전극(102)의 투명전극(a) 사이의 간격보다 작다. 여기서, 스캔전극(101)의 투명전극(a)과 서스테인전극(102)의 투명전극(b)의 크기를 증가시키거나 감소시키면서 투명전극(a) 간의 간격을 조절한다. 이와는 다르게 투명전극(a)의 크기는 일정하게 유지시키는 상태에서 스캔전극(101)과 서스테인전극(102) 간의 사이 간격을 감소시킴으로서 스캔전극(101)의 투명전극(a)과 서스테인전극(102)의 투명전극(b) 사이의 간격을 조절할 수도 있다. 그러나 스캔전극(101)의 투명전극(a)과 서스테인전극(102)의 투명전극(b)의 크기를 증가시키거나 감소시키면서 투명전극(a) 간의 간격을 조절하는 방법이 방전전압을 조절하기 수월하기 때문에 더욱 바람직하다.
또한, 각 방전셀(80, 81, 82) 간의 간격은 일정하게 유지되고, 스캔전극 (101)의 투명전극(a)과 서스테인전극(102)의 투명전극(a) 사이 간격은 각각의 방전셀(80, 81, 82)별로 모두 다르고, 방전셀 내의 스캔전극(101)의 투명전극(a)과 서스테인전극(102)의 투명전극(a) 사이 간격은 상부기판의 중앙부에 위치하는 방전셀(80)에서부터 상측부 또는 하측부에 위치하는 방전셀(81, 82)로 갈수록 일정한 변화량으로 커지는 것이 더욱 바람직하다. 여기서, 상부기판의 세로방향의 하측부 또는 상측부에 위치하는 방전셀(81, 82)로 갈수록 증가하는 스캔전극(101)의 투명전극(a)과 서스테인전극(102)의 투명전극(a) 사이 간격의 증가량은 (Δd)로 일정하게 유지되는 것이 또한 더욱 바람직하다. 예를 들면, 상부기판의 세로방향의 정 중앙에 위치하는 방전셀(80)의 스캔전극(101)의 투명전극(a)과 서스테인전극(102)의 투명전극(a) 사이 간격이 d라고 가정하면, 그 아래 또는 위에 위치하는 방전셀(81)의 스캔전극(101)의 투명전극(a)과 서스테인전극(102)의 투명전극(a) 사이 간격은 각각 d+Δd로 상부기판의 정 중앙, 즉 중앙부에 위치하는 방전셀(80)의 스캔전극(101)의 투명전극(a)과 서스테인전극(102)의 투명전극(a) 사이 간격보다 Δd만큼 크고, 그 다음 방전셀(82)의 스캔전극(101)의 투명전극(a)과 서스테인전극(102)의 투명전극(a) 사이 간격은 각각 d+2Δd로 이전의 방전셀(81)의 스캔전극(101)의 투명전극(a)과 서스테인전극(102)의 투명전극(a) 사이 간격보다 Δd만큼 크다.
여기서는 각 방전셀(80, 81, 82)의 스캔전극(101)의 투명전극(a)과 서스테인전극(102)의 투명전극(a) 사이 간격의 증가량은 Δd씩 증가된 것만을 설명하였지만, 각각의 증가량은 서로 상이할 수 있다.
이러한 방전셀 내의 전극구조를 가지는 본 발명의 플라즈마 디스플레이 패널 은 상부기판의 세로방향의 중앙부에 위치하는 방전셀 내에서의 투명전극(a)들 사이 간격이 상대적으로 좁아 동일한 신호에 의한 발광량이 상대적으로 더 많아지므로 플라즈마 디스플레이 패널의 세로방향의 휘도편차를 보상한다. 이러한 방전셀 내의 전극구조를 가지는 본 발명의 플라즈마 디스플레이 패널의 각 부분에서 구현되는 휘도를 살펴보면 다음 도 9와 같다.
도 9는 도 8의 전극구조를 가지는 플라즈마 디스플레이 패널 각 부분에서의 휘도를 설명하기 위한 도면이다. 도 9를 살펴보면, 동일한 신호, 예컨대 180V, 1.14A의 신호가 각 스캔전극 및 서스테인전극에 인가되고, 상부기판이 도 5 또는 도 7과 같이 A1~A25의 구간으로 나누어진다고 가정하면, 상부기판의 A1~A5구간에서는 평균 156.8의 휘도가 구현되고, A6~A10구간에서는 평균157.4의 휘도가 구현되고, A11~A15구간에서는 평균 157.6의 휘도가 구현되고, A16~A20구간에서는 평균 156.6의 휘도가 구현되고, A21~A25구간에서는 평균 156.8의 휘도가 구현된다. 이와 같이, 본 발명의 플라즈마 디스플레이 패널은 동일한 신호가 각각의 스캔전극 또는 서스테인전극에 인가되더라도, 상부기판의 세로방향의 부분별로 상대적으로 적은 오차범위 내에서 일치하는 휘도를 구현한다. 즉, 플라즈마 디스플레이 패널에 세로방향의 휘도편차가 감소된다. 이렇게 상대적으로 휘도편차가 감소된 이유는 전극 패드(미도시)로부터 상부기판까지의 각 스캔전극 또는 서스테인전극의 길이가 서로 다르지만, 상부기판의 세로방향의 중앙부에 위치하는 방전셀 내의 스캔전극의 투명전극과 서스테인전극의 투명전극 사이의 간격이 더 좁아지고 또한, 각 투명전극의 총 면적이 증가하기 때문이다. 즉, 전극패드(미도시)로부터 상부기판까지의 전극의 길이는 패널의 중앙부분(A11~A15)에 배치된 전극이 상대적으로 짧고, 반면에 상부기판의 하측부분(A21~A25) 및 상부기판의 상측부분(A1~A5)에 배치된 전극이 상대적으로 길기 때문에, 즉 서로 각 스캔, 서스테인전극들이 서로 상이한 인덕턴스(Inductance)를 가지기 때문에 발생되는 인가전압의 차이에 의한 각 스캔, 서스테인전극쌍 별로 세로방향으로의 휘도차이가 발생하지만, 중앙부에 위치한 방전셀 내의 스캔전극의 투명전극과 서스테인전극의 투명전극 사이의 간격이 더 좁아지고, 또한 각 투명전극의 총 면적이 증가하여 각 스캔, 서스테인전극에 동일한 신호가 인가되더라도 세로방향의 휘도차를 극복할 만큼의 충분한 발광이 발생되기 때문이다. 이것은 투명전극 사이 간격이 좁아질수록 상대적으로 작은 크기의 전압으로도 쉽게 방전이 발생될 수 있고, 또한 투명전극의 면적이 증가하면 방전전압에 참여하는 벽전하가 상대적으로 더 많이 생성되는 특성에 따른 것이다.
한편, 전술한 도 8a 내지 도 8c에서는 상부기판의 세로방향의 스캔전극의 투명전극과 서스테인전극의 투명전극 사이의 간격은 각각 모두 다른 경우만을 도시하고 설명하였지만, 이와는 다르게 전극구조를 형성하여 플라즈마 디스플레이 패널의 세로방향의 휘도편차를 감소시킬 수도 있다.
이러한 플라즈마 디스플레이 패널의 또 다른 방전셀 내의 전극구조는 스캔, 서스테인전극쌍 간의 간격은 상부기판의 전체에서 동일한 상태를 유지하면서 상부기판을 세로방향으로 각각 동일한 길이를 가지는 복수의 영역, 예컨대 도 7의 경우에서와 같은 S1, S2, S3, S4, S5으로 구분하고, 구분한 각 영역에 포함된 방전셀 내의 스캔전극의 투명전극과 서스테인전극의 투명전극 사이의 간격은 각각 동일하 게 유지하는 상태에서 상부기판의 세로방향으로 중앙부에 위치하는 영역(S3)에 포함된 방전셀 내의 스캔전극의 투명전극과 서스테인전극의 투명전극 사이의 간격은 상부기판의 세로방향으로 상측부 또는 하측부에 위치하는 영역(S1, S2, S4, S5)에 포함된 방전셀 내의 스캔전극의 투명전극과 서스테인전극의 투명전극 사이의 간격보다 각각 더 작게 형성된다.
바람직하게는, 상부기판의 세로방향의 정 중앙부에 위치한 영역(S3)에 포함된 스캔전극의 투명전극과 서스테인전극의 투명전극 사이의 간격이 가장 작고, 상부기판의 세로방향의 하측부 또는 상측부에 위치하는 영역(S1, S2, S4, S5)으로 갈수록 방전셀 내의 스캔전극의 투명전극과 서스테인전극의 투명전극 사이의 간격이 점점 증가한다. 또한 상부기판의 세로방향의 하측부 또는 상측부에 위치하는 영역(S1, S2, S4, S5)으로 갈수록 증가하는 각각의 방전셀 내의 스캔전극의 투명전극과 서스테인전극의 투명전극 사이 간격의 증가량은 Δd로 일정하게 유지되는 것이 또한 더욱 바람직하다. 예를 들면, 상부기판의 세로방향의 정 중앙에 위치하는 영역(S3)에 포함된 방전셀 내의 스캔전극의 투명전극과 서스테인전극의 투명전극 사이의 간격이 d라고 가정하면, 세로방향으로 그 아래 또는 위에 위치하는 영역(S2, S4)에 포함된 방전셀 내의 스캔전극의 투명전극과 서스테인전극의 투명전극 사이의 간격은 d+Δd로 상부기판의 정 중앙에 위치하는 영역(S3)에 포함된 방전셀 내의 스캔전극의 투명전극과 서스테인전극의 투명전극 사이의 간격보다 Δd만큼 크고, 그 다음 영역(S1, S5)에 포함된 방전셀 내의 스캔전극의 투명전극과 서스테인전극의 투명전극 사이 간격은 d+2Δd로 이전의 영역(S2, S4)에 포함된 방전셀 내의 스캔전 극의 투명전극과 서스테인전극의 투명전극 사이 간격보다 Δd만큼 크다.
여기서는 각 영역(S1, S2, S3, S4, S5)에 포함된 방전셀 내의 스캔전극의 투명전극과 서스테인전극의 투명전극 사이 간격의 증가량은 Δd씩 증가된 것만을 설명하였지만, 각각의 증가량은 서로 상이할 수 있다.
이러한 방전셀 내의 전극구조를 가지는 본 발명의 플라즈마 디스플레이 패널은 상부기판의 세로방향의 중앙부에 위치하는 영역에 포함된 방전셀 내에서의 투명전극들 사이 간격이 상대적으로 좁아지고 또한, 투명전극의 총 면적이 증가하여 동일한 신호에 의한 발광량이 상대적으로 더 많아지므로 플라즈마 디스플레이 패널의 세로방향의 휘도편차를 보상한다.
이에 따라, 본 발명에 따른 플라즈마 디스플레이 패널은 각각의 스캔, 서스테인전극이 서로 상이한 인덕턴스를 가지더라도 세로방향의 휘도편차를 감소시킨다.
이상에서 보는 바와 같이, 본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다.
그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해되어야 하고, 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
이상에서 상세히 설명한 바와 같이 본 발명은 전극의 배치구조 또는 방전셀 내의 전극구조를 개선함으로써, 플라즈마 디스플레이 패널의 휘도편차를 감소시키는 효과가 있다.

Claims (8)

  1. 상부기판과,
    상기 상부기판 상에 형성된 다수의 스캔전극 및 서스테인전극을 구비하며,
    상기 상부기판의 중앙부에 위치하는 상기 스캔전극간의 간격 및 서스테인전극간의 간격은 상기 상부기판의 하측부 또는 상측부에 위치하는 스캔전극간의 간격 및 서스테인전극간의 간격보다 각각 작은 것을 특징으로 하는 플라즈마 디스플레이 패널.
  2. 제 1 항에 있어서,
    상기 상부기판을 세로방향으로 각각 동일한 길이를 가지는 복수의 영역으로 구분하였을 경우, 각 영역에 포함된 상기 스캔전극간의 간격 및 상기 서스테인전극간의 간격은 각각 동일하고, 상기 상부기판의 중앙부에 위치하는 영역에 포함된 스캔전극간의 간격 및 서스테인전극간의 간격은 상기 상부기판의 상측부 또는 하측부에 위치하는 영역에 포함된 스캔전극간의 간격 및 서스테인전극간의 간격보다 각각 더 작게 형성된 것을 특징으로 하는 플라즈마 디스플레이 패널.
  3. 제 2 항에 있어서,
    상기 상부기판의 각 영역에 포함된 스캔전극간의 간격 및 서스테인전극간의 간격은 각 영역별로 상기 상부기판의 중앙부에서 상측부 또는 하측부로 갈수록 각 각 일정한 증가량으로 커지는 것을 특징으로 하는 플라즈마 디스플레이 패널.
  4. 제 1 항에 있어서,
    상기 스캔전극과 서스테인전극 사이의 간격은 상기 상부기판의 전체에서 동일한 것을 특징으로 하는 플라즈마 디스플레이 패널.
  5. 상부기판과,
    상기 상부기판 상에 형성된 다수의 스캔전극 및 서스테인전극을 구비하며,
    상기 스캔전극과 상기 서스테인전극은 각각 투명전극과 버스전극으로 이루어지고,
    상기 상부기판의 중앙부에 위치하는 스캔전극과 서스테인전극 사이의 간격은 상기 상부기판의 하측부 또는 상측부에 위치하는 스캔전극과 서스테인전극 사이의 간격보다 작은 것을 특징으로 하는 플라즈마 디스플레이 패널.
  6. 제 5 항에 있어서,
    상기 상부기판의 중앙부에 위치하는 상기 스캔전극의 투명전극과 상기 서스테인전극의 투명전극 사이의 간격은 상기 상부기판의 하측부 또는 상측부에 위치하는 상기 스캔전극의 투명전극과 상기 서스테인전극의 투명전극 사이의 간격보다 작은 것을 특징으로 하는 플라즈마 디스플레이 패널.
  7. 제 5 항에 있어서,
    상기 상부기판을 세로방향으로 각각 동일한 길이를 가지는 복수의 영역으로 구분하는 경우, 각 영역에 포함된 상기 스캔전극의 투명전극과 상기 서스테인전극의 투명전극 사이의 간격은 동일하고 상전 복수의 영역 중 상부기판의 중앙부에 위치하는 영역에 포함된 상기 스캔전극의 투명전극과 상기 서스테인전극의 투명전극 사이의 간격은 상기 상부기판의 상측부 또는 하측부에 위치하는 영역에 포함된 스캔전극의 투명전극과 서스테인전극의 투명전극 사이의 간격보다 더 작게 형성된 것을 특징으로 하는 플라즈마 디스플레이 패널.
  8. 제 7 항에 있어서,
    상기 상부기판의 각 영역에 포함된 스캔전극의 투명전극과 서스테인전극의 투명전극 사이의 간격은 각 영역별로 상기 상부기판의 중앙부에서 상측부 또는 하측부로 갈수록 일정한 증가량으로 커지는 것을 특징으로 하는 플라즈마 디스플레이 패널.
KR1020040083311A 2004-10-18 2004-10-18 플라즈마 디스플레이 패널 KR20060034156A (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020040083311A KR20060034156A (ko) 2004-10-18 2004-10-18 플라즈마 디스플레이 패널
JP2005301943A JP2006120633A (ja) 2004-10-18 2005-10-17 プラズマディスプレイパネル及びその製造方法
US11/251,818 US7477018B2 (en) 2004-10-18 2005-10-18 Plasma display apparatus and driving method thereof
CNB2005101140698A CN100466039C (zh) 2004-10-18 2005-10-18 等离子显示设备及其驱动方法
EP05256465A EP1648014A1 (en) 2004-10-18 2005-10-18 Plasma display apparatus and driving method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040083311A KR20060034156A (ko) 2004-10-18 2004-10-18 플라즈마 디스플레이 패널

Publications (1)

Publication Number Publication Date
KR20060034156A true KR20060034156A (ko) 2006-04-21

Family

ID=35744818

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040083311A KR20060034156A (ko) 2004-10-18 2004-10-18 플라즈마 디스플레이 패널

Country Status (5)

Country Link
US (1) US7477018B2 (ko)
EP (1) EP1648014A1 (ko)
JP (1) JP2006120633A (ko)
KR (1) KR20060034156A (ko)
CN (1) CN100466039C (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100739594B1 (ko) * 2005-12-08 2007-07-16 삼성에스디아이 주식회사 플라즈마 디스플레이 패널
KR100889533B1 (ko) * 2008-03-13 2009-03-19 삼성에스디아이 주식회사 플라즈마 디스플레이 장치

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06251712A (ja) * 1993-02-26 1994-09-09 Pioneer Electron Corp フラットパネル型ディスプレイ装置
JP3443167B2 (ja) * 1994-02-23 2003-09-02 パイオニア株式会社 プラズマディスプレイパネル
JP2002056781A (ja) * 2000-05-31 2002-02-22 Mitsubishi Electric Corp プラズマディスプレイパネル及びプラズマディスプレイ装置
CN101281845B (zh) * 2000-08-29 2010-06-16 松下电器产业株式会社 气体放电屏
US20050041001A1 (en) * 2001-05-28 2005-02-24 Sumida Keisuke ` Plasma display panel and manufacturing method
CN1316536C (zh) 2001-11-15 2007-05-16 Lg电子株式会社 等离子显示板
KR100488449B1 (ko) * 2002-09-12 2005-05-11 엘지전자 주식회사 플라즈마 디스플레이 패널
US7329990B2 (en) * 2002-12-27 2008-02-12 Lg Electronics Inc. Plasma display panel having different sized electrodes and/or gaps between electrodes
TWI229369B (en) * 2004-06-30 2005-03-11 Formosa Plasma Display Corp Transparent electrodes of plasma display panel

Also Published As

Publication number Publication date
CN1763818A (zh) 2006-04-26
US20060082309A1 (en) 2006-04-20
US7477018B2 (en) 2009-01-13
CN100466039C (zh) 2009-03-04
JP2006120633A (ja) 2006-05-11
EP1648014A1 (en) 2006-04-19

Similar Documents

Publication Publication Date Title
JP2006286250A (ja) プラズマディスプレイパネル及びプラズマディスプレイ装置
US7122963B2 (en) Plasma display having a dielectric layer formed with a recessed part
US6392344B1 (en) Plasma display device
JP2001015041A (ja) プラズマディスプレイパネル
KR100802246B1 (ko) 플라즈마 디스플레이 패널 및 플라즈마 디스플레이 장치
KR20060034156A (ko) 플라즈마 디스플레이 패널
KR20030027436A (ko) 플라즈마 디스플레이 패널
KR100324261B1 (ko) 플라즈마 디스플레이 패널 및 그 구동방법
KR100489875B1 (ko) 플라즈마 디스플레이 패널
KR100293517B1 (ko) 플라즈마디스플레이패널과그구동방법
KR100692042B1 (ko) 플라즈마 디스플레이 패널
KR100613013B1 (ko) 플라즈마 표시 패널
KR100269396B1 (ko) 칼라 플라즈마 디스플레이 패널
KR100425483B1 (ko) 플라즈마 디스플레이 패널
KR100692044B1 (ko) 플라즈마 디스플레이 패널
KR20030040720A (ko) 플라즈마 디스플레이 패널
KR20100018190A (ko) 플라즈마 디스플레이 패널
JP2008010193A (ja) プラズマディスプレイパネル
KR20060062484A (ko) 플라즈마 디스플레이 패널
KR20040060337A (ko) 플라즈마 디스플레이 패널
JP2004047304A (ja) プラズマディスプレイパネル
KR20010004234A (ko) 플라즈마디스플레이패널 구조
KR20060022205A (ko) 플라즈마 디스플레이 패널
KR20050109001A (ko) 플라즈마 디스플레이 패널의 에이징 방법
KR20030040718A (ko) 플라즈마 디스플레이 패널

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid