KR20060029434A - Method for forming transistor of semiconductor device - Google Patents

Method for forming transistor of semiconductor device Download PDF

Info

Publication number
KR20060029434A
KR20060029434A KR1020040078371A KR20040078371A KR20060029434A KR 20060029434 A KR20060029434 A KR 20060029434A KR 1020040078371 A KR1020040078371 A KR 1020040078371A KR 20040078371 A KR20040078371 A KR 20040078371A KR 20060029434 A KR20060029434 A KR 20060029434A
Authority
KR
South Korea
Prior art keywords
gate electrode
gate
forming
semiconductor substrate
semiconductor device
Prior art date
Application number
KR1020040078371A
Other languages
Korean (ko)
Other versions
KR100596829B1 (en
Inventor
박재범
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020040078371A priority Critical patent/KR100596829B1/en
Publication of KR20060029434A publication Critical patent/KR20060029434A/en
Application granted granted Critical
Publication of KR100596829B1 publication Critical patent/KR100596829B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
    • H01L29/66621—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation using etching to form a recess at the gate location
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET

Abstract

본 발명은 반도체 소자의 트랜지스터 형성 방법에 관한 것으로, 특히 게이트의 누설 전류를 감소시키고, 리프레쉬(Refresh)특성을 개선하기 위하여, 게이트 전극 양측의 반도체 기판을 리세스 하여 반도체 기판 표면보다 상대적으로 돌출된 형태의 게이트 전극을 형성함으로써, 게이트의 소오스/드레인 접합 부분이 게이트 채널과 소정거리 이격되어 구조적으로 전계 강도가 감소하도록 하는 기술이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of forming a transistor of a semiconductor device. In particular, in order to reduce leakage current of a gate and improve refresh characteristics, the semiconductor substrate on both sides of the gate electrode is recessed to protrude relatively from the surface of the semiconductor substrate. By forming a gate electrode of a type, the source / drain junction portion of the gate is spaced apart from the gate channel by a predetermined distance to structurally reduce the electric field strength.

Description

반도체 소자의 트랜지스터 형성방법{METHOD FOR FORMING TRANSISTOR OF SEMICONDUCTOR DEVICE}METHODS FOR FORMING TRANSISTOR OF SEMICONDUCTOR DEVICE

도 1a 내지 도 1c는 종래 기술에 따른 반도체 소자의 트랜지스터 형성방법을 도시한 단면도들.1A to 1C are cross-sectional views illustrating a method of forming a transistor of a semiconductor device according to the prior art.

도 2a 내지 도 2c는 본 발명에 따른 반도체 소자의 트랜지스터 형성방법을 도시한 단면도들.2A to 2C are cross-sectional views illustrating a method of forming a transistor of a semiconductor device according to the present invention.

< 도면의 주요 부분에 대한 부호의 설명 ><Description of Symbols for Main Parts of Drawings>

10, 100 : 반도체 기판 20, 120 : 활성영역10, 100: semiconductor substrate 20, 120: active region

30, 130 : 게이트 산화막 40, 140 : 게이트 전극30, 130: gate oxide film 40, 140: gate electrode

50, 150 : 산화막 60, 160 : 질화막 스페이서50, 150: oxide film 60, 160: nitride film spacer

본 발명은 반도체 소자의 트랜지스터 형성 방법에 관한 것으로, 특히 게이트의 누설 전류를 감소시키고, 리프레쉬(Refresh)특성을 개선하기 위하여, 게이트 전극을 반도체 기판으로부터 돌출되도록 형성하는 기술에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of forming a transistor of a semiconductor device, and more particularly, to a technique of forming a gate electrode to protrude from a semiconductor substrate in order to reduce leakage current of a gate and improve refresh characteristics.

반도체소자가 고집적화됨에 따라 일반적인 스택 구조의 게이트는 숏채널 효 과(Short Channel Effect)와 같은 문제점을 유발시키게 되었다. 또한, 소오스/드레인 영역과 게이트의 접합 부분에서 누설 전류가 발생하고, 이에 따라 리프레쉬(Refresh)특성이 저하되는 현상이 발생하였다.As semiconductor devices are highly integrated, gates having a general stack structure cause problems such as short channel effects. In addition, a leakage current is generated at the junction of the source / drain region and the gate, and thus, a refresh characteristic is deteriorated.

도 1a 내지 도 1c는 종래 기술에 따른 반도체 소자의 트랜지스터 형성방법을 도시한 단면도들이다.1A to 1C are cross-sectional views illustrating a method of forming a transistor of a semiconductor device according to the prior art.

도 1a를 참조하면, 반도체 기판(10) 상에 트렌치형 소자분리 산화막(미도시)을 형성한 후 소자분리막에 의해 정의되는 활성영역(20)에 임계전압조절을 위한 이온 주입을 실시한다. 다음에는, 반도체 기판(10) 전면에 게이트 산화막(30)을 형성하고, 게이트 산화막(30) 상부에 게이트 전극(40)을 형성한다.Referring to FIG. 1A, a trench type device isolation oxide film (not shown) is formed on a semiconductor substrate 10, and ion implantation for threshold voltage control is performed in the active region 20 defined by the device isolation film. Next, a gate oxide film 30 is formed over the entire surface of the semiconductor substrate 10, and a gate electrode 40 is formed over the gate oxide film 30.

도 1b를 참조하면, 게이트 전극의 측벽에 스페이서 산화막(50)을 형성한다. 그 다음에는, 게이트 전극(40)을 마스크로 반도체 기판(10)에 제 1 차 이온 주입을 실시한다. 이때, LDD 영역을 형성하기 위하여 저농도의 불순물 이온을 주입한다.Referring to FIG. 1B, a spacer oxide film 50 is formed on sidewalls of the gate electrode. Next, primary ion implantation is performed to the semiconductor substrate 10 using the gate electrode 40 as a mask. At this time, a low concentration of impurity ions are implanted to form the LDD region.

도 1c를 참조하면, 게이트 전극(40) 측벽에 질화막 스페이서(60)를 형성하고 게이트 전극(40) 및 질화막 스페이서(60)를 마스크로 반도체 기판(10)에 제 2 차 이온 주입을 실시한다. 이때, 제 2 차 이온 주입은 고농도의 불순물 이온을 주입하여 LDD(Lightly Doped Drain)구조의 트랜지스터를 형성할 수 있도록 한다.Referring to FIG. 1C, a nitride film spacer 60 is formed on sidewalls of the gate electrode 40, and secondary ion implantation is performed on the semiconductor substrate 10 using the gate electrode 40 and the nitride film spacer 60 as a mask. In this case, the secondary ion implantation may implant a high concentration of impurity ions to form a transistor having a LDD structure.

이상에 설명한 바와 같이 종래기술에 따른 반도체 소자의 트랜지스터 형성 방법은, LDD(Lightly Doped Drain)구조의 트랜지스터를 형성하여 숏채널효과(Short Channel Effect)를 어느 정도는 개선할 수 있으나, 소오스/드레인 영역과 게이트 하부 전계의 크기가 증가하여 누설 전류가 발생하는 것은 방지할 수 없다. 따라서, 반도체 소자의 리프레쉬(Refresh) 특성 및 신뢰성을 저하시키고 그에 따른 반도체소자의 고집적화를 어렵게 하는 문제점이 있다. As described above, in the method of forming a transistor of a semiconductor device according to the related art, a short channel effect may be improved to some extent by forming a transistor having a lightly doped drain (LDD) structure, but a source / drain region may be improved. The increase in the magnitude of the over-gate underfield and the occurrence of leakage current cannot be prevented. Accordingly, there is a problem in that the refresh characteristics and reliability of the semiconductor device are lowered, thereby making it difficult to integrate the semiconductor device.

본 발명은 상기한 종래기술의 문제점을 해결하기 위하여, 게이트 전극 양측의 반도체 기판을 리세스 하여 반도체 기판 표면보다 상대적으로 돌출된 형태의 게이트 전극을 형성함으로써, 게이트의 소오스/드레인 접합 부분이 게이트 채널과 소정거리 이격되어 구조적으로 전계의 세기가 감소하도록 하는 반도체 소자의 트랜지스터 형성 방법을 제공하는 것을 그 목적으로 한다.In order to solve the above problems of the prior art, the semiconductor substrates on both sides of the gate electrode are recessed to form a gate electrode having a shape protruding relatively from the surface of the semiconductor substrate, so that the source / drain junction portion of the gate is connected to the gate channel. It is an object of the present invention to provide a method for forming a transistor in a semiconductor device spaced apart from the predetermined distance to structurally reduce the strength of the electric field.

이상의 목적을 달성하기 위해 본 발명에 따른 반도체 소자의 트랜지스터 형성 방법은,In order to achieve the above object, a method of forming a transistor of a semiconductor device according to the present invention,

반도체 기판 상부에 게이트 산화막을 형성하는 단계와,Forming a gate oxide film on the semiconductor substrate;

상기 게이트 산화막 상에 게이트 전극을 형성하는 단계와,Forming a gate electrode on the gate oxide film;

상기 게이트 전극을 식각 마스크로 상기 게이트 전극 양측의 반도체 기판을 리세스 하는 단계와,Recessing the semiconductor substrates on both sides of the gate electrode using the gate electrode as an etch mask;

전면에 산화막을 형성하는 단계와,Forming an oxide film on the front surface;

상기 게이트 전극을 마스크로 상기 반도체 기판에 제 1 차 이온 주입하는 단계와,Primary ion implantation into the semiconductor substrate using the gate electrode as a mask;

상기 게이트 전극 측벽에 질화막 스페이서를 형성하는 단계 및Forming a nitride spacer on sidewalls of the gate electrode; and

상기 게이트 전극 및 질화막 스페이서를 마스크로 상기 반도체 기판에 제 2 차 이온 주입하는 단계를 포함하는 것을 특징으로 한다.And implanting a second ion into the semiconductor substrate using the gate electrode and the nitride film spacer as a mask.

이러한 방법으로 소오스/드레인 접합부분과 게이트 채널 부를 소정 거리 이격되도록 형성함으로써, 구조적으로 전계의 세기를 줄일 수 있다.In this manner, the source / drain junction portion and the gate channel portion are formed to be spaced apart by a predetermined distance, thereby structurally reducing the strength of the electric field.

이하, 첨부된 도면을 참고로 하여 본 발명을 상세히 설명하면 다음과 같다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.

도 2a 내지 도 2c는 본 발명에 따른 반도체 소자의 트랜지스터 형성방법을 도시한 단면도들이다. 2A to 2C are cross-sectional views illustrating a method of forming a transistor of a semiconductor device according to the present invention.

도 2a를 참조하면, 반도체 기판(100) 상에 트렌치형 소자분막(미도시)을 형성한 후 상기 소자분리막에 의해 정의되는 활성영역(120)에 임계전압조절을 위한 이온 주입을 실시한다. 다음에는 반도체 기판(100) 전면에 게이트 산화막(130)을 형성하고, 게이트 산화막(130) 상부에 게이트 전극(140)을 형성한다.Referring to FIG. 2A, a trench type device isolation layer (not shown) is formed on the semiconductor substrate 100, and ion implantation for controlling the threshold voltage is performed in the active region 120 defined by the device isolation layer. Next, the gate oxide film 130 is formed over the semiconductor substrate 100, and the gate electrode 140 is formed over the gate oxide film 130.

도 2b를 참조하면, 게이트 전극(140)을 식각 마스크로 상기 게이트 전극(140) 양측의 반도체 기판(100)을 리세스 한다. 다음에는, 게이트 전극(140), 게이트 산화막(130) 및 반도체 기판(100)의 표면에 전면에 산화막(150)을 형성한다. 그 다음에는, 게이트 전극(140)을 마스크로 반도체 기판(100)에 제 1 차 이온 주입을 실시한다. 이때, LDD 영역을 형성하기 위하여 저농도의 불순물 이온을 주입한다.Referring to FIG. 2B, the semiconductor substrate 100 on both sides of the gate electrode 140 is recessed using the gate electrode 140 as an etch mask. Next, an oxide film 150 is formed on the entire surface of the gate electrode 140, the gate oxide film 130, and the semiconductor substrate 100. Next, primary ion implantation is performed to the semiconductor substrate 100 using the gate electrode 140 as a mask. At this time, a low concentration of impurity ions are implanted to form the LDD region.

도 2c를 참조하면, 게이트 전극(140) 측벽에 질화막 스페이서(160)를 형성하고 게이트 전극(140) 및 질화막 스페이서(160)를 마스크로 반도체 기판(100)에 제 2 차 이온 주입을 실시한다. 이때, 제 2 차 이온 주입은 고농도의 불순물 이온을 주입하여 LDD(Lightly Doped Drain)구조의 트랜지스터를 형성하여 숏채널효과(Short Channel Effect)를 방지할 수 있다.Referring to FIG. 2C, a nitride spacer 160 is formed on sidewalls of the gate electrode 140, and secondary ion implantation is performed on the semiconductor substrate 100 using the gate electrode 140 and the nitride spacer 160 as a mask. In this case, the second ion implantation may implant a high concentration of impurity ions to form a transistor having a lightly doped drain (LDD) structure to prevent a short channel effect.

이상에서 설명한 바와 같이 본 발명에 따른 반도체 소자의 트랜지스터 형성 방법은, 게이트 전극 양측의 반도체 기판을 리세스 하여 반도체 기판 표면보다 상대적으로 돌출된 형태의 게이트 전극을 형성함으로써, 게이트의 소오스/드레인 접합 부분이 게이트 채널과 소정거리 이격되어 구조적으로 전계 강도가 감소하므로 누설 전류가 감소되고, 리프레쉬(Refresh) 특성이 개선되는 효과가 있다. As described above, in the method of forming a transistor of the semiconductor device according to the present invention, the source / drain junction portion of the gate is formed by recessing the semiconductor substrates on both sides of the gate electrode to form a gate electrode that protrudes relatively from the surface of the semiconductor substrate. Since the electric field strength is structurally reduced from the gate channel by a predetermined distance, the leakage current is reduced and the refresh characteristic is improved.

아울러 본 발명의 바람직한 실시예는 예시의 목적을 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.In addition, a preferred embodiment of the present invention is for the purpose of illustration, those skilled in the art will be able to various modifications, changes, substitutions and additions through the spirit and scope of the appended claims, such modifications and changes are the following claims It should be seen as belonging to a range.

Claims (1)

반도체 기판 상부에 게이트 산화막을 형성하는 단계;Forming a gate oxide film on the semiconductor substrate; 상기 게이트 산화막 상에 게이트 전극을 형성하는 단계;Forming a gate electrode on the gate oxide film; 상기 게이트 전극을 식각 마스크로 상기 게이트 전극 양측의 반도체 기판을 리세스 하는 단계;Recessing the semiconductor substrates on both sides of the gate electrode using the gate electrode as an etching mask; 전면에 산화막을 형성하는 단계;Forming an oxide film on the entire surface; 상기 게이트 전극을 마스크로 상기 반도체 기판에 제 1 차 이온 주입하는 단계;Implanting primary ions into the semiconductor substrate using the gate electrode as a mask; 상기 게이트 전극 측벽에 질화막 스페이서를 형성하는 단계; 및Forming a nitride spacer on sidewalls of the gate electrode; And 상기 게이트 전극 및 질화막 스페이서를 마스크로 상기 반도체 기판에 제 2 차 이온 주입하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 트랜지스터 형성 방법.And implanting a second ion into the semiconductor substrate using the gate electrode and the nitride film spacer as a mask.
KR1020040078371A 2004-10-01 2004-10-01 Method for forming transistor of semiconductor device KR100596829B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040078371A KR100596829B1 (en) 2004-10-01 2004-10-01 Method for forming transistor of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040078371A KR100596829B1 (en) 2004-10-01 2004-10-01 Method for forming transistor of semiconductor device

Publications (2)

Publication Number Publication Date
KR20060029434A true KR20060029434A (en) 2006-04-06
KR100596829B1 KR100596829B1 (en) 2006-07-03

Family

ID=37139772

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040078371A KR100596829B1 (en) 2004-10-01 2004-10-01 Method for forming transistor of semiconductor device

Country Status (1)

Country Link
KR (1) KR100596829B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9034700B1 (en) 2013-11-21 2015-05-19 Samsung Electronics Co., Ltd. Integrated circuit devices including finFETs and methods of forming the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9034700B1 (en) 2013-11-21 2015-05-19 Samsung Electronics Co., Ltd. Integrated circuit devices including finFETs and methods of forming the same
US9263521B2 (en) 2013-11-21 2016-02-16 Samsung Electronics Co., Ltd. Integrated circuit devices including finFETs and methods of forming the same

Also Published As

Publication number Publication date
KR100596829B1 (en) 2006-07-03

Similar Documents

Publication Publication Date Title
KR100223846B1 (en) Semiconductor device and method of manufacturing the same
US7056797B2 (en) Semiconductor device and method of manufacturing the same
US6740932B2 (en) Semiconductor device for improving sustaining voltage
US6696734B2 (en) LDD high voltage MOS transistor
CN111554579B (en) Switch LDMOS device and manufacturing method thereof
KR100596829B1 (en) Method for forming transistor of semiconductor device
KR100650900B1 (en) Method for fabricating semiconductor device
KR20070013032A (en) Method for fabricating flash memory device
KR101025923B1 (en) Self aligned buried ldd extension type high voltage transistor and method for manufacturing thereof
US8048730B2 (en) Semiconductor device and method for manufacturing the same
KR101060704B1 (en) Method for manufacturing horizontal diffusion morph transistor
KR100525911B1 (en) Method of manufacturing high voltage transistor in semiconductor device
KR100772115B1 (en) Method of manufacturing mosfet device
KR100537272B1 (en) Method for fabricating of semiconductor device
KR20070002692A (en) Method for fabricating semiconductor device
KR100334968B1 (en) Method for fabricating buried channel type PMOS transistor
KR100588787B1 (en) Fabricating method of semiconductor device
KR20050108197A (en) Method for forming nmos transistor
KR100973091B1 (en) Method for manufacturing of mos transistor
KR100304283B1 (en) Manufacturing method of semiconductor device
KR100802272B1 (en) Method for forming gate of semiconductor device
KR100618705B1 (en) Method for forming gate of semiconductor device
KR19990010661A (en) Semiconductor memory device
KR100487633B1 (en) Manufacturing method of semiconductor device
KR20070076815A (en) Pmos transister and method for forming the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110526

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee