KR20060014407A - 낮은 고유저항의 전극을 구비한 다이내믹 포일 디스플레이 - Google Patents

Abstract

스페이서 소자(902와 904)가 또한 전극 회로를 위한 저항 감소 트랙으로서 작용하는 다이내믹 포일 디스플레이(900)가 제공된다. 저항 감소는 그것에 의해 포일 전극뿐만 아니라 행 전극과 열 전극에 제공될 수 있다. 이를 위해, 포일 디스플레이(900)는 광 가이드 플레이트(905)와 수동 플레이트(910)을 포함하고, 스페이서 소자(902와 904)에 의해 상기 플레이트 사이에 삽입되고 상기 플레이트로부터 분리되는 투명 광 산란 포일(903)이 설명되어 있다. 스페이서 소자(902와 904)는 상기 플레이트(905와 910) 상의 행과 열을 따라 본질적으로 배열되고, 그것에 의해 상기 행과 열을 따라 매트릭스 구성으로 배열된 복수의 픽셀 소자를 한정한다. 디스플레이는 또한 상기 포일에 측면으로 배열된 투명 포일 전극(907)과 상기 광 가이드와 수동 플레이트에 상기 행과 열을 따라 배열된 투명 행 전극과 열 전극(901과 911)을 포함하는 전극 회로를 포함하고, 스페이서 소자(902와 904)는 전기 전도성을 띠고 상기 전극(907,911,901)과 서로 연결되어 있어서 상기 전극 회로의 일부를 형성한다.

Description

낮은 고유저항의 전극을 구비한 다이내믹 포일 디스플레이{DYNAMIC FOIL DISPLAY HAVING LOW RESISTIVITY ELECTRODES}

다이내믹 포일 디스플레이(Dynamic Foil Display)(DFD)는 보통 능동 광 가이드 플레이트(active light guide plate), 수동 플레이트(passive plate)를 구비한 디스플레이 패널을 포함하는데, 이 두 판 사이에 이동 가능하고, 광 분산 포일(light scattering foil)이 삽입된다. 이 포일은 포일의 적어도 한 면의 표면 영역을 실제로 덮고 있는 투명 공통 포일 전극(transparent common foil electrode)과 같이 배열된다. 픽셀은 보통 매트릭스 구성(matrix configuration)으로 배열되는데, 각 픽셀은 수동 플레이트에 배열된 수평한 투명 행 전극과 능동 플레이트에 배열된 수직의 투명 열 전극의 교차점에 위치한다. 각 픽셀은 스페이서(spacer)에 의해 주위로부터 분리되고, 능동 플레이트와 수동 플레이트 사이에, 그리고 능동 플레이트와 수동 플레이트로부터 공간적으로 포일을 분리하면서 증착된다. 스페이서는 보통 높이가 1 마이크로미터이고, 적어도 광 가이드 플레이트에 상에, 가시광선 파장 영역에서 광에 대해 높은 반사율을 가지는 정반사 물질(specular-reflective material)로부터 형성된다.

행, 열, 그리고 포일 전극 사이의 전압 설정에 따라, 정전기력은 포일을 능 동 광 가이드 플레이트 또는 수동 플레이트와 접촉하도록 하면서 국소적으로 생성될 수 있는데, 이것은 각각 픽셀의 활성화(광을 발산) 또는 불활성화(어두움)를 초래한다. 인접한 픽셀사이의 의도되지 않은 픽셀 변형으로 인한 혼선을 피하기 위해, 스페이서는 보통 각 픽셀을 둘러싸도록 행과 열을 따라 배열된다. 따라서, 어느 정도까지, 각 픽셀은 개별적인 픽셀 셀(pixel cell)을 구성한다. 포일 전극과 플레이트 전극 사이의 전기적인 단락(short-circuiting)을 피하기 위해서, 스페이서는 인접한 플레이트 전극 사이에서 디스플레이 플레이트 상에 배열되고 따라서 둘로부터 절연이 유지된다.

광 가이드는 광원과 결합하는데, 광원은 보통 광 가이드 상에 가장자리에 설치된다. 픽셀이 활성화되는 경우에, 이동 가능한 포일은 광 가이드 플레이트와 국소적으로 접촉하게 되고 광은 광 가이드 플레이트에서 나와 디스플레이에서 분산되는 포일 내로 분리되고, 그 결과 환하고, 발광 픽셀을 초래한다. 픽셀은 불활성화(어두워짐)될 때까지, 즉, 포일과 광 가이드의 접촉이 중단되고, 다시 접촉하게 될 때까지, 활성 상태로 유지된다.

각 픽셀의 수동 플레이트 부분 위로 적절한 칼라 필터(color filter)를 배열하면 칼라 픽셀 또는 하위 픽셀(sub-pixel)을 제공한다. RGB 디스플레이를 제공하기 위해서, 픽셀은 보통 하위 픽셀 그룹에 배열되는데, 각 하위 픽셀 그룹은 RGB 픽셀을 구성하고 붉은 색, 녹색, 파란색의 하위 픽셀로 구성된다.

현재 설계에 따라, 행 전극과 열 전극, 그리고 포일 전극은 모두 투명한 ITO(Indium Tin Oxide)층에 의해 구성되는데, 이 ITO층은 광 손실을 최소화하고/거 나 ITO 전극에서 초래된 광 흡수로 인한 칼라 변화를 최소화하기 위해서 제한된 두께를 가진다. ITO 두께는 보통 30 nm 정도로 작다. 그러나, 이러한 얇은 전극은 제한된 전기 전도성을 초래한다. 사실, 포일 디스플레이 환경에서 행 전극과 열 전극의 RC 시간{저항-커패시턴스 시간(Resistance-Capacitance time), 즉, 어드레스 지정에 필요한 시간}은, 상대적으로 높은 픽셀 커패시턴스(C)에 의해 특징지어 지는데, 이러한 RC 시간은 너무 길어서 디스플레이 동작 동안 전압 드라이버에 의해 이 전극에 가해지는 전압 펄스는 전극의 전체 길이를 가로질러 충분히 높은 속도로 보내질 수 없다.

이러한 전극 RC 시간을 단축하기 위해서, 금속성의 저항 감소 트랙(track)이 ITO 행 전극과 열 전극의 일부의 윗면에 증착된다. 이러한 저항 감소 트랙은 보통 개별적인 ITO 전극의 하나 또는 두 가장자리에 그리고 이 가장자리를 따라 위치하는 두께 100 내지 200 nm와 폭 20-25 ㎛의 Al 스트립(strip)으로 구성된다. 이러한 설계의 장점은 ITO 전극의 RC 시간이 감소되는 반면(정말로 저항 감소 금속 트랙의 존재로 인해), 포일 전극과 행/열 전극 사이의 스페이서에 의해 유도된 전기 단락 회로의 위험성은 스페이서가 여전히 행 전극과 열 전극으로부터 또한 행 전극과 열 전극에 배치된 금속성의 저항 감소 트랙으로부터 전기적으로 절연되기 때문에 최소한으로 유지된다는 점이다.

열 전극과 포일 전극 사이 그리고 행 전극과 포일 전극 사이의 전기 단락 회로의 형성은 보통 행 전극과 열 전극을 덮는 절연층에 의해 방지된다.

그러나, 현재 설계의 단점은,

- ITO 행 전극과 열 전극 상의 금속성 저항 감소 트랙의 폭이 매우 크게 만들어 질 수 없고, 만약 만들어진다면, 중대한 픽셀 개구(aperture)의 감소가 일어나는 반면, 저항 감소 트랙의 높이가 약 200 내지 300 nm 이하로 유지되어야 하고, 만약 유지되지 않는 다면, 그 돌출된 존재가 능동 플레이트와 수동 플레이트 사이와 그 역의 관계 사이의 포일의 스위칭 동작을 방해한다. 이러한 억제는 ITO 행 전극과 열 전극이 특히 넓은 영역의 디스플레이에 관한 것일 때, 심지어는 저항 감소 트랙을 구비할 경우에도 RC 시간의 불충분한 감소를 초래한다.

- 유한한 폭과 높이의 저항 감소 Al 트랙이 ITO의 윗면에 증착될 때(ITO와의 저항 접촉을 목적으로), 화학(아마도 전자-화학) 반응이 Al과 ITO 사이에서 일어나 Al/ITO의 접촉면을 어둡게 할 것이라는 점을 경험하여 왔다. 특히, 광 가이드 플레이트 상에서, 이것이 원치 않은 광 흡수와 따라서 광의 손실 그리고 또한 칼라 변화를 유도한다. 더구나, Al과 ITO 사이의 접착은 유리(SiO₂)와 Al 사이의 접착보다 더 약하게 나타나고, 그 결과 공정 중에 ITO 전극으로부터 Al 저항 감소 트랙의 신속한 박리(delamination)가 일어난다. Al은 사실 Ag에 의해 대체될 수 있으나, Ag은 시간이 지남에 따라 불충분한 화학적 안정성의 결함을 갖고, 결국 어두움 효과(darkening effect)와 또한 원치 않은 광의 손실을 일으킨다. Al 또는 Ag을 또 다른 금속(크롬이나 티타늄)으로 대체하는 것은 광의 흡수를 상당히 증가시키고 따라서 좋은 해결책이 아니다.

- 많은 공정 단계는 패널 플레이트 상에 ITO 전극, 저항 감소 트랙, 그리고 스페이서 패턴을 제조/구조화하는데 필요하다.

- 저항 감소 트랙은 포일 전극의 전도성을 향상시키지 않는데, 물론 이것은 RC 시간에도 영향을 주고 따라서 디스플레이의 어드레스 지정 성능에도 영향을 준다.

따라서, 본 발명의 목적은 향상된 포일 디스플레이를 제공하는 것인데, 여기서 위에 설명된 단점의 영향은 완화된다. 이 목적은 첨부된 독립항에서 한정된 바와 같이 포일 디스플레이에서 이루어지고, 첨부된 종속항은 본 발명의 선호되는 실시예를 제공한다.

설계가 어떻든 간에, 선행 기술 설계의 공통되는 특징은 스페이서가 행/열/포일 전극 회로 설계의 일부가 아니라는 것이다. 본 발명의 목적을 위해 스페이서 소자와 저항 감소 트랙이 단일 소자로 통합될 수 있는 것이 바람직하게 실현되었다.

따라서, 본 발명의 한 가지 양상에 따라, 포일 디스플레이는 광 가이드 플레이트, 수동 플레이트, 그리고 스페이서 소자에 의해 상기 플레이트 사이에 삽입되고 상기 플레이트로부터 분리되는 투명한 광 분산 포일을 포함한다. 스페이서 소자는 필수적으로 상기 플레이트 상의 행과 열을 따라 배열되며, 상기 행과 열을 따라 매트릭스 구성으로 배열된 복수의 픽셀 소자를 한정한다. 또한 본 발명의 디스플레이는 상기 포일에 측면으로 배열된 투명 포일 전극과, 상기 광 가이드와 수동 플레이트 상의 상기 행과 열을 따라 배열된 투명 행 전극과 열 전극을 포함하는 전극 회로를 포함한다. 스페이서 소자는 전기적으로 전도성이 있고 상기 전극과 서로 연결되어 있어 상기 전극 회로의 일부를 형성한다.

한 가지 관점에서, 본 발명은 따라서 저항 감소 트랙이 ITO 전극층으로부터 떨어져서 큰 정도로 이동될 수 있고, 대신 ITO 전극층과 평행하게, 주로 유리판에 직접 증착될 수 있다는 통찰에 기초하고 있다. 저항 감소 트랙과 결합된 ITO 층 사이의 충분한 전기 접촉은 ITO 전극층을 따라 분포된 제한된 영역 전기 접촉점(limited-area electrical contact point)에 의해 제공될 수 있다. 이는 유리 위의 Al의 접착력이 ITO 위보다 더 좋기 때문에, ITO 전극으로부터 저항 감소 트랙의 박리 위험이 감소된다는 데 장점이 있다. 또한, 광을 흡수하는 영역은(Al과 ITO 사이의 상기 화학 반응 때문에 어두워짐) 실질적으로 사이즈가 저항 감소 트랙이 차지한 전체 플레이트 영역 전부를 따라 확장되는 대신, 단지 접촉점의 영역으로 국한된다.

또 다른 관점에서 보면, 본 발명은 스페이서 소자가 전극 회로의 일부를 형성할 수 있고, 따라서 투명 전극에 추가적인 저항 감소 트랙의 필요성을 제거할 수 있다는 통찰에 기초하고 있다.

한 실시예에 따르면, 일부 스페이서 소자는 필수적으로 상기 행 전극과 평행이고 게다가 전기적으로 서로 연결된다. 예를 들어, 행 방향의 전극이 수동 플레이트에 배열되는 경우에, 이것은 각각의 전극에 통합되고 따라서 ITO 행 전극과 결합된 저항 감소 트랙을 대체할 수 있다. 이것은 적어도 부분적으로 전도성 물질로부터 행 방향의 스페이서를 형성함으로써, ITO 행 전극을 따라 분포된 제한 영역 접촉점과, 포일 전극으로부터 행 방향의 스페이서의 전도성 부분(conductive part)의 적절한 전기 절연체에 의해, 행 방향의 스페이서와 그와 결합된 ITO 행 전극 사이의 전기적인 접촉을 확립함으로써 이루어 질 수 있다.

한 실시예에 따르면, 일부 스페이서 소자는 본질적으로 상기 열 전극과 평행이고 게다가 전기적으로 서로 연결된다. 예를 들어, 열 방향의 전극이 광 가이드 플레이트에 배열되는 경우에, 이것은 각각의 전극에 전기적으로 통합될 수 있고 따라서 ITO 열 전극과 결합된 저항 감소 트랙을 대체할 수 있다. 이것은 적어도 부분적으로 전도성 물질을 형성함으로써, ITO 열 전극을 따라 분포된 제한 영역 접촉점과, 포일 전극으로부터 스페이서의 전도성 부분의 적절한 전기 절연체의 의해 스페이서와 그와 결합된 ITO 전극 사이의 전기적인 접촉을 확립함으로써 이루어질 수 있다. 포일 전극이 수동 플레이트와 마주한 포일면에 배열될 때, 포일 전극과 스페이서를 포함하는 열 전극 사이의 전기 절연체는 적어도 부분적으로 포일 물질 그 자체에 의해 제공되는데, 이는 보통 절연 물질로부터 만들어지기 때문이다.

명백히, 행 전극은 광 가이드 플레이트에 대신 배열될 수 있고 따라서 열 전극은 수동 플레이트에 배열된다. 이러한 경우에, 위에 설명된 실시예는 단순히 수동 플레이트에 대한 설명을 광 가이드 플레이트에 적용함으로써 또한 역으로 응용함으로써 쉽게 응용 가능하다.

열 전극과 행 전극 둘 다에 있어서, 포일 전극으로부터의 적절한 전기 절연체는 플레이트 전극의 ITO 부분 위와, 플레이트 전극과 결합된 스페이서 소자의 전기 전도 부분에 증착된 절연층에 의해 제공될 수 있고, 따라서 플레이트 전극과 결합된 스페이서와 포일 전극으로부터의 플레이트 전극의 ITO를 효과적으로 절연할 수 있다.

한 실시예에 따르면, 상기 플레이트의 적어도 하나에 있는 일부 스페이서 소자는 전기적으로 상기 포일 전극과 서로 연결되고 공간적으로 분리되어 상기 적어도 하나의 플레이트에서 남아있는 스페이서 소자에 본질적으로 횡단 방향으로 확장된다. 예를 들어, 포일 전극이 수동 플레이트 측에 배열되고, 포일의 행 방향의 전극이 수동 플레이트에 배열되는 경우, 수동 플레이트에 있는 열 방향의 스페이서 소자는 전기적으로 포일 전극과 통합될 수 있고 따라서 포일 전극에 대해 저항 감소 트랙으로 작용하게 된다. 이것은 포일 전극의 저항성이 실질적으로 감소한다는 점에서 유리하다. 이것은 적어도 부분적으로 포일과 마주하는 열 방향의 스페이서 소자면의 전도성 물질로부터 수동 플레이트 상에 열 방향의 스페이서 소자를 형성함으로써, 포일 전극을 적어도 수동 플레이트와 마주하는 포일면에 배열함으로써, 포일 전극과 열 방향의 스페이서 소자 사이의 전기적인 접촉을 확립함으로써, 그리고, 행 전극과 행 전극과 전기적으로 통합된 행 방향의 스페이서 소자로부터 열 방향의 스페이서 소자를 전기적으로 절연함으로써, 이루어질 수 있다. 수동 플레이트와 마주하는 포일 면에 있는 포일 전극과 열 방향의 스페이서 소자 사이의 적절한 전기적인 접촉은 광 가이드 플레이트와 수동 플레이트에 각각 배열된 스페이서 소자 사이에 포일을 삽입한 결과로서 자연스럽게 제공된다. 포일 전극이 포일의 광 가이드면에 배열된 경우에, 광 가이드 상의 일부 스페이서 소자는 대신 포일 전극과 서로 연결되는 유사한 방식으로 존재한다.

한 실시예에 따르면, 투명 전극은 ITO로부터 형성되고 스페이서 소자는 선택적으로 Al을 포함한다.

또 다른 실시예에 따르면, 행 전극 또는 열 전극과 전기적으로 서로 연결되는 스페이서 소자는 부분적으로는 각각의 투명 전극에 그리고 부분적으로는 각각의 플레이트에 증착된다. 따라서, 광을 흡수하는 영역은, 충분한 전기 접촉이 여전히 능동 플레이트와 수동 플레이트에서 스페이서 소자와 그와 결합된 ITO 전극 사이에 제공되는 반면, 크기에 있어 제한될 수 있다. 바람직하게, ITO 전극과 스페이서 소자 사이의 접촉은 규칙적으로 거리를 두는 접촉점에서 제공된다.

한 실시예에 따르면, 적어도 일부 스페이서 소자는, Al 또는 Ag의 반사성이 매우 높은 거울 반사(specular-reflecting) 접착층과, 상기 접착층에 증착된 크롬과 같이 융용점이 높은 금속의 제 1 보호층과, 상기 보호층에 증착된 전도성 있는 금속(예를 들어, Al)층과, 상기 전도성 있는 금속층에 증착된 크롬과 같이 알칼리 저항성의 제 2 보호층을 포함한다. 바람직하게, 광 가이드 플레이트 상의 스페이서 소자와 수동 플레이트 상의 행 방향의 스페이서 소자와 결합된 Al 또는 Ag 접착층은 열 전극과 행 전극과 각각 결합된 ITO 층에 부분적으로 증착되어 국소적인 전기 접촉점을 형성하고, 부분적으로 ITO 층은 제외하고 유리 기판 플레이트에 직접 증착된다. 포일 전극 회로의 일부를 형성하는 스페이서 소자와 결합된 Al 또는 Ag 접착층은 기판 플레이트의 유리에 완전히 그리고 직접적으로 증착된다. 접착층에서 반사성이 매우 높은 Al 또는 Ag이 존재함으로 인해, 단지 최소화된 양의 광 흡수가 광 가이드 플레이트를 통해 전파되는 광에 대해 발생된다. 보호층에서 크롬과 같이 융용점이 높은 금속의 존재는, 스페이스 소자가 예를 들어, CVD 증착(Chemical Vapor Deposition) 또는 스페이서 소자 상의 무기물 절연층의 스퍼터(sputter) 증착 동안, 놓은 공정 온도를 거치게 될 때 기판 물질(유리)과 기판에 접착한 금속층 사이의 열 팽창 부정합(mismatch) 때문에 발생할 수 있는 스페이서 소자 변형의 발생을 방지한다. 스페이서 소자 변형은 포일과 마주하는 스페이서 소자의 상부 표면으로부터 뚜렷한 국소 금속 돌기부(힐록(hillock))로 표시될 수 있다. Al이 250℃ 이상의 공정 온도를 거칠 때 형성할 수 있는 Al의 큰 스파이크(spike)를 나타내는 힐록은 Al과 기판 유리의 열 계수 차이 때문이다. 이러한 공정 온도는 예를 들어, 전극의 상부에 CVD 증착 공정에 의한 절연 이산화규소(SiO₂)층의 증착 동안 나타난다. 힐록 스파이크는 원치 않는 단락 회로를 형성할 수 있다.

상기 보호층에 증착된 전도성 금속층은 스페이서 소자의 전체적인 전기 저항성을 감소시키는 역할을 하고 임의의 금속성 저 저항(low-resistance) 물질을 포함할 수 있다. 상기 전도성 금속층에 증착된 크롬과 같은 알칼리 저항성 금속의 상기 제 2 보호층은 플레이트 상의 스페이서 소자의 포토리소그래피 구조화(photolithgraphic structuring)를 끝낸 후에 스페이서 소자로부터의 포토레지스트(photo-resist) 물질의 스트리핑(stripping)을 위해 보통 사용되는 알칼리 포토레지스트 스트리핑 용액으로부터의 화학 공격에 대해 스페이서 소자를 보호하도록 작용한다.

따라서 이러한 복합 스페이서 소자는 탁월한 전기 전도성, 균일한 Al 스페이서 소자에 비해 기판에 향상된 접착성, 그리고 포일 전극과 행과 열 전극 사이의 힐록에 의해 유도된 단락 형성의 감소된 가능성을 제공한다. 스페이서 소자를 단지 부분적으로 그 결합된 열 전극과 행 전극 각각의 ITO에 배치함으로써, 스페이서 소자와 ITO 사이의 전체적으로 어두워진 경계면을 제한하고 따라서 광 가이드 플레이트를 통해 전파되는 광에 영향을 미치는 광 손실 그리고/또는 칼라 변화의 정도를 감소시키는 것이 가능하다.

접착층은 높은 반사성을 유지하고, 따라서 광 가이드 플레이트에서 광 흡수에 의해 유도된 광 손실을 피하기 위해 층을 충분히 두껍게 만들기 위해서, 50 nm와 100 nm 사이의 두께가 바람직한 반면, 높은 공정 온도까지 스페이서 소자의 노출에 의해 야기되는 스페이서 변형(힐록)을 피하기에 충분히 얇은 상태를 유지하는 것이 바람직하다.

제 1 보호층은 스페이서 소자가 스페이서 소자와 그와 결합된 ITO 전극에 절연층을 물리적으로 증착시키는 동안 높은 공정 온도를 거칠 때 스페이서 변형(즉, 힐록 형성)의 가능성을 최소화하기 위해 적어도 100 nm의 두께인 것이 바람직하다.

전도성 금속층은 0.5 내지 1.5 ㎛ 사이의 두께가 바람직한데, 그 하한은 스페이서 소자 전도성을 최대화하도록 설정되고, 그 상한은 최대 허락된 스페이서 높이가 동일하게 설정된다.

일부 실시예에 따르면, 전도성 금속 물질은 제 1 보호층에 의해 구성된다.

제 2 보호층은 적어도 50 nm의 두께가 바람직한데, 이러한 최소 두께는 스페이서 소자의 습식 화학적(wet-chemical)인 공정/구조화 동안 알칼리 포토레지스트 스트리핑 유동체에 의한 화학적 공격에 대하여 스페이서 소자에 충분한 보호를 제공하도록 설정된다. 일부 실시예에 따르면, 제 2 보호층은 전도성 금속 물질층과 아마도 또한 제 1 보호층에 의해 구성되어 하나의 단일 물질층을 형성한다.

바람직한 실시예에 따르면, 추가적인 전기 절연층은 광 가이드 플레이트 상의 스페이서 소자의 상부와 수동 플레이트에 있는 행 방향의 스페이서 소자의 상부에 증착되어, 능동 플레이트 상의 상기 스페이서 소자로부터 그리고 수동 플레이트 상의 상기 행 방향의 스페이서 소자로부터 전기적인 절연을 향상시키게 된다. 바람직하게, 추가적인 전기 절연층은 두께가 적어도 100 nm로 측정되는 무기물 층이다. 그것에 의해 포일 전극과 광 가이드 플레이트 상의 스페이서 소자 그리고/또는 수동 플레이트 상의 행 방향의 스페이서 소자 사이의 단락이 효과적으로 제거된다.

또 다른 실시예에서, 추가적인 절연층은 광 가이드 플레이트 상의 모든 스페이서 소자의 상부, 수동 플레이트 상의 모든 행 방향의 스페이서 소자의 상부, 그리고 상기 광 가이드 플레이트와 상기 수동 플레이트 상의 모든 투명 전극의 상부에 증착되는 연속층이다. 그러나 또 다른 실시예에서, 추가적인 절연층은 단지 광 가이드 플레이트 상의 모든 스페이서 소자의 상부 표면(포일과 마주하는)에만 증착되고 스페이서 소자의 상부 표면을 광 가이드 플레이트의 투명 전국의 상부 표면과 연결하는 광 가이드 플레이트 상의 스페이서 소자의 옆 표면에는 증착되지 않는다. 광 가이드 플레이트 상의 스페이서 소자의 옆 표면에 절연층의 부재는 절연층을 통해 광 가이드 플레이트의 내부로부터 바깥쪽으로 원치않는 광의 누설을 방지한다.

따라서, 광 가이드 플레이트 상의 스페이서 소자와 각각 투명 열 전극과 행 전극을 가진 수동 플레이트 상의 행 방향의 스페이서 소자의 결합은 다음과 같은 많은 장점을 제공하는데,

- 추가적인 선행기술의 저항 감소 트랙이 ITO 전극으로부터 제거되기 때문에, 각 픽셀의 개구가 증가될 수 있고,

- 스페이서에 의해 형성되는 저항 감소 트랙의 높이는 덜 중요한데, 현재 선행기술 스페이서의 높이 만큼 만들어 질 수 있고,

- Al 접착층과 열 전극과 행 전극의 ITO 사이의 화학 반응은 현재 매우 제한된 영역으로 국한되는데, 이 영역은 즉, 스페이서와 그 결합된 ITO층 사이의 적절한 전기적 접촉을 제공하기 위해 필요한 접촉점의 표면 영역이다. 합계하여, 광 가이드 상의 전체 광 흡수 Al/ITO 접촉영역은 실질적으로 감소되고,

- 저항 감소 트랙과 ITO층 사이의 접착 문제점은 제거되는데, 이는 접착이 현재 광 가이드 플레이트의 유리와 수동 플레이트의 유리 상에서 주로 일어나기 때문이고,

- 총 공정 단계의 수는 감소되는데, 이는 스페이서와 저항 감소 트랙이 단일 공정으로 동시에 제공될 수 있기 때문이고,

- 수동 플레이트 상의 열 방향의 스페이서 소자와 투명 포일 전극과의 결합은 포일 자체에 직접 저항 감소 트랙을 제공할 필요 없이 포일 전극의 전기적 저항성을 감소시키는 장점을 포함한다. 다음의 본 발명의 다양한 실시예는 첨부된 도면과 관련하여 설명될 것이다.

도 1은 선행기술의 다이내믹 포일 디스플레이의 단면도와, 단일 픽셀 소자의 확대도를 나타낸 도면.

도 2는 본 발명의 열 전극 회로의 평면도를 나타낸 도면.

도 3과 4는 도 2의 열 전극 회로의 단면도를 나타낸 도면.

도 5는 본 발명의 행 전극 회로의 평면도를 나타낸 도면.

도 6과 7은 도 5의 행 전극 회로의 단면도를 나타낸 도면.

도 8은 본 발명의 복합 스페이서 소자의 실시예를 나타낸 도면.

도 9는 본 발명의 디스플레이 픽셀 소자의 단면도를 나타낸 도면.

도 1은 선행기술의 포일 디스플레이(100)의 단면도를 나타낸 도면이다. 이 디스플레이는 광 가이드(101)와 수동 플레이트(102)를 포함한다. 이 기판 사이에 광 산란 포일(103)이 배열되는데, 이것은 스페이서(104)에 의해 기판으로부터 분리된다. ITO로부터 형성된 열 전극 회로(105)는 광 가이드(101)에 배열되고, 행 전극 회로(106)는 수동 플레이트(102) 상에 형성된다. 광 가이드(101)를 통과하는 광선(108) 뿐만 아니라, 광 가이드(101)와 연결되는 광원(107)이 도식적으로 도시되었다. 단일 활성 픽셀을 더 자세히 나타내는 디스플레이(100)의 확대된 부분의 단면도 또한 도시되었다. 확대도는 또한 포일(103)의 수동 플레이트면에 증착된 투명 포일 전극(109)을 나타낸다. 활성 상태의 픽셀이 확대도로 도시되고, 따라서 포일은 광 가이드와 접촉하고 그 결과 광 가이드로부터 광을 출력한다.

도 2는 광 가이드 플레이트 상의 본 발명의 열 회로의 평면도를 나타낸 도면 이다. 어두운 부분(201)은 ITO층을 나타내고 스트라이프(202)는 Al 접착층을 포함하는 복합 트랙으로 구현된 전도성 스페이서 소자를 나타낸다. 스페이서 소자는 ITO 전극층과 평행하게 위치되나, 브랜치(branch)(205)는 규칙적인 간격으로 인접한 ITO층을 가로질러 떨어져 나가는데, 각 간격은 픽셀에 한계를 정한다. 스페이서 소자(202와 205)와 ITO층(201)사이의 접촉 영역을 감소시키기 위해서, 따라서 어두워진 광 흡수 부분을 형성하는 Al/ITO 경계면 영역을 감소시키기 위해서, 개구(203)가 ITO층에 제공된다. 따라서, 스페이서 소자는 단지 ITO 전극층의 외부 에지(edge)부분에서 ITO층과 접촉하게 된다. 그 결과, Al과 ITO 사이의 직접적인 저항성 접촉은 단지 작은 표면으로 제한되고 ITO와 Al 화학 반응 효과 그리고 광 가이드에서의 광의 손실 그리고/또는 광의 변색은 최소한으로 유지된다. 횡단면(A'-A')은 유리 광 가이드(204)에 증착된 ITO층(201)과 스페이서 소자(202)를 나타낸다. 횡단면(A"-A")은 ITO층을 부분적으로 덮고, 따라서 전기 접촉을 제공하고, 부분적으로 개구(203)에 증착되는 전도성 스페이서 소자 브랜치(205)를 나타낸다. 횡단면(B-B)은 횡단 방향으로, 개구(203)에 증착된 스페이서 소자(202)를 나타낸다.

도 3은 도 2의 스페이서 브랜치(205)의 도식적인 단면도를 나타낸 도면이다. 스페이서는 전극(201)에 배열된 전기 전도성 스페이서 소자(205)를 포함하고, 이 전극은 차례로 광 가이드 플레이트(301)에 배열된다. 전극(201) 뿐만 아니라 스페이서 소자(205)의 상부 표면에, 전기 절연층(304와 305)이 스페이서의 상부에 배열된 포일(306)로부터 강한 절연을 제공하기 위해 증착된다. 도 4는 도 2의 스페이서 소자(202)의 도식적인 단면도를 나타낸 도면이다. 스페이서 소자는 광 가이드 플레 이트(301)에 직접 배열되고 절연층(304)에 의해 덮힌다. 광 가이드 자체에는 절연이 필요치 않다. 그러나, 전극(201)에 배열된 절연층(305)의 제조를 용이하게 하기 위해 또한 전극 물질에 의해 덮히지 않은 광 가이드의 영역을 가로질러 또한 확장될 수 있다.

도 5는 수동 플레이트에 대한 본 발명의 두 행 전극의 평면도를 나타낸 도면이다. 여섯 개의 ITO 영역(501)은 각각 개별적인 픽셀을 나타낸다. 횡단면(A-A)은 행 전극과 결합된 투명 ITO층(501)과 국소적으로 전기 접촉한 전도성 행 방향의 스페이서 소자(502)를 나타낸다. 보이는 바와 같이, ITO 전극은 ITO와 스페이서 사이의 접촉 영역을 제한하기 위해 구조화된다. 따라서, 또한 여기에 ITO와 행 방향의 스페이서 소자의 Al 사이의 직접 접촉한 경계면은 행 방향의 스페이서 소자와 수동 플레이트 사이에(그러나 물론 적절한 저항성 접촉이 확립되도록 충분히 크게 선택된) 충분히 강한 접착을 유지하기 위해 최소한으로 유지된다. 열 방향의 스페이서 소자(503) 플레이트는 인접한 ITO 전극층(501) 사이에 위치되고 행 방향의 스페이서 소자(502)와 ITO 전극층(501)으로부터 전기적으로 절연된다.

도 6은 도 5의 스페이서 소자(502)의 도식적인 단면도를 나타낸 도면이다. 스페이서 소자는 부분적으로는 행 전극(501)에 증착되고 부분적으로는 수동 플레이트(601)에 직접 증착된다. 또한 이어서 스페이서 소자에 증착될 포일(603)과 포일 전극(604)이 도시되었다. 포일 전극으로부터 행 전극의 강한 절연을 제공하기 위해서, 절연층(602)이 전극(501) 뿐만 아니라 스페이서(502)를 둘러싸고 있다. 대안적으로, 스페이서의 측면부에서의 절연은 생략될 수 있다. 도 7은 도 5의 열 방향의 스페이서(503)의 도식적인 단면도를 나타낸 도면이다. 스페이서는 수동 플레이트(601)와 포일(603)에 배열되고, 포일 전극(604)은 이어서 스페이서(503)와 포일 전극(604) 사이의 전기 접촉을 확립하기 위해서, 스페이서(503)에 직접 배열된다.

스페이서 소자는 Al과 같은 균일하고, 전기 전도성 물질로부터 형성될 수 있다. 그러나 위에서 설명한 바와 같이, 이러한 스페이서 소자는 많은 문제점과 관련이 있다. 따라서, 도 8에 보이는 복합 저항 감소 스페이서 소자가 많은 응용에 유리하다. 복합 스페이서는 유리 기판(801)에 배열되고 Al 접착층(802)을 포함하는데, 이 접착층은 부분적으로는 밑에 있는 ITO 트랙(806)과 접착성 접촉(adhesive contact)을 하고, 부분적으로는 유리 기판(801)과 직접 접촉하고 있다. 크롬의 제 1 보호층(803)은 Al 접착층(802)을 덮고 있다. 제 1 보호 크롬층(803) 상부에 실질적으로 더 두꺼운, 예를 들어 Al 또는 크롬을 포함하는 전도성 금속층(804)이 증착되는데, 이 금속층은 차례로 제 2 보호 알칼리 저항 크롬층(806)으로 덮힌다. 이러한 복합 스페이서 소자는 광 가이드와 수동 플레이트 둘 중 하나 또는 둘 다에 사용될 수 있다. 광 가이드로부터의 광 흡수를 감소시키기 위해, 적어도 광 가이드 스페이서에 대한 복합 스페이스 소자를 사용하는 것이 매우 바람직하다.

도 8에 보이는 스페이서는 다음과 같이 제조될 수 있다. 우선 얇은 ITO 열 전극층(30 nm 이하)이 광 가이드에 구조화된다. 이어서 광 가이드 플레이트 상의 스페이서 소자는, ITO 열 전극층과 부분적으로 접촉한 Al의 얇은 접착층(50 내지 100 nm 두께, 또한 Ag, Mg 또는 이 소자의 조합이 높은 반사성을 제공하기 위해 사용될 수 있다), 스페이서 소자가 높은 공정 온도에 노출될 때 발생할 수 있는 밑에 있는 Al 접착층으로부터 힐록의 형성을 억제하는 크롬의 얇은 보호층(100 내지 200 nm 의 두께의, 임의의 높은 융용점을 가진 금속에 해당), 스페이서 소자를 형성하고 스페이서 소자의 원하는 낮은 고유저항을 생성하는 두꺼운 전도성 Al층{0.5 내지 1.5 ㎛의 두께, 또는 임의의 다른 금속(예를 들어, Cu 또는 Cr)}, 그리고 마지막으로 스페이서 소자의 습식 화학적 공정/구조화 동안 알칼리 저항 스트리핑 유동체에 의한 화학적 공격에 대하여 스페이서 소자의 보호를 제공하는 얇은 알칼리 저항 크롬층(50 내지 100 nm 두께)으로 구성된다.

접착 문제 때문에 ITO에 직접 1 μm의 두꺼운 Al 스페이서 소자를 증착하는 것은 가능하지 않고, 기존 접착층(Cr과 Ti과 같은)은 그들의 높은 광 흡수성 때문에 사용될 수 없는데, 이것은 광 가이드 내의 상당한 광 강도의 손실로 이끌 것이다.

수동 플레이트 상의 스페이서 소자는 광 가이드 상의 스페이서 소자와 같은 방식으로 제조될 수 있으나 행 방향의 스페이서는 행 전극층의 ITO와 접촉하게 되는 반면, 수동 플레이트 상의 열 방향의 스페이서 소자는 수동 플레이트의 유리에 직접 증착되고 그것에 의해 수동 플레이트 상의 ITO 행 전극층과 행 방향의 스페이서 소자 둘 다로부터 전기적으로 절연이 유지된다.

유전성 절연층은 포일 전극으로부터 전기적으로 행 전극을 절연하기 위해서, 수동 플레이트 상의 행 방향의 스페이서 소자와 행 전극과 결합된 ITO층에 증착되는 것이 바람직하다. 또한 열 전극과 결합한 ITO층과 광 가이드 플레이트에 있는 스페이서 소자의 상부 표면은 포일 전극으로부터 열 전극을 전기 절연하기 위해서, 절연층으로 덮히는 것이 바람직하다. 유전성 절연층은 Al₂O₃, Si₃N₄, TiO₂, SiO₂와 같은 무기 산화물 또는 무기 질화물로 구성되는 것이 바람직하다.

도 9는 오프 상태(OFF-state)에서의 단일 포일 디스플레이 픽셀(900)의 측면도를 나타낸 도면이다. 픽셀은 열 스페이서(904)와 열 전극(911)이 배열되는 광 가이드(905)에 배열된다. 절연층(912와 913)(예를 들어, SiO₂)은 열 전극(912)과 열 스페이서(904) 각각에 배열되고, 포일(903)과 포일 전극(907)으로부터 열 회로를 분리한다. 대안적으로, 절연층은 생략될 수 있고 따라서 포일 자체는 열 전극과 포일 전극 사이에 절연 매체(insulating medium)가 된다. 광 가이드로부터 광의 누설을 막기 위해서, 절연층은 열 회로의 옆 표면, 즉, 스페이서 소자의 상부 표면과 ITO층의 상부 표면으로 한정되는데, 이는 스페이서 소자의 옆 표면을 개방한 채 이루어진다. 그렇지 않으면, 특정 광의 양은 심지어는 픽셀이 오프 상태라 하더라도 절연층을 통해 광 가이드로부터 출력될 것이다. 수동 플레이트 열 스페이서(902)와 행 전극(901)은 서로 분리되면서 수동 플레이트(910)에 배열된다. 절연층(908)이 행 전극(901)을 덮는 반면 수동 플레이트 열 스페이서(902)는 포일 전극(907)과 직접 전기 접촉된다.

따라서 본 발명은 개별적인 저항 감소 트랙이 차지하는 공간이 없기 때문에 공정 단계의 수를 감소시키고, 픽셀 개구를 증가시키고, 스페이서에 의한 저항 감소가 이전에 논의되던 ITO 상의 개별적인 저항 감소 트랙으로 성취될 수 있는 것보다 더 크기 때문에 행 전극과 열 전극의 RC 시간을 최소화한다.

당업자가 본 발명의 많은 변형예를 쉽게 구상하는 것은 이해할 만하다. 예를 들어, 행과 열 구성은 물론 역으로 바뀔 수 있는데, 따라서 행 회로는 광 가이드에 배열되고 열 회로는 수동 플레이트에 배열된다. 물론 포일과 포일 전극을 바꾸는 것도 또한 가능한데, 따라서 포일 전극은 포일의 광 가이드면에 증착되고, 대안적으로 포일은 또한 전도 물질로부터 균일하게 만들어질 수 있거나 개별적인 절연층에 의해 행 회로와 열 회로로부터 두 면에서 절연될 수 있다.

요약하면, 스페이서 소자(902와 904)가 또한 전극 회로에 대한 저항 감소 트랙으로 작용하는 다이내믹 포일 디스플레이(900)가 제공된다. 그것에 의해 저항 감소는 개별적인 저항 감소 트랙을 배열하지 않고 포일 전극뿐만 아니라 행 전극과 열 전극에 제공될 수 있다. 그것에 의해 디스플레이의 어드레스 지정 성능은 실질적으로 향상되고 디스플레이의 제조는 단순화된다. 이것을 위해 포일 디스플레이(900)는 광 가이드 플레이트(905), 수동 플레이트(910)를 포함하고, 스페이서 소자(902와 904)에 의해 상기 플레이트 사이에 삽입되고 상기 플레이트로부터 분리되는 투명 광 산란 포일(903)을 포함한다. 스페이서 소자(902와 904)는 필수적으로 상기 플레이트(905와 910) 상의 행과 열을 따라 필수적으로 배열되고 그것에 의해 상기 행과 열을 따라 매트릭스 구성으로 배열된 복수의 픽셀 소자를 한정한다.

디스플레이는 또한 상기 포일에 측면으로 배열된 투명 포일 전극(907)과 상기 광 가이드와 수동 플레이트 상의 상기 행과 열을 따라 배열된 투명 행 전극과 열 전극(901과 911)을 포함하고, 스페이서 소자(902와 904)는 전기 전도성이 있고 상기 전극(907,911,901)과 서로 연결되며 따라서 상기 전극 회로의 일부를 형성한 다.

상술한 바와 같이, 본 발명은 향상된 포일 디스플레이를 제공하는 것인데, 스페이서 소자와 저항 감소 트랙의 단일 소자로의 통합에 이용된다.

Claims (18)

1. 포일 디스플레이(900)로서,

   - 광 가이드 플레이트(905)와,

   - 수동 플레이트(910)와,

   - 스페이서 소자(902와 904)에 의해 상기 플레이트 사이에 삽입되고 상기 플레이트로부터 분리되는 투명 광-산란 포일(903)로서, 상기 스페이서 소자는 상기 플레이트에서 행과 열에 따라 본질적으로 배열되고, 그에 따라 상기 행과 열을 따라 매트릭스 구성으로 배열되는 복수의 픽셀 소자를 한정하는, 투명 광-산란 포일(903)과,

   - 상기 포일에 측면으로 배열된 투명 포일 전극(907)과 상기 광 가이드와 수동 플레이트에 상기 행과 열을 따라 배열된 투명 행 전극 및 열 전극(901과 911)을 포함하는 전극 회로를 포함하는 포일 디스플레이(900)에 있어서,

   상기 스페이서 소자는 전기 전도성이 있고 상기 전극과 서로 연결되어 상기 전극 회로의 일부를 형성하는 것을 특징으로 하는, 포일 디스플레이.
2. 제 1항에 있어서, 일부 상기 스페이서 소자(502)는 필수적으로 상기 행 전극(501)과 평행하고 전기적으로 서로 연결되는, 포일 디스플레이.
3. 제 1항에 있어서, 일부 상기 스페이스 소자(202)는 본질적으로 상기 열 전극 (201)과 평행하고 전기적으로 서로 연결된, 포일 디스플레이.
4. 제 1항에 있어서, 상기 플레이트의 적어도 하나에 있는 일부 상기 스페이서 소자(503)는 상기 포일 전극과 전기적으로 서로 연결되고 공간적으로 분리되며 상기 적어도 하나의 플레이트에 있는 상기 남아있는 스페이서 소자와 본질적으로 횡 방향으로 확장되는, 포일 디스플레이.
5. 제 1항에 있어서, 상기 투명한 행 전극과 열 전극은 ITO(901과 911)로부터 형성되는, 포일 디스플레이.
6. 제 1항에 있어서, 상기 스페이서 소자(902와 904)는 Al을 포함하는, 포일 디스플레이.
7. 제 2항 또는 제 3항에 있어서, 상기 행 전극 또는 열 전극(201과 501)에 전기적으로 서로 연결된 상기 스페이스 소자(202와 502)는 부분적으로는 상기 개별적인 투명 전극에 증착되고 부분적으로는 상기 개별적인 플레이트에 증착되는, 포일 디스플레이.
8. 제 1항에 있어서, 상기 스페이서 소자는,

   - 투명 전극층(806)에 적어도 부분적으로 배열된 Al 또는 Ag의 반사성 접착 층(802)과,

   - 상기 접착층에 증착된 높은 융용점을 가진 금속의 제 1 보호층(803)과,

   - 상기 제 1 보호층에 증착된 전도성 금속층(804)과,

   - 상기 전도성 금속층에 증착된 알칼리 저항성 금속의 제 2 보호층(805)을 포함하는, 포일 디스플레이.
9. 제 8항에 있어서, 상기 접착층(802)은 50 내지 100 nm 사이의 두께를 갖는, 포일 디스플레이.
10. 제 8항에 있어서, 상기 제 1 보호층(803)은 적어도 100 nm의 두께를 갖는, 포일 디스플레이.
11. 제 8항에 있어서, 상기 제 1 보호층(803)은 Cr으로부터 형성되는, 포일 디스플레이.
12. 제 8항에 있어서, 상기 전도성 금속층(804)은 0.5 내지 1.5 ㎛ 사이의 두께를 갖는, 포일 디스플레이.
13. 제 8항에 있어서, 상기 전도성 금속층(804)은 Al으로부터 형성되는, 포일 디스플레이.
14. 제 8항에 있어서, 상기 제 2 보호층(805)은 적어도 50 nm의 두께를 갖는, 포일 디스플레이.
15. 제 8항에 있어서, 상기 제 2 보호층(805)은 Cr으로부터 형성되는, 포일 디스플레이.
16. 제 1항에 있어서, 절연층은 상기 포일 전극을 상기 스페이서 소자와 상기 투명 전극으로부터 절연하기 위해서, 상기 포일 전극에 증착되는, 포일 디스플레이.
17. 제 1항에 있어서, 절연층(304와 602)은 상기 스페이서 소자의 적어도 일부의 상부에 증착되는, 포일 디스플레이.
18. 제 17항에 있어서, 연속 절연층(602)은 상기 수동 플레이트 상의 모든 스페이서 소자와 모든 투명 전극의 상부에 증착되는, 포일 디스플레이.

Images