KR20060080761A - 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치 - Google Patents

Abstract

절연 기판 위에 형성되어 있는 게이트선, 상기 절연 기판 위에 형성되어 있으며 상기 게이트선과 절연되어 교차하는 데이터선, 상기 게이트선과 상기 데이터선에 각각 제어 단자와 입력 단자가 연결되어 있는 제1 박막 트랜지스터, 상기 게이트선과 상기 제1 박막 트랜지스터의 출력 단자에 각각 제어 단자와 입력 단자가 연결되어 있는 제2 박막 트랜지스터, 상기 제2 박막 트랜지스터의 출력 단자에 연결되어 있는 화소 전극을 포함하는 박막 트랜지스터 표시판을 마련한다.

누설전류, 직렬박막트랜지스터

Description

박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치 {THIN FILM TRANSISTOR ARRAY PANEL AND LIQUID CRYSTAL DISPLAY DEVICE INCLUDING THE SAME}

도 1은 본 발명의 일 실시예에 따른 액정 표시 장치의 회로도이고,

도 2는 본 발명의 일 실시예에 따른 액정 표시 장치의 배치도이고,

도 3은 각각 도 2의 III-III'선에 대한 단면도이고,

도 4는 박막 트랜지스터의 전압-전류 특성 그래프이다.

본 발명은 표시 장치용 박막 트랜지스터 표시판 및 그를 사용하는 액정 표시 장치에 관한 것이다.

박막 트랜지스터 표시판은 액정 표시 장치나 유기 전계 발광 소자 등에서 화소를 개별적으로 구동하기 위한 회로 기판으로 사용된다.

액정 표시 장치용 박막 트랜지스터 표시판에는 일반적으로 주사 신호를 전달하는 게이트선과 화상 신호를 전달하는 데이터선이 서로 교차하도록 배치되어 있고, 이들 게이트선과 데이터선이 교차하여 구획하는 각 화소 영역마다 스위칭 소자인 박막 트랜지스터와 화소 전극이 형성되어 있다.

스위칭 소자로 사용되는 박막 트랜지스터는 주사 신호에 의하여 온오프 됨으로써 화상 신호를 화소 전극에 인가하고 유지하는 역할을 한다.

이러한 박막 트랜지스터는 오프 상태에서도 박막 트랜지스터의 채널을 이루는 반도체의 미흡한 특성과 빛에 의하여 유발되는 누설 전류가 존재한다. 누설 전류는 가능한 한 억제되는 것이 바람직하고 누설 전류가 일정량 이상일 경우 화소 전극의 전압 유지가 어려워 표시 품질을 저하시키는 원인이 된다.

본 발명이 이루고자 하는 기술적 과제는 박막 트랜지스터 표시판의 누설 전류를 감소시키는 것이다.

이러한 기술적 과제를 해결하기 위하여 본 발명에서는 절연기판, 상기 절연 기판 위에 형성되어 있는 게이트선, 상기 절연 기판 위에 형성되어 있으며 상기 게이트선과 절연되어 교차하는 데이터선, 상기 게이트선과 상기 데이터선에 각각 제어 단자와 입력 단자가 연결되어 있는 제1 박막 트랜지스터, 상기 게이트선과 상기 제1 박막 트랜지스터의 출력 단자에 각각 제어 단자와 입력 단자가 연결되어 있는 제2 박막 트랜지스터, 상기 제2 박막 트랜지스터의 출력 단자에 연결되어 있는 화소 전극을 포함하는 박막 트랜지스터 표시판을 마련한다.

이 때, 상기 화소 전극과 유지 축전기를 형성하는 유지 전극선을 더 포함할 수 있다.

또는 절연 기판, 상기 절연 기판 위에 형성되어 있으며 제1 및 제2 게이트 전극을 포함하는 게이트선, 상기 게이트선을 덮고 있는 게이트 절연막, 상기 게이트 절연막 위에 형성되어 있으며 상기 제1 및 제2 게이트 전극과 각각 중첩하는 제1 및 제2 반도체, 상기 제1 반도체 위에 형성되어 있으며 상기 제1 게이트 전극을 중심으로 하여 양쪽으로 분리되어 있는 제1 및 제2 저항성 접촉층, 상기 제2 반도체 위에 형성되어 있으며 상기 제2 게이트 전극을 중심으로 하여 양쪽으로 분리되어 있는 제3 및 제4 저항성 접촉층, 상기 게이트 절연막 위에 형성되어 있으며, 상기 게이트선과 교차하고, 상기 제1 저항성 접촉층 위에까지 연장되어 있는 제1 소스 전극을 포함하는 데이터선, 상기 제2 저항성 접촉층과 접촉하는 제1 드레인 전극, 상기 제1 드레인 전극과 연결되어 있으며 상기 제3 저항성 접촉층과 접촉하는 제2 소스 전극, 상기 제4 저항성 접촉층과 접촉하는 제2 드레인 전극, 상기 데이터선, 상기 제2 소스 전극 및 상기 제1 및 제2 드레인 전극 위에 형성되어 있고 상기 제2 드레인 전극의 일부를 노출하는 접촉구를 가지는 보호막, 상기 보호막 위에 형성되어 있으며 상기 접촉구를 통하여 상기 제2 드레인 전극과 연결되는 화소 전극을 포함하는 박막 트랜지스터 표시판을 마련한다.

여기서, 상기 게이트선과 동일한 층에 형성되어 있고 상기 화소 전극과 중첩하는 유지 전극선을 더 포함할 수 있고, 상기 제1 및 제2 반도체, 상기 제2 및 제3 접촉층, 상기 제1 드레인 전극과 상기 제2 소스 전극이 각각 일체로 형성되어 있을 수 있으며, 상기 화소 전극의 각 모퉁이는 모따기 되어 있고, 상기 화소 전극은 상기 화소 전극을 상하로 양분하는 위치에 가로 방향으로 형성되어 있는 가로 절개부와 상기 게이트선에 대하여 사선 방향으로 뻗어 있는 사선 절개부를 가질 수 있다.

또는 제1 절연기판, 상기 제1 절연 기판 위에 형성되어 있는 게이트선, 상기 제1 절연 기판 위에 형성되어 있으며 상기 게이트선과 절연되어 교차하는 데이터선, 상기 게이트선과 상기 데이터선에 각각 제어 단자와 입력 단자가 연결되어 있는 제1 박막 트랜지스터, 상기 게이트선과 상기 제1 박막 트랜지스터의 출력 단자에 각각 제어 단자와 입력 단자가 연결되어 있는 제2 박막 트랜지스터, 상기 제2 박막 트랜지스터의 출력 단자에 연결되어 있는 화소 전극, 상기 제1 절연 기판과 마주보고 있는 제2 절연 기판, 상기 제2 절연 기판 위에 형성되어 있는 공통 전극, 상기 제1 절연 기판과 상기 제2 절연 기판 사이에 협지되어 있으며 상기 제1 및 제2 절연 기판에 대하여 수직으로 배향되어 있는 액정 분자를 포함하는 액정층을 포함하는 액정 표시 장치를 마련한다.

여기서, 상기 화소 전극과 상기 공통 전극은 각각 도메인 분할 수단을 가질 수 있고, 상기 도메인 분할 수단은 상기 화소 전극을 복수의 도메인으로 분할하고 상기 도메인은 상기 게이트선에 대하여 사선 방향으로 길쭉할 수 있으며, 상기 화소 전극과 유지 축전기를 형성하는 유지 전극선을 더 포함할 수 있다.

첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.

도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙 였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다.

그러면 도 1을 참고하여 본 발명의 일 실시예에 따른 액정 표시 장치에 대하여 설명한다.

도 1은 본 발명의 일 실시예에 따른 액정 표시 장치에서 하나의 화소를 나타낸 회로도이다.

도 1을 보면, 제어 단자를 공유하는 제1 및 제2 박막 트랜지스터(TFT1, TFT2)가 직렬로 연결되어 있다. 즉, 제1 박막 트랜지스터(TFT1)의 출력 단자에 제2 박막 트랜지스터(TFT2)의 입력 단자가 연결되어 있다.

제1 및 제2 박막 트랜지스터(TFT1, TFT2)의 제어 단자는 게이트선(도시하지 않음)과 연결되어 있고, 제1 박막 트랜지스터의 입력 단자는 게이트선과 절연되어 교차하는 데이터선(도시하지 않음)에 연결되어 있다.

제2 박막 트랜지스터(TFT1)의 출력 단자에는 액정 축전기(Clc)와 유지 축전기(Cst)가 병렬로 연결되어 있다.

액정 축전기(Clc)와 유지 축전기(Cst)의 다른 한쪽 단자에는 공통 전압(Vcom)이 주어진다.

이러한 회로에서는 제1 및 제2 박막 트랜지스터(TFT1, TFT2)의 제어 단자에 온(on) 신호(Von)가 인가되어 제1 및 제2 박막 트랜지스터(TFT1, TFT2)가 켜지면 데이터선 으로부터 전류가 흘러 액정 축전기(Clc) 및 유지 축전기(Cst)에 충전됨으 로서 데이터 신호 전압(Vd)이 이들 축전기(Clc, Cst)에 인가된다.

이후 제1 및 제2 박막 트랜지스터(TFT1, TFT2)의 제어 단자에 오프(off) 신호가 인가되어 제1 및 제2 박막 트랜지스터(TFT1, TFT2)가 꺼지면 액정 축전기(Clc) 및 유지 축전기(Cst)가 전기적으로 고립된다. 이 때, 제1 및 제2 박막 트랜지스터(TFT1, TFT2)에는 그 자체의 미흡한 특성이나 백라이트나 외부로부터 오는 빛에 의하여 유발되는 누설 전류가 존재한다.

그런데 본 발명의 실시예에서는 제1 박막 트랜지스터(TFT1)와 제2 박막 트랜지스터(TFT2)가 직렬로 연결되어 있음으로 인해 박막 트랜지스터의 오프 저항이 증가하고 이 때문에 누설 전류가 감소한다. 즉, 박막 트랜지스터 2개를 직렬로 연결하면 박막 트랜지스터의 채널 길이를 2배로 증가시킨 것과 같이 오프 상태에서의 전류를 감소시키는 효과가 있다.

반면에 박막 트랜지스터가 온(on)된 상태에서 흐르는 동작 전류는 박막 트랜지스터 2개를 직렬로 연결해 놓더라도 크게 영향받지 않는다. 이를 도 4를 참고로 하여 설명한다.

도 4는 박막 트랜지스터의 전압-전류 특성 그래프이다.

도 4에서 Vds는 소스 전극과 드레인 전극 사이의 전압차, Ids 소스 전극과 드레인 전극 사이를 흐르는 동작 전류, Vgs1, Vgs2, Vgs3는 게이트 전극의 온(on) 전압을 나타낸다.

도 4를 보면, Ids가 소정값 이상의 Vds에서는 Vds에 무관하게 동일하고 Vgs에 의하여만 달라짐을 알 수 있다. 그런데 박막 트랜지스터 2개를 직렬로 연결하 면 데이터 신호 전압이 박막 트랜지스터 2개에 나뉘어 걸린다. 즉, Vds 값이 제1 및 제2 박막 트랜지스터(TFT1, TFT2)에 분배되는 것이다. 따라서 데이터 신호 전압이 동작 전류의 증가가 멈추는 소정값의 2배 이상이면 Ids는 박막 트랜지스터가 하나인 경우와 동일한 값을 가진다. 또한 데이터 신호 전압이 낮은 경우에는 충전되어야 하는 전하의 양이 적으므로 동작 전류가 다소 낮아지더라도 무방하다.

그러면 본 발명의 일 실시예에 따른 액정 표시 장치에 대하여 좀 더 구체적으로 살펴본다.

도 2는 본 발명의 일 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 배치도이고, 도 3은 도 2의 III-III'선에 대한 단면도이다.

본 실시예에 따른 액정 표시 장치는 하부 표시판(100), 이와 마주보고 있는 상부 표시판(200) 및 이들 사이에 들어 있는 액정층(3)을 포함한다.

먼저 하부 표시판(100)에 대하여 상세하게 설명한다.

투명한 유리 등으로 이루어진 절연 기판(110) 위에 복수의 게이트선(gate line)(121)과 유지 전극선(131)이 형성되어 있다.

게이트선(121)은 주로 가로 방향으로 뻗어 있고 물리적, 전기적으로 서로 분리되어 있으며 게이트 신호를 전달한다. 게이트선(121)은 복수의 제1 및 제2 게이트 전극(124a, 124b)을 포함한다. 게이트선(121)은 다른 층 또는 외부 구동 회로와의 연결을 위하여 면적이 다른 부분보다 넓은 끝 부분을 포함할 수 있다.

유지 전극선(131)은 주로 가로 방향으로 뻗어 있다. 유지 전극선(131)은 가지의 형태로 되어 있는 유지 전극(도시하지 않음)을 포함할 수 있다.

게이트선(121)과 유지 전극선(131)은 알루미늄(Al)과 알루미늄 합금 등 알루미늄 계열의 금속, 은(Ag)과 은 합금 등 은 계열의 금속, 구리(Cu)와 구리 합금 등 구리 계열의 금속, 몰리브덴(Mo)과 몰리브덴 합금 등 몰리브덴 계열의 금속, 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta) 따위로 이루어지는 것이 바람직하다. 그러나 게이트선(121)은 물리적 성질이 다른 두 개의 도전막(도시하지 않음)을 포함하는 다중막 구조를 가질 수 있다. 이 중 한 도전막은 게이트선(121)의 신호 지연이나 전압 강하를 줄일 수 있도록 낮은 비저항(resistivity)의 금속, 예를 들면 알루미늄 계열 금속, 은 계열 금속, 구리 계열 금속 등으로 이루어진다. 이와는 달리, 다른 도전막은 다른 물질, 특히 ITO(indium tin oxide) 및 IZO(indium zinc oxide)와의 접촉 특성이 우수한 물질, 이를테면 몰리브덴 계열 금속, 크롬, 티타늄, 탄탈륨 등으로 이루어진다. 이러한 조합의 좋은 예로는 크롬 하부막과 알루미늄 상부막 및 알루미늄 하부막과 몰리브덴 상부막을 들 수 있다. 그러나 게이트선(121)과 유지 전극선(131)은 다양한 여러 가지 금속과 도전체로 만들어질 수 있다.

또한 게이트선(121)과 유지 전극선(131)의 측면은 기판(110)의 표면에 대하여 경사져 있으며 그 경사각은 약 30-80ㅀ이다.

게이트선(121)과 유지 전극선(131)의 위에는 질화규소(SiN_x) 따위로 이루어진 게이트 절연막(140)이 형성되어 있다.

게이트 절연막(140) 위에는 수소화 비정질 규소(hydrogenated amorphous silicon) 또는 다결정 규소 등으로 이루어진 복수의 제1 및 제2 섬형 반도체(154a, 154b)가 형성되어 있다. 제1 및 제2 섬형 반도체(154a, 154b)는 일체로 형성될 수 있다.

제1 섬형 반도체(154a)의 상부에는 실리사이드(silicide) 또는 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위의 물질로 만들어진 복수의 제1 및 제2 섬형 저항성 접촉 부재(ohmic contact)(163a, 165a)가 형성되어 있고, 제2 섬형 반도체(154b)의 상부에는 실리사이드(silicide) 또는 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위의 물질로 만들어진 복수의 제3 및 제4 섬형 저항성 접촉 부재(ohmic contact)(163b, 165b)가 형성되어 있다. 여기서 제1 및 제2 섬형 저항성 접촉 부재(163a, 165a)는 제1 게이트선(124a)을 중심으로 하여 양쪽으로 분리되어 있고 제3 및 제4 섬형 저항성 접촉 부재(163b, 165b)는 제2 게이트선(124b)을 중심으로 하여 양쪽으로 분리되어 있다.

제1 및 제2 섬형 반도체(154a, 154b)와 제1 내지 제4 섬형 저항성 접촉 부재(163a, 165a, 163b, 165b)의 측면 역시 기판(110)의 표면에 대하여 경사져 있으며 경사각은 30-80이다.

제1 및 제2 섬형 저항성 접촉 부재(ohmic contact)(163a, 165a, 163b, 165b) 및 게이트 절연막(140) 위에는 각각 복수의 데이터선(data line)(171), 제2 소스 전극(173b) 및 제1 및 제2 드레인 전극(drain electrode)(175a, 175b)이 형성되어 있다.

데이터선(171)은 주로 세로 방향으로 뻗어 게이트선(121)과 교차하며 화상 신호 전압을 전달한다. 데이터선(171)은 제1 드레인 전극(175a)과 대향하는 복수 의 제1 소스 전극(source electrode)(173a)을 포함한다. 또한 다른 층 또는 외부 장치와의 접속을 위하여 폭이 확장되어 있는 끝 부분을 포함할 수 있다.

제1 드레인 전극(175a)은 제2 소스 전극(173b)과 연결되어 있다.

제1 소스 전극(173a), 제1 드레인 전극(175a), 제2 소스 전극(173b) 및 제2 드레인 전극(175b)은 각각 제1 내지 제4 저항성 접촉 부재(163a, 165a, 163b, 165b)와 접촉하고 있다.

여기서 인접하는 두 개의 데이터선(171)은 인접하는 두 개의 게이트선(121)과 교차하여 하나의 화소 영역을 구획한다.

제1 및 제2 게이트 전극(124a, 124b), 제1 및 제2 소스 전극(173a, 173b) 및 제1 및 제2 드레인 전극(175a, 175b)은 제1 및 제2 섬형 반도체(154a, 154b)와 함께 제1 및 제2 박막 트랜지스터(thin film transistor, TFT)를 이루며, 박막 트랜지스터의 채널(channel)은 소스 전극(173a, 173b)과 드레인 전극(175a, 175b) 사이의 섬형 반도체(154a, 154b)에 형성된다.

데이터선(171), 제2 소스 전극(173b) 및 제1 및 제2 드레인 전극(175a, 175b)은 크롬, 몰리브덴 계열의 금속, 탄탈륨 및 티타늄 등 내화성 금속으로 이루어지는 것이 바람직하며, 내화성 금속 따위의 하부막(도시하지 않음)과 그 위에 위치한 저저항 물질 상부막(도시하지 않음)으로 이루어진 다층막 구조를 가질 수 있다. 다층막 구조의 예로는 앞서 설명한 크롬 하부막과 알루미늄 상부막 또는 알루미늄 하부막과 몰리브덴 상부막의 이중막 외에도 몰리브덴막-알루미늄막-몰리브덴막의 삼중막을 들 수 있다.

데이터선(171), 제2 소스 전극(173b) 및 제1 및 제2 드레인 전극(175a, 175b)도 게이트선(121)과 마찬가지로 그 측면이 약 30-80ㅀ의 각도로 경사져 있다.

저항성 접촉 부재(163a, 163b, 165a, 165b)는 그 하부의 반도체(154a, 154b)와 그 상부의 소스 전극(173a, 173b) 및 드레인 전극(175a, 175b) 사이에만 존재하며 접촉 저항을 낮추어 주는 역할을 한다.

데이터선(171), 제2 소스 전극(173b) 및 제1 및 제2 드레인 전극(175a, 175b)과 섬형 반도체(154a, 154b)의 노출된 부분의 위에는 보호막(passivation layer)(180)이 형성되어 있다. 보호막(180)은 질화규소 또는 산화규소로 이루어진 무기물, 평탄화 특성이 우수하며 감광성(photosensitivity)을 가지는 유기물 또는 플라스마 화학 기상 증착(plasma enhanced chemical vapor deposition, PECVD)으로 형성되는 a-Si:C:O, a-Si:O:F 등의 저유전율 절연 물질 등으로 이루어진다. 그러나 보호막(180)은 유기막의 우수한 특성을 살리면서도 섬형 반도체(154a, 154b)의 노출된 부분을 보호하기 위하여 하부 무기막과 상부 유기막의 이중막 구조를 가질 수 있다.

보호막(180)에는 제2 드레인 전극(175b)의 일단부를 각각 드러내는 복수의 접촉 구멍(contact hole)(181)이 형성되어 있다.

보호막(180) 위에는 화소 전극(190)이 형성되어 있다. 화소 전극(190)은 ITO 또는 IZO 따위의 투명 도전체 또는 알루미늄 따위의 반사성 도전체로 이루어진다.

화소 전극(190)은 접촉 구멍(181)을 통하여 제2 드레인 전극(175b)과 물리적 ·전기적으로 연결되어 제2 드레인 전극(175b)으로부터 데이터 전압을 인가 받는다.

데이터 전압이 인가된 화소 전극(190)은 상부 표시판(200)의 공통 전극(270)과 함께 전기장을 생성함으로써 두 전극 사이의 액정층(3)의 액정 분자들의 배열을 결정한다.

화소 전극(190)의 상하 중심에는 화소 전극(190)의 왼쪽 변에서 오른쪽 변을 향하여 파고들어온 절개부(191)와 게이트선(121)에 대하여 45도를 이루는 사선 방향으로 뻗어 있는 두 개의 사선 절개부가 형성되어 있다. 두 사선 절개부는 서로 수직을 이루고 한쪽 끝이 연결되어 있어서 부등호(>) 모양을 이룬다. 또한 화소 전극(190)의 네 모퉁이는 사선 방향으로 잘려서 모따기 되어 있다.

화소 전극(190b)은 화소 영역의 가로 중심선에 대하여 대략 반전 대칭(inversion symmetry)을 이룬다.

이 때, 나눠진 부분의 수효 또는 절개부의 수효는 화소의 크기, 화소 영역의 가로변과 세로 변의 길이 비, 액정층의 종류나 특성 등 설계 요소에 따라서 달라진다.

게이트선(121)의 끝 부분 및 데이터선(171)의 각 끝 부분과 외부 장치와의 접착성을 보완하고 이들을 보호하는 역할을 하는 접촉 보조 부재(도시하지 않음)를 화소 전극(190)과 같은 층에 같은 물질로 형성할 수 있다.

화소 전극(190) 및 보호막(180) 위에는 액정층을 배향할 수 있는 배향막(도시하지 않음)이 도포되는 것이 일반적이다.

다음, 상부 표시판(200)에 대하여 설명한다.

투명한 유리 등으로 이루어진 절연 기판(210) 위에 빛샘을 방지하기 위한 블랙 매트릭스라고 하는 차광 부재(220)가 형성되어 있다. 차광 부재(220)는 화소 영역과 거의 동일한 모양을 가지는 복수의 개구부를 가지고 있다. 이와는 달리 차광 부재(220)는 데이터선(171)에 대응하는 부분과 박막 트랜지스터에 대응하는 부분으로 이루어질 수도 있다. 그러나 차광 부재(220)는 화소 영역과 박막 트랜지스터 부근에서의 빛샘을 차단하기 위하여 다양한 모양을 가질 수 있다.

기판(210) 위에는 또한 복수의 색필터(230)가 형성되어 있다. 색필터(230)는 차광 부재(220)로 둘러싸인 영역 내의 대부분의 곳에 위치하며, 화소 영역을 따라서 세로 방향으로 길게 뻗을 수 있다. 색필터(230)는 적색, 녹색 및 청색 등의 원색 중 하나를 표시할 수 있다.

색필터(230) 및 차광 부재(220)의 위에는 색필터(230)가 노출되는 것을 방지하고 평탄면을 제공하기 위한 덮개막(250)이 형성되어 있다.

덮개막(250)의 위에는 ITO, IZO 등의 투명한 도전체 따위로 이루어진 공통 전극(270)이 형성되어 있다.

공통 전극(270)은 절개부(271, 272)를 가진다. 절개부(271)는 옆으로 누운 Y자 모양을 이루고 있고, 절개부(272)는 게이트선(121)에 대하여 약 45도를 이루는 사선 모양으로 이루어져 있다.

공통 전극(270) 위에는 액정 분자들을 배향하는 배향막(도시하지 않음)이 도포되는 것이 보통이다.

액정층(3)은 음의 유전율 이방성을 가지며 액정 분자는 전계가 없을 때 그 장축이 두 표시판(100, 200)의 표면에 대하여 실질적으로 수직을 이루도록 배향되어 있다.

공통 전극(270)에 소정의 공통 전압을 인가하고 화소 전극(190)에 화상 신호 전압을 인가하면 표시판(100, 200)의 표면에 거의 수직인 전계가 생성된다. 전극(190, 270)의 절개부(191, 192, 271, 272)는 이러한 전계를 왜곡하여 절개부(191, 192, 271, 272)의 변에 대하여 수직한 수평 성분을 만들어낸다. 이에 따라 전계는 표시판(100, 200)의 표면에 수직인 방향에 대하여 기울어진 방향을 가리킨다. 액정 분자들은 전계에 응답하여 그 장축이 전계의 방향에 수직을 이루도록 방향을 바꾸고자 하는데, 이때 절개부(191, 192, 271, 272) 및 화소 전극(190)의 변 부근의 전계는 액정 분자의 장축 방향과 나란하지 않고 일정 각도를 이루므로 액정 분자의 장축 방향과 전계가 이루는 평면상에서 이동 거리가 짧은 방향으로 액정 분자들이 회전한다. 따라서 절개부(191, 192, 271, 272)와 화소 전극(190)의 변은 화소 영역 위에 위치한 액정층(3) 부분을 액정 분자들이 기울어지는 방향이 서로 다른 복수의 도메인으로 나누며, 이에 따라 기준 시야각이 확대된다.

적어도 하나의 절개부(191, 192, 271, 272)는 돌기나 함몰부로 대체할 수 있으며, 절개부(191, 192, 271, 272)의 모양 및 배치는 변형될 수 있다.

이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.

이상과 같이, 본 발명에서는 두 박막 트랜지스터를 직렬로 연결하여 스위칭 소자로 사용함으로써 누설 전류를 감소시킨다.

Claims (10)

1. 절연기판,

   상기 절연 기판 위에 형성되어 있는 게이트선,

   상기 절연 기판 위에 형성되어 있으며 상기 게이트선과 절연되어 교차하는 데이터선,

   상기 게이트선과 상기 데이터선에 각각 제어 단자와 입력 단자가 연결되어 있는 제1 박막 트랜지스터,

   상기 게이트선과 상기 제1 박막 트랜지스터의 출력 단자에 각각 제어 단자와 입력 단자가 연결되어 있는 제2 박막 트랜지스터,

   상기 제2 박막 트랜지스터의 출력 단자에 연결되어 있는 화소 전극

   을 포함하는 박막 트랜지스터 표시판.
2. 제1항에서,

   상기 화소 전극과 유지 축전기를 형성하는 유지 전극선을 더 포함하는 박막 트랜지스터 표시판.
3. 절연 기판,

   상기 절연 기판 위에 형성되어 있으며 제1 및 제2 게이트 전극을 포함하는 게이트선,

   상기 게이트선을 덮고 있는 게이트 절연막,

   상기 게이트 절연막 위에 형성되어 있으며 상기 제1 및 제2 게이트 전극과 각각 중첩하는 제1 및 제2 반도체,

   상기 제1 반도체 위에 형성되어 있으며 상기 제1 게이트 전극을 중심으로 하여 양쪽으로 분리되어 있는 제1 및 제2 저항성 접촉층,

   상기 제2 반도체 위에 형성되어 있으며 상기 제2 게이트 전극을 중심으로 하여 양쪽으로 분리되어 있는 제3 및 제4 저항성 접촉층,

   상기 게이트 절연막 위에 형성되어 있으며, 상기 게이트선과 교차하고, 상기 제1 저항성 접촉층 위에까지 연장되어 있는 제1 소스 전극을 포함하는 데이터선,

   상기 제2 저항성 접촉층과 접촉하는 제1 드레인 전극,

   상기 제1 드레인 전극과 연결되어 있으며 상기 제3 저항성 접촉층과 접촉하는 제2 소스 전극,

   상기 제4 저항성 접촉층과 접촉하는 제2 드레인 전극,

   상기 데이터선, 상기 제2 소스 전극 및 상기 제1 및 제2 드레인 전극 위에 형성되어 있고 상기 제2 드레인 전극의 일부를 노출하는 접촉구를 가지는 보호막,

   상기 보호막 위에 형성되어 있으며 상기 접촉구를 통하여 상기 제2 드레인 전극과 연결되는 화소 전극

   을 포함하는 박막 트랜지스터 표시판.
4. 제3항에서,

   상기 게이트선과 동일한 층에 형성되어 있고 상기 화소 전극과 중첩하는 유지 전극선을 더 포함하는 박막 트랜지스터 표시판.
5. 제3항에서,

   상기 제1 및 제2 반도체, 상기 제2 및 제3 접촉층, 상기 제1 드레인 전극과 상기 제2 소스 전극이 각각 일체로 형성되어 있는 박막 트랜지스터 표시판.
6. 제3항에서,

   상기 화소 전극의 각 모퉁이는 모따기 되어 있고, 상기 화소 전극은 상기 화소 전극을 상하로 양분하는 위치에 가로 방향으로 형성되어 있는 가로 절개부와 상기 게이트선에 대하여 사선 방향으로 뻗어 있는 사선 절개부를 가지는 박막 트랜지스터 표시판.
7. 제1 절연기판,

   상기 제1 절연 기판 위에 형성되어 있는 게이트선,

   상기 제1 절연 기판 위에 형성되어 있으며 상기 게이트선과 절연되어 교차하는 데이터선,

   상기 게이트선과 상기 데이터선에 각각 제어 단자와 입력 단자가 연결되어 있는 제1 박막 트랜지스터,

   상기 게이트선과 상기 제1 박막 트랜지스터의 출력 단자에 각각 제어 단자와 입력 단자가 연결되어 있는 제2 박막 트랜지스터,

   상기 제2 박막 트랜지스터의 출력 단자에 연결되어 있는 화소 전극,

   상기 제1 절연 기판과 마주보고 있는 제2 절연 기판,

   상기 제2 절연 기판 위에 형성되어 있는 공통 전극,

   상기 제1 절연 기판과 상기 제2 절연 기판 사이에 협지되어 있으며 상기 제1 및 제2 절연 기판에 대하여 수직으로 배향되어 있는 액정 분자를 포함하는 액정층

   을 포함하는 액정 표시 장치.
8. 제7항에서,

   상기 화소 전극과 상기 공통 전극은 각각 도메인 분할 수단을 가지는 액정 표시 장치.
9. 제8항에서,

   상기 도메인 분할 수단은 상기 화소 전극을 복수의 도메인으로 분할하고 상기 도메인은 상기 게이트선에 대하여 사선 방향으로 길쭉한 액정 표시 장치.
10. 제7항에서,

    상기 화소 전극과 유지 축전기를 형성하는 유지 전극선을 더 포함하는 액정 표시 장치.

Images