KR20060014119A - 멀티칩 모듈 - Google Patents

멀티칩 모듈 Download PDF

Info

Publication number
KR20060014119A
KR20060014119A KR1020040062702A KR20040062702A KR20060014119A KR 20060014119 A KR20060014119 A KR 20060014119A KR 1020040062702 A KR1020040062702 A KR 1020040062702A KR 20040062702 A KR20040062702 A KR 20040062702A KR 20060014119 A KR20060014119 A KR 20060014119A
Authority
KR
South Korea
Prior art keywords
substrate
plate
pattern
lead
wire
Prior art date
Application number
KR1020040062702A
Other languages
English (en)
Inventor
임주행
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020040062702A priority Critical patent/KR20060014119A/ko
Priority to PCT/KR2005/002410 priority patent/WO2006016743A1/en
Priority to TW094127233A priority patent/TW200623346A/zh
Publication of KR20060014119A publication Critical patent/KR20060014119A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0058—Laminating printed circuit boards onto other substrates, e.g. metallic substrates
    • H05K3/0064—Laminating printed circuit boards onto other substrates, e.g. metallic substrates onto a polymeric substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49531—Additional leads the additional leads being a wiring board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/1034—Edge terminals, i.e. separate pieces of metal attached to the edge of the PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/049—Wire bonding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/16—Inspection; Monitoring; Aligning
    • H05K2203/167—Using mechanical means for positioning, alignment or registration, e.g. using rod-in-hole alignment

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Wire Bonding (AREA)

Abstract

멀티칩 모듈이 개시된다. 상기 멀티칩 모듈을 테두리부측에 리드가 접속된 플레이트, 상기 플레이트의 상면 중앙부측에 부착되며 패턴이 인쇄된 기판, 상기 기판의 패턴에 다이본딩(Die Bonding)된 다수의 수동소자, 상기 기판의 패턴과 상기 리드 및 상기 기판의 패턴과 상기 수동소자를 접속시키는 와이어를 구비하는 멀티칩 모듈에 있어서, 상기 플레이트에는 상기 기판의 측면을 지지하여 상기 기판이 상기 플레이트 상에서 유동하는 것을 방지하는 고정돌기가 형성된다. 상기 멀티칩 모듈은 플레이트의 상면에 형성된 고정돌기에 의하여 기판이 유동되지 못하므로 플레이트에 기판이 부착되면 기판의 패턴과 플레이트의 테두리부에 접속된 리드가 항상 일정하게 정렬된다. 그러므로, 플레이트에 기판을 부착하는 공정이 용이하다. 또한, 리드와 기판의 패턴이 항상 일정하게 정렬되므로 기판의 패턴과 리드 및 기판의 패턴과 수동소자에 와이어 본딩하는 작업이 간편하고, 와이어의 길이를 최소로하여 와이어 본딩할 수 있다.

Description

멀티칩 모듈 {MULTI-CHIP MODULE}
도 1은 종래의 멀티칩 모듈의 개략적 구성을 보인 평면도.
도 2는 본 발명의 일 실시예에 따른 멀티칩 모듈의 개략적 구성을 보인 평면도.
* 도면의 주요부분에 대한 부호의 설명 *
51 : 플레이트 51a : 고정돌기
53 : 리드 55 : 기판
57 : 수동소자 59 : 와이어
본 발명은 멀티칩 모듈에 관한 것이다.
멀티칩 모듈(Multi-Chip Module)이란 기판에 대한 칩 및 회로의 점유면적을 최소화하여 소형화 및 간략화한 모듈이다.
종래의 멀티칩 모듈을 패키징 하는 방법을 도 1을 참조하여 설명한다. 도 1은 종래의 멀티칩 모듈의 개략적 구성을 보인 평면도이다.
도시된 바와 같이, 플레이트(11) 상에 에폭시를 도포하고, 패턴이 인쇄된 기 판(15)을 올린 후, 플레이트(11)의 리드(13)와 기판(15)의 패턴이 정렬되게 기판(15)을 조정한다. 그리고, 기판(15)을 골고루 문질러서 상기 에폭시가 균일하게 퍼지도록 함과 동시에 에폭시에 기포가 발생하는 않도록 한다. 그후, 소정 온도에서 에폭시를 경화시켜 플레이트(11)에 기판(15)이 완전히 부착되게 한 후, 기판(15)의 패턴과 수동소자(17)를 다이본딩(Die Bonding)하고, 기판(15)의 패턴과 리드(13) 및 기판(15)의 패턴과 수동소자(17)에 각각 와이어(19)를 본딩하여 연결한다.
그러나, 상기와 같은 종래의 멀티칩 모듈은 기판(15)의 유동을 방지하는 아무런 수단이 없으므로 인하여, 에폭시가 도포된 플레이트(11)에 기판(15)을 올려놓고, 기판(15)을 문지르면 기판(15)의 위치가 변해서 플레이트(11)와 기판(15)의 정렬이 어긋나게 된다. 그러면, 플레이트(11)에 기판(15)에 다시 부착하여야 하는 단점이 있고, 최악의 경우에는 플레이트(11)와 기판(15)을 폐각하여야 하는 단점이 있다.
또한, 후공정인 와이어 본딩시 작업성이 저하되는 단점이 있다.
또한, 와이어가 길어지므로 인하여 와이어의 본딩 정도를 나타내는 와이어풀(Wire Pull) 값이 저하되어 충격시험 및 환경시험시 와이어가 이탈되는 단점이 있다.
본 발명은 상기와 같은 종래 기술의 문제점을 해소하기 위하여 안출된 것으로, 본 발명의 목적은 플레이트에 기판의 유동을 방지하는 고정돌기를 설치하여 기판이 항상 플레이트와 정렬된 상태로 기판에 부착될 수 있도록 한 멀티칩 모듈을 제공함에 있다.
상기 목적을 달성하기 위한 본 발명에 따른 멀티칩 모듈은 테두리부측에 리드가 접속된 플레이트, 상기 플레이트의 상면 중앙부측에 부착되며 패턴이 인쇄된 기판, 상기 기판의 패턴에 다이본딩(Die Bonding)된 다수의 수동소자, 상기 기판의 패턴과 상기 리드 및 상기 기판의 패턴과 상기 수동소자를 접속시키는 와이어를 구비하는 멀티칩 모듈에 있어서,
상기 플레이트에는 상기 기판의 측면을 지지하여 상기 기판이 상기 플레이트 상에서 유동하는 것을 방지하는 고정돌기가 형성된다.
이하, 첨부한 도면을 참조하여 본 발명의 일 실시예에 따른 멀티칩 모듈을 상세히 설명한다.
도 2는 본 발명의 일 실시예에 따른 멀티칩 모듈의 개략적 구성을 보인 평면도로써, 이를 설명한다.
도시된 바와 같이, 본 실시예에 따른 멀티칩 모듈(50)은 플레이트(51)를 가진다. 플레이트(51)의 테두리부측에 리드(53)가 접속되고, 상면 중앙부측에는 패턴이 인쇄된 기판(55)이 에폭시에 의하여 부착된다. 기판(55)은 플레이트(51)의 상면에 형성된 고정돌기(51a)에 측면이 지지되어 유동되지 않는다. 고정돌기(51a)는 기판(55)의 측면을 지지하여 플레이트(51)의 상면에 부착되는 기판(55)의 위치를 지정해준다. 그리고, 기판(55)의 패턴에 IC(Integrated Circuit), 콘덴서 및 저항 등과 같은 수동소자(57)가 다이본딩(Die Bonding)되고, 기판(55)의 패턴과 리드(53) 및 기판(55)의 패턴과 수동소자(57)는 와이어(59)에 의하여 상호 전기적으로 접속된다.
상기와 같은 구성의 본 실시예에 따른 멀티칩 모듈(50)을 패키징하는 방법을 설명한다.
먼저, 테두리부에 리드(53)가 접속된 플레이트(51)의 상면에 에폭시를 도포하고, 패턴이 인쇄된 기판(55)을 플레이트(51)의 상면에 올려서 정렬한다. 이때, 플레이트(51)의 고정돌기(51a) 내측에 기판(55)에 위치시키면, 리드(53)와 기판(55)의 패턴이 정렬된다. 그후, 기판(55)을 골고루 문질러서 상기 에폭시가 균일하게 퍼지도록 함과 동시에 상기 에폭시에 기포가 발생하는 않도록 한다. 그런데, 기판(55)은 플레이트(51)의 고정돌기(51a) 내측에 위치되어 있으므로, 상기 에폭시가 경화되기 전이라도 기판(55)은 고정돌기(51a)의 내부에서만 조금 유동될 뿐, 고정돌기(51a)를 외측으로 이탈되지 않는다. 그러므로, 기판(55)의 패턴과 리드(53)는 항상 정렬된 상태를 유지한다. 그후, 기판(55)이 올려진 플레이트(51)를 오븐 속에 넣어서 소정 온도로 상기 에폭시를 경화시켜, 기판(55)을 플레이트(51)에 완전히 부착시킨다. 그리고, 기판(55)의 패턴과 수동소자(57)를 다이본딩(Die Bonding)하여 접속하고, 기판(15)의 패턴과 리드(53) 및 기판(55)의 패턴과 수동소자(57)에 각각 와이어(59)를 본딩하여 기판(15)의 패턴과 리드(53) 및 기판(55)의 패턴과 수동소자(57)를 전기적으로 접속시킨다.
이상에서 설명한 바와 같이, 본 발명에 따른 멀티칩 모듈은 플레이트의 상면 에 형성된 고정돌기에 의하여 기판이 유동되지 못하므로 플레이트에 기판이 부착되면 기판의 패턴과 플레이트의 테두리부에 접속된 리드가 항상 일정하게 정렬된다. 그러므로, 플레이트에 기판을 부착하는 공정이 용이하다.
또한, 리드와 기판의 패턴이 항상 일정하게 정렬되므로 기판의 패턴과 리드 및 기판의 패턴과 수동소자에 와이어 본딩하는 작업이 간편하고, 와이어의 길이를 최소로하여 와이어 본딩할 수 있다.
이상에서는, 본 발명의 일 실시예에 따라 본 발명을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 변경 및 변형한 것도 본 발명에 속함은 당연하다.

Claims (1)

  1. 테두리부측에 리드가 접속된 플레이트, 상기 플레이트의 상면 중앙부측에 부착되며 패턴이 인쇄된 기판, 상기 기판의 패턴에 다이본딩(Die Bonding)된 다수의 수동소자, 상기 기판의 패턴과 상기 리드 및 상기 기판의 패턴과 상기 수동소자를 접속시키는 와이어를 구비하는 멀티칩 모듈에 있어서,
    상기 플레이트에는 상기 기판의 측면을 지지하여 상기 기판이 상기 플레이트 상에서 유동하는 것을 방지하는 고정돌기가 형성된 것을 특징으로 하는 멀티칩 모듈.
KR1020040062702A 2004-08-10 2004-08-10 멀티칩 모듈 KR20060014119A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020040062702A KR20060014119A (ko) 2004-08-10 2004-08-10 멀티칩 모듈
PCT/KR2005/002410 WO2006016743A1 (en) 2004-08-10 2005-07-26 Multi chip module and fabrication method therof
TW094127233A TW200623346A (en) 2004-08-10 2005-08-10 Multi chip module and fabrication method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040062702A KR20060014119A (ko) 2004-08-10 2004-08-10 멀티칩 모듈

Publications (1)

Publication Number Publication Date
KR20060014119A true KR20060014119A (ko) 2006-02-15

Family

ID=35839480

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040062702A KR20060014119A (ko) 2004-08-10 2004-08-10 멀티칩 모듈

Country Status (3)

Country Link
KR (1) KR20060014119A (ko)
TW (1) TW200623346A (ko)
WO (1) WO2006016743A1 (ko)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5650544A (en) * 1979-10-01 1981-05-07 Citizen Watch Co Ltd Resin sealing structure for ic
JPS6243156A (ja) * 1985-08-20 1987-02-25 Mitsubishi Electric Corp 半導体装置の樹脂ケ−ス
JPH06177314A (ja) * 1992-12-08 1994-06-24 Mitsubishi Electric Corp 半導体装置
JP2000059051A (ja) * 1998-08-11 2000-02-25 Murata Mfg Co Ltd シャーシ構造体の製造方法およびそれに用いる治具装置

Also Published As

Publication number Publication date
WO2006016743A1 (en) 2006-02-16
TW200623346A (en) 2006-07-01

Similar Documents

Publication Publication Date Title
KR101709288B1 (ko) 패턴 기판을 구비하는 집적회로 패키지 시스템 및 그 제조 방법
US7239029B2 (en) Packages for semiconductor die
US5808873A (en) Electronic component assembly having an encapsulation material and method of forming the same
KR100843737B1 (ko) 솔더 조인트의 신뢰성이 개선된 반도체 패키지
US9355992B2 (en) Land grid array semiconductor device packages
US7141868B2 (en) Flash preventing substrate and method for fabricating the same
KR20150056555A (ko) 반도체 다이를 매립 및/또는 이격시키기 위한 독립적인 필름을 포함하는 반도체 디바이스
US20110068485A1 (en) Component and method for producing a component
US7939382B2 (en) Method of fabricating a semiconductor package having through holes for molding back side of package
KR20090026891A (ko) 배선기판, 이를 갖는 테이프 패키지 및 표시장치, 이의제조방법 및 이를 갖는 테이프 패키지 및 표시장치의제조방법
KR100829613B1 (ko) 반도체 칩 패키지 및 그 제조 방법
KR20060014119A (ko) 멀티칩 모듈
KR100697624B1 (ko) 접착제 흐름 제어를 위한 표면 구조를 가지는 패키지 기판및 이를 이용한 반도체 패키지
US20090001552A1 (en) Semiconductor package having through holes for molding back side of package
KR101133117B1 (ko) 전자회로 모듈 패키지
KR20080114623A (ko) 오버행 접속 스택을 구비하는 집적회로 패키지 시스템
KR20010067308A (ko) 적층 다이를 갖는 집적 회로 패키지
KR20080071431A (ko) 반도체 모듈 및 이의 베어 다이 실장 방법
KR20090026848A (ko) 성형물을 이용한 언더필 장치 및 이를 이용한 언더필 방법
KR200276091Y1 (ko) 가요성 회로기판을 이용한 볼 그리드 어레이 반도체 패키지 제조용 몰딩 금형
KR100629566B1 (ko) 멀티칩 모듈 및 그 제조방법
US20050094383A1 (en) Substrate for use in forming electronic package
KR960005683Y1 (ko) 숄더볼을 이용한 칩 보드
KR100198031B1 (ko) Bga 반도체 패키지용 몰드금형의 캐비티 플레이트 설치구조
JP2003031596A (ja) チップ実装プリント配線基板

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid