KR20060011631A - 비정질카본층을 이용한 반도체소자의 소자분리 방법 - Google Patents
비정질카본층을 이용한 반도체소자의 소자분리 방법 Download PDFInfo
- Publication number
- KR20060011631A KR20060011631A KR1020040060557A KR20040060557A KR20060011631A KR 20060011631 A KR20060011631 A KR 20060011631A KR 1020040060557 A KR1020040060557 A KR 1020040060557A KR 20040060557 A KR20040060557 A KR 20040060557A KR 20060011631 A KR20060011631 A KR 20060011631A
- Authority
- KR
- South Korea
- Prior art keywords
- etching
- amorphous carbon
- carbon layer
- layer
- pad nitride
- Prior art date
Links
- 229910003481 amorphous carbon Inorganic materials 0.000 title claims abstract description 51
- 238000002955 isolation Methods 0.000 title claims abstract description 25
- 239000004065 semiconductor Substances 0.000 title claims abstract description 13
- 238000000034 method Methods 0.000 title claims description 34
- 238000005530 etching Methods 0.000 claims abstract description 54
- 150000004767 nitrides Chemical class 0.000 claims abstract description 53
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 32
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 27
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 27
- 239000010703 silicon Substances 0.000 claims abstract description 27
- 230000004888 barrier function Effects 0.000 claims abstract description 17
- 239000000758 substrate Substances 0.000 claims abstract description 10
- 239000007789 gas Substances 0.000 claims description 20
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 claims description 5
- 229910001882 dioxygen Inorganic materials 0.000 claims description 5
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 4
- 229910052799 carbon Inorganic materials 0.000 claims description 4
- 238000001020 plasma etching Methods 0.000 claims description 3
- 238000000926 separation method Methods 0.000 claims description 2
- 230000000694 effects Effects 0.000 abstract description 5
- 230000003667 anti-reflective effect Effects 0.000 abstract description 3
- 238000000151 deposition Methods 0.000 abstract 1
- 230000000717 retained effect Effects 0.000 abstract 1
- 229910052814 silicon oxide Inorganic materials 0.000 abstract 1
- 238000005498 polishing Methods 0.000 description 6
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 241000293849 Cordylanthus Species 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02115—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material being carbon, e.g. alpha-C, diamond or hydrogen doped carbon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
- H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
- H01L21/0274—Photolithographic processes
- H01L21/0276—Photolithographic processes using an anti-reflective coating
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Element Separation (AREA)
Abstract
본 발명은 트렌치 형성시 하드마스크로 패드질화막을 사용함에 따라 초래되는 패드질화막의 두께불균일, 패턴변형 및 포토레지스트의 두께 제약을 방지할 수 있는 반도체소자의 소자분리 방법을 제공하기 위한 것으로, 본 발명은 패드질화막 위에 하드마스크 역할을 하는 비정질카본층과 반사방지층 역할을 하는 실리콘옥시나이트라이드를 적층하는 단계, 포토레지스트 패턴을 식각배리어로 상기 반사방지층을 식각하는 단계, 반사방지층을 식각배리어로 비정질카본층을 식각하는 단계, 비정질카본층에 대한 선택적 식각을 통해 패드질화막을 식각하는 단계, 비정질카본층을 식각배리어로 실리콘기판을 소정 깊이로 식각하여 트렌치를 형성하는 단계 및 비정질카본층을 모두 제거하는 단계를 포함하고, 이와 같이 본 발명은 트렌치 형성시 하드마스크로 비정질카본층을 사용함에 따라 패드질화막을 균일하게 잔류시킬 수 있고, 또한, 패드질화막 식각시에 비정질카본층을 이용하므로 패턴 변형이 없고, 아울러 포토레지스트의 두께가 얇아도 미세패턴을 형성할 수 있는 효과가 있다
소자분리, 트렌치, 패드질화막, 비정질카본층, SiON
Description
도 1a 내지 도 1d는 종래기술에 따른 트렌치 소자 분리 방법을 도시한 공정 단면도,
도 2a 내지 도 2h는 본 발명의 실시예에 따른 반도체소자의 트렌치 소자분리 방법을 도시한 공정 단면도.
* 도면의 주요 부분에 대한 부호의 설명
21 : 실리콘 기판 22 : 패드산화막
23 : 패드질화막 24 : 비정질카본층
25 : 실리콘옥시나이트라이드 26 : 포토레지스트 패턴
27 : 트렌치 28 : 갭필산화막
본 발명은 반도체 제조 기술에 관한 것으로, 특히 반도체소자의 소자분리(Isolation; ISO) 방법에 관한 것이다.
일반적으로 반도체 제조 공정시 소자분리(ISO) 공정은 트렌치 소자분리(shallow trench isolation, STI) 공정을 사용하는데, 트렌치 소자분리 공정은 반도체 소자의 디자인 룰(design rule)의 감소에 따른 필드산화막의 열화와 같은 공정의 불안정 요인과 LOCOS(Local oxidation of Silicon) 공정시의 버즈비크(bird's beak)에 따른 활성영역의 감소와 같은 문제점을 근본적으로 해결할 수 있는 소자분리 공정으로 주목받고 있다.
최근에 반도체 소자의 집적도가 증가함에 따라 패턴크기가 매우 작아지고 있고, 특히 트렌치 소자분리 공정은 소자특성을 만족시키기 위해 패턴크기는 줄어들면서 트렌치의 깊이는 계속 깊어지고 있다. 이와 같이 깊은 트렌치를 형성하기 위해 트렌치 소자분리 공정시 하드마스크(Hard mask)로 실리콘질화막을 사용하고 있다.
트렌치의 깊이가 깊어지면 일반적으로 사용하는 포토레지스트의 사용 가능 두께는 얇아지고, 이와 같은 포토레지스트의 두께가 작아지는 것에 의해 패터닝 공정시에 포토레지스트의 선택비는 줄어든다. 따라서, 트렌치 소자분리 공정시에 하드마스크로 실리콘질화막을 이용하면, 요구되는 깊이의 트렌치를 용이하게 형성할 수 있다.
도 1a 내지 도 1d는 종래기술에 따른 트렌치 소자 분리 방법을 도시한 공정 단면도이다.
도 1a에 도시된 바와 같이, 실리콘기판(11) 상에 패드산화막(12)을 형성하고, 패드산화막(12) 상에 하드마스크 역할을 하는 패드질화막(13)을 형성한다.
다음으로, 패드질화막(13) 상에 소자분리영역을 정의하는 포토레지스트패턴(14)을 형성하고, 포토레지스트패턴(14)을 식각배리어로 패드질화막(13)과 패드산화막(12)을 식각한다.
도 1b에 도시된 바와 같이, 포토레지스트패턴(14)을 제거한 후, 패드질화막(13)을 식각배리어로 패드산화막(12) 식각후 노출된 실리콘기판(11)을 소정 깊이로 식각하여 트렌치(15)를 형성한다.
도 1c에 도시된 바와 같이, 트렌치(15)를 갭필할때까지 패드질화막(13) 상부에 갭필산화막(16)을 증착한 후, 패드질화막(13)을 연마정지막으로 한 CMP 공정을 진행하여 갭필산화막(16)을 평탄화시킨다.
도 1d에 도시된 바와 같이, 패드질화막(13)과 패드산화막(12)을 선택적으로 제거하여 소자분리 공정을 완료한다.
상술한 종래기술에서는 트렌치(15) 형성시에 하드마스크로 패드질화막(13)을 적용하고 있고, 아울러 패드질화막(13)을 CMP 공정시에 연마정지막 역할을 하도록 하고 있다.
그러나, 종래기술은 트렌치(15) 형성을 위해 하드마스크로 패드질화막(13)을 사용함에 따라 트렌치(15) 형성후 잔류하는 패드질화막(13)의 두께가 웨이퍼 전영역에 걸쳐 불균일하고, 이는 후속 CMP 공정시에 연마균일도 저하를 초래하는 문제가 있다. 연마정지막으로 사용된 패드질화막의 두께가 불균일하면, CMP 공정후 잔 류하는 갭필산화막의 두께가 불균일해진다.
또한, 종래기술은 패드질화막 식각시 사용하는 포토레지스트패턴이 ArF용 포토레지스트로서, 패드질화막 식각시에 패드질화막의 패턴 변형이 발생되는 문제가 있다.
또한, 종래기술은 패드질화막을 미세 패턴으로 형성하기 위해서는 포토레지스트의 두께에 대한 제약이 따른다. 즉, 식각선택비의 한계로 인해 일정 두께 이하의 포토레지스트로는 패드질화막을 식각할 수 없다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위해 제안된 것으로, 트렌치 형성시 하드마스크로 패드질화막을 사용함에 따라 초래되는 패드질화막의 두께불균일, 패턴변형 및 포토레지스트의 두께 제약을 방지할 수 있는 반도체소자의 소자분리 방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명의 소자분리 방법은 실리콘 기판 상부에 패드산화막과 패드질화막을 적층하는 단계, 상기 패드질화막 상에 비정질카본층과 반사방지층을 적층하는 단계, 상기 반사방지층 상에 소자분리영역을 정의하기 위한 포토레지스트 패턴을 형성하는 단계, 상기 포토레지스트 패턴을 식각배리어로 상기 반사방지층을 식각하는 단계, 상기 반사방지층을 식각배리어로 상기 비정질카본층 을 식각하는 단계, 상기 비정질카본층에 대한 선택적 식각을 통해 상기 패드질화막을 식각하는 단계, 상기 비정질카본층을 식각배리어로 상기 실리콘기판을 소정 깊이로 식각하여 트렌치를 형성하는 단계, 상기 비정질카본층을 모두 제거하는 단계, 및 상기 트렌치를 갭필하는 갭필산화막을 형성하는 단계를 포함하는 것을 특징으로 하며, 상기 비정질카본층을 식각하는 단계는 산소 가스가 메인식각가스인 플라즈마식각 방식으로 진행하는 것을 특징으로 하고, 상기 비정질카본층의 식각프로파일을 조절하기 위해 상기 산소가스의 분압을 조절하거나, 탄소함유가스(CO 가스 또는 C2H4 가스)를 첨가하는 것을 특징으로 한다.
이하 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 2a 내지 도 2h는 본 발명의 실시예에 따른 반도체소자의 트렌치 소자분리 방법을 도시한 공정 단면도이다.
도 2a에 도시된 바와 같이, 실리콘기판(21) 상에 패드산화막(22)과 패드질화막(23)을 적층한다.
이어서, 패드질화막(23) 상에 하드마스크 역할을 하는 비정질카본층(Amorphous Carbon layer, 24)과 반사방지층 역할을 하는 실리콘옥시나이트라이드층(SiON, 25)을 적층 형성한다.
여기서, 비정질카본층(24)은 후속 트렌치 형성시 하드마스크 역할을 하는 것 이며, 실리콘옥시나이트라이드(25)는 후속 포토리소그래피 공정시 반사방지층 역할을 하는 것이다.
상기 비정질카본층(24)은 500Å∼2000Å 두께로 형성하고, 실리콘옥시나이트라이드(25)는 300Å∼600Å 두께로 형성한다.
도 2b에 도시된 바와 같이, 실리콘옥시나이트라이드(25) 상에 포토레지스트를 도포하고 노광 및 현상으로 패터닝하여, 소자분리영역을 정의하는 포토레지스트패턴(26)을 형성한다. 이어서, 포토레지스트패턴(26)을 식각배리어로 실리콘옥시나이트라이드(25)를 식각한다.
잘 알려진 바와 같이, 실리콘옥시나이트라이드(25)는 반사방지효과가 큰 것으로 알려져 있으며, 이에 따라 포토레지스트패턴(26) 형성을 위한 포토리소그래피 공정시 지극히 강한 반사방지효과를 가져 포토레지스트패턴(26)이 무너지지 않고 미세 패턴을 형성할 수 있도록 한다.
도 2c에 도시된 바와 같이, 실리콘옥시나이트라이드(25) 식각후 드러난 비정질카본층(24)을 식각한다. 이때, 비정질카본층(24)의 식각은 실리콘옥시나이트라이드(25)에 선택적으로 이루어진다. 즉, 비정질카본층(24) 식각후에도 실리콘옥시나이트라이드(25)는 여전히 잔류하며, 실리콘옥시나이트라이드(25)가 식각배리어 역할을 수행한다.
그리고, 비정질카본층(24) 식각시 포토레지스트패턴(26)의 식각률은 비정질카본층(24)에 비해 2배∼3배 높은 편이어서 포토레지스트패턴(26)이 잔류하지 않도록 조절 가능하며, 만약 포토레지스트패턴(26)이 잔류하는 경우에는 최초 포토레지 스트 도포시 도포 두께를 감소시키거나 비정질카본층(24) 식각시 과도식각(Over etch)을 진행하면 된다.
상기 비정질카본층(24)의 식각 공정은 산소(O2) 가스가 메인식각가스인 플라즈마식각 방식을 이용한다. 이때, 비정질카본층(24)의 식각프로파일이 미세패턴을 위한 수직 프로파일(vertical profile)을 갖도록 조절하기 위해 산소가스의 분압을 조절하거나 보호가스(Passivation gas)를 첨가하여 사용한다. 첨가되는 보호가스는 CO 가스 또는 C2H4 가스와 같은 탄소함유 가스가 좋다.
한편, 보호가스로 CHF 계열의 가스를 첨가할 수도 있으나, 불소 라디칼(F radical)이 다량 발생되는 CHF계열의 가스를 첨가하면 실리콘옥시나이트라이드(25)에 대한 선택비가 낮아지는 단점이 있으므로, 그 사용을 되도록이면 피한다. 즉, CHF계열의 가스를 이용하면 실리콘옥시나이트라이드(25)가 식각되어 소모되는 문제가 있다.
도 2d에 도시된 바와 같이, 비정질카본층(24) 식각후 비정질카본층(24)에 대한 선택적 식각을 통해 패드질화막(23)을 식각한다. 이때, 비정질카본층(24)에 대한 선택적 식각이라 함은 비정질카본층(24)을 식각배리어로 이용하는 것을 의미하며, 이는 패드질화막(23)과 유사하게 질화물질인 비정질카본층(24) 상부의 실리콘옥시나이트라이드(25)가 패드질화막(23) 식각시에 동시에 식각되어 비정질카본층(24)을 노출시키기 때문이다. 아울러, 패드질화막(23) 식각후 패드산화막(22)도 패드질화막(23)의 식각공정에 의해 식각된다.
이와 같이, 본 발명은 패드질화막(23) 식각시에 비정질카본층(24)을 식각배리어로 사용하므로, 포토레지스트로 패드질화막을 식각할 때 발생하던 패턴변형이 없다. 아울러, 포토레지스트패턴(26)은 비정질카본층(24) 식각시에만 사용하고, 패드질화막(23) 식각시에는 사용하지 않으므로 포토레지스트의 두께 제약이 없다. 즉, 포토레지스트의 두께가 얇아도 미세 패턴을 형성할 수 있다.
도 2e에 도시된 바와 같이, 비정질카본층(24)를 식각배리어로 노출된 실리콘기판(21)을 소정 깊이로 식각하여 트렌치(27)를 형성한다. 이때, 트렌치(27) 형성을 위한 식각 공정은 비정질카본층(24)이 식각배리어 역할을 하는 선택적 식각으로 진행한다.
위와 같은 일련의 공정에 의해 트렌치(27)를 형성한 후의 결과를 살펴보면, 패드질화막(23)위에 비정질카본층(24)이 존재하므로 트렌치(27) 형성후에 패드질화막(23)이 균일한 두께로 잔류한다.
도 2f에 도시된 바와 같이, 트렌치(27) 형성후 잔류하고 있는 비정질카본층(24)을 제거한다. 이때, 비정질카본층(24)은 산소플라즈마(O2 plasma)를 이용하여 제거하며, 패드질화막(23)은 산소플라즈마에 대해 선택비를 가지므로 식각되지 않는다.
도 2g에 도시된 바와 같이, 트렌치(27)를 채울때까지 패드질화막(23) 표면 상부에 갭필산화막(28)을 증착한다. 이때, 갭필산화막(28)은 잘 알려진 바와 같이, 고밀도플라즈마(High Density Plasma) 방식을 이용하여 고밀도플라즈마산화막으로 형성한다.
이어서, 패드질화막(23)을 연마정지막으로 한 CMP(Chemical Mechanical Polishing) 공정을 진행하여 갭필산화막(28)을 평탄화시킨다.
도 2h에 도시된 바와 같이, 공지된 방법을 이용하여 패드질화막과 패드산화막을 선택적으로 제거한다. 이때, 패드질화막은 인산 용액을 이용하여 제거하고, 패드산화막은 불산용액을 이용하여 제거하며, 패드산화막 제거시에 산화막질인 갭필산화막도 일부가 식각되어 단차가 낮아진다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상술한 본 발명은 트렌치 형성시 하드마스크로 비정질카본층을 사용함에 따라 패드질화막을 균일하게 잔류시킬 수 있는 효과가 있다.
또한, 패드질화막 식각시에 비정질카본층을 이용하므로 패턴 변형이 없고, 아울러 포토레지스트의 두께가 얇아도 미세패턴을 형성할 수 있는 효과가 있다.
Claims (8)
- 실리콘 기판 상부에 패드산화막과 패드질화막을 적층하는 단계;상기 패드질화막 상에 비정질카본층과 반사방지층을 적층하는 단계;상기 반사방지층 상에 소자분리영역을 정의하기 위한 포토레지스트 패턴을 형성하는 단계;상기 포토레지스트 패턴을 식각배리어로 상기 반사방지층을 식각하는 단계;상기 반사방지층을 식각배리어로 상기 비정질카본층을 식각하는 단계;상기 비정질카본층에 대한 선택적 식각을 통해 상기 패드질화막을 식각하는 단계;상기 비정질카본층을 식각배리어로 상기 실리콘기판을 소정 깊이로 식각하여 트렌치를 형성하는 단계;상기 비정질카본층을 모두 제거하는 단계; 및상기 트렌치를 갭필하는 갭필산화막을 형성하는 단계를 포함하는 반도체소자의 소자분리 방법.
- 제1항에 있어서,상기 비정질카본층을 식각하는 단계는,산소 가스가 메인식각가스인 플라즈마식각 방식으로 진행하는 것을 특징으로 하는 반도체소자의 소자분리 방법.
- 제2항에 있어서,상기 비정질카본층의 식각 프로파일을 조절하기 위해 상기 산소가스의 분압을 조절하는 것을 특징으로 하는 반도체소자의 소자분리 방법.
- 제2항에 있어서,상기 비정질카본층의 식각 프로파일을 조절하기 위해 탄소함유가스를 첨가하는 것을 특징으로 하는 반도체소자의 소자분리 방법.
- 제4항에 있어서,상기 탄소함유가스는 CO 가스 또는 C2H4 가스를 사용하는 것을 특징으로 하는 반도체소자의 소자분리 방법.
- 제1항에 있어서,상기 반사방지층은 실리콘옥시나이트라이드로 형성하는 것을 특징으로 하는 반도체소자의 소자분리 방법.
- 제6항에 있어서,상기 반사방지층은, 300Å∼600Å 두께로 형성하는 것을 특징으로 하는 반도체소자의 소자분리 방법.
- 제1항에 있어서,상기 비정질카본층은, 500Å∼2000Å 두께로 형성하는 것을 특징으로 하는 반도체소자의 소자분리 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040060557A KR20060011631A (ko) | 2004-07-30 | 2004-07-30 | 비정질카본층을 이용한 반도체소자의 소자분리 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040060557A KR20060011631A (ko) | 2004-07-30 | 2004-07-30 | 비정질카본층을 이용한 반도체소자의 소자분리 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20060011631A true KR20060011631A (ko) | 2006-02-03 |
Family
ID=37121653
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040060557A KR20060011631A (ko) | 2004-07-30 | 2004-07-30 | 비정질카본층을 이용한 반도체소자의 소자분리 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20060011631A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103311173A (zh) * | 2013-05-23 | 2013-09-18 | 上海华力微电子有限公司 | 一种双深度浅沟道隔离槽的制备方法 |
-
2004
- 2004-07-30 KR KR1020040060557A patent/KR20060011631A/ko not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103311173A (zh) * | 2013-05-23 | 2013-09-18 | 上海华力微电子有限公司 | 一种双深度浅沟道隔离槽的制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7169682B2 (en) | Method for manufacturing semiconductor device | |
| KR20040050789A (ko) | 반도체소자의 소자분리막 형성방법 | |
| JP2004153236A (ja) | 半導体素子の素子分離膜形成方法 | |
| US6828248B1 (en) | Method of pull back for forming shallow trench isolation | |
| KR100824995B1 (ko) | 리세스 게이트를 갖는 반도체 소자의 제조 방법 | |
| KR100714287B1 (ko) | 반도체 소자의 패턴 형성방법 | |
| KR20060011631A (ko) | 비정질카본층을 이용한 반도체소자의 소자분리 방법 | |
| KR20040055346A (ko) | 반도체 소자의 트렌치 형성 방법 | |
| KR100979233B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR20060011392A (ko) | 비정질카본층을 이용한 반도체소자의 소자분리 방법 | |
| KR100954418B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR100370172B1 (ko) | 반도체 소자의 제조방법 | |
| KR20090070912A (ko) | 반도체 소자의 소자분리막 제조방법 | |
| KR100478488B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| KR20060011612A (ko) | 반도체소자의 소자분리 방법 | |
| KR100561513B1 (ko) | 반도체 소자의 셸로우 트렌치 소자분리 방법 | |
| KR100478266B1 (ko) | 반도체 제조 장치에서의 소자 분리 방법 | |
| KR100942077B1 (ko) | 반도체 소자의 제조방법 | |
| KR19990065142A (ko) | 실리콘을 포함하는 물질층의 버티컬 프로파일 패턴 형성 방법 | |
| KR100480896B1 (ko) | 반도체소자의 소자분리막 형성방법 | |
| KR20020003031A (ko) | 반도체소자의 소자분리막 형성 방법 | |
| KR100480919B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR100939161B1 (ko) | 반도체 소자의 소자 분리막 제조 방법 | |
| KR20110047820A (ko) | 유기막과 산화막이 적층된 하드마스크막을 이용한 반도체장치 제조 방법 | |
| KR20040087457A (ko) | 반도체소자의 소자분리막 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |