KR20060009003A - 커패시터 구조물 및 커패시터 구조물 제작 방법 - Google Patents

커패시터 구조물 및 커패시터 구조물 제작 방법 Download PDF

Info

Publication number
KR20060009003A
KR20060009003A KR1020057021178A KR20057021178A KR20060009003A KR 20060009003 A KR20060009003 A KR 20060009003A KR 1020057021178 A KR1020057021178 A KR 1020057021178A KR 20057021178 A KR20057021178 A KR 20057021178A KR 20060009003 A KR20060009003 A KR 20060009003A
Authority
KR
South Korea
Prior art keywords
layer
metal
electrically conductive
conductive material
intermediate layer
Prior art date
Application number
KR1020057021178A
Other languages
English (en)
Other versions
KR100678012B1 (ko
Inventor
셈 바세리
다니엘 겔리 에프.
게터즈 에스. 산듀
Original Assignee
미크론 테크놀로지,인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미크론 테크놀로지,인코포레이티드 filed Critical 미크론 테크놀로지,인코포레이티드
Publication of KR20060009003A publication Critical patent/KR20060009003A/ko
Application granted granted Critical
Publication of KR100678012B1 publication Critical patent/KR100678012B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H01L28/57—Capacitors with a dielectric comprising a perovskite structure material comprising a barrier layer to prevent diffusion of hydrogen or oxygen
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Compositions Of Oxide Ceramics (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Inorganic Insulating Materials (AREA)

Abstract

본 발명은 장벽층(48) 위에 금속산화물 유전물질(50)이 증착되는 방법을 포함한다. 장벽층은 탄소, 붕소, 그리고 질소 중 한가지 이상과 금속의 조성을 포함할 수 있으며, 유전물질의 금속산화물은 장벽층과 동일한 금속을 포함할 수 있다. 유전물질/장벽층 구조물은 커패시터에 사용될 수 있다. 커패시터는 DRAM 셀에 사용될 수 있으며, 따라서 전자 시스템에 사용될 수 있다.

Description

커패시터 구조물 및 커패시터 구조물 제작 방법{CAPACITOR CONSTRUCTIONS, AND THEIR METHODS OF FORMING}
본 발명은 커패시터 구조물과 커패시터 구조물 제작 방법에 관한 발명으로서, 또한, 유전물질을 포함하는 구조물을 제작하는 방법에도 관련된다.
반도체 구조물에 산화물 유전체를 병합시키는 것은 끊임없는 관심을 끌고 있다. 특히 관심대상인 유전체는 MOz로 표현되는 유전체로서, 이때, M은 금속을, O는 산소를, z는 0보다 큰 숫자를 나타낸다. z는 일반적으로 8보다 작거나 같다. 금속은 하프늄같은 전이금속일 수 있고, 알루미늄같은 비전이금속일 수도 있다. 유전물질은 커패시터 구조물 등에 사용될 수 있다.
금속산화물 유전체(MOz)를 이용할 때의 문제점은 유전물질과 유전물질에 인접한 구조물 사이에 확산이 발생할 수 있으며, 이러한 확산은 유전물질과 유전물질에 인접한 구조물의 성질에 악영향을 미칠 수 있다는 점이다. 가령, 전도성 구조물이 전도성으로 도핑된 실리콘을 포함하고 MOz가 전도성으로 도핑된 실리콘 바로 위에 형성될 경우, MOz로부터의 산소는 실리콘과 반응하여 실리콘을 산화시킬 것이다. 산화된 실리콘은 전도성으로 도핑된 실리콘의 요망 전도성 성질을 더이상 가지지 못할 것이다.
상술한 문제점들은 금속나이트라이드 장벽층을 이용함으로서 방지하거나 완화할 수 있다. 금속나이트라이드는 MNy로 표시된다. 이때, M은 금속, N은 질소, y는 0보다 큰 수치로서 일반적으로 8보다 작다. 금속나이트라이드는 확산 장벽층으로 자주 불리며, 이는 금속나이트라이드가 금속산화물 유전체 내외로의 확산을 완화시키거나 아예 차단하기 때문이다. 미국특허 5,741,721 호는 금속나이트라이드 장벽층 위에 금속산화물 유전물질이 형성되는 일례의 구조물을 기술하고 있다. 상기 미국특허는 반도체 기판 위에 금속나이트라이드층을 형성하고 이어서 금속산화물 유전물질을 형성하도록 금속나이트라이드층의 표면을 산화시키는 공정을 구체적으로 기술하고 있다.
상기 미국특허에 제시된 공정은 다양한 반도체 제작 공정에 적용하기 어려울 수 있다. 따라서, 금속산화물 유전물질에 인접한 확산 장벽층을 형성하는 대안의 방법을 발전시키는 것이 바람직하다.
한 태양에 따르면, 본 발명은 유전물질을 포함하는 구조물을 제작하는 방법을 포괄한다. MCx, MBq, 그리고 MNy 중 한가지 이상을 포함하는 층이 형성된다. 이때, M은 금속, q, x, y는 0보다 큰 수치이다. MOz를 포함하는 유전물질이 상기층 위에 증착되며, 이때, z는 0보다 큰 수치이다. 특정 태양에 따르면, 상기 층과 상기 유전물질이 공통의 금속(가령, 하프늄이나 알루미늄)을 포함할 수 있다.
한 태양에 따르면, 발명은 커패시터 구조물의 제작 방법에 관련된다. 제 1 전기전도성 물질이 반도체 기판 위에 형성된다. 제 1 전기전도 물질 위에 중간층이 형성된다. 중간층은 붕소, 질소, 탄소 중 한가지 이상과, 금속의 조성을 주종으로 하여 포함한다. 상기 중간층 위에 유전층이 증착되며, 이때, 유전층은 금속 및 산소의 조성을 주종으로 포함한다. 상기 유전층 위에 제 2 전기전도 물질이 형성된다. 제 2 전기전도 물질은 제 1 전기전도 물질과 용량성으로 연결된다.
한 태양에 따르면, 본 발명은 커패시터 구조물을 포함한다. 상기 구조물은 제 1 전기전도 물질과, 상기 제 1 전기전도 물질 위의 제 1 중간층을 포함한다. 상기 제 1 중간층은 붕소, 질소, 탄소 중 한가지 이상과, 알루미늄의 조성을 주종으로 포함한다. 상기 제 1 중간층 위에 유전물질이 위치한다. 상기 유전물질은 알루미늄과 산소의 조성을 주종으로 포함한다. 상기 유전물질 위에 제 2 중간층이 형성되며, 이때, 상기 제 2 중간층은 붕소, 질소, 탄소 중 한가지 이상과 알루미늄의 조성을 주종으로 포함한다. 상기 제 2 중간층 위에 제 2 전기전도 물질이 형성된다. 상기 제 2 전기전도 물질은 상기 제 1 전기전도 물질과 용량성으로 결합한다. 상기 커패시터 구조물은 DRAM 셀에 병합될 수 있다. 이 DRAM 셀은 전자 시스템에 사용될 수 있다.
도 1은 본 발명의 일례의 방법의 예비 처리 단계에서 반도체 웨이퍼 조각의 단면도.
도 2는 도 1의 처리 단계 다음의 처리 단계의 단면도.
도 3은 도 2의 처리 단계 다음의 처리 단계의 단면도.
도 4는 도 3의 처리 단계 다음의 처리 단계의 단면도.
도 5는 본 발명의 일례의 태양에 따른 증착을 실행하는 데 사용될 수 있는 장치의 단면도.
도 6은 본 발명의 일례의 적용을 설명하는 컴퓨터의 도면.
도 7은 도 6의 컴퓨터의 마더보드의 세부특징을 도시한 블록도표.
도 8은 본 발명의 일례의 태양에 따른 전자 시스템의 블록도표.
도 9는 본 발명의 한 태양에 따른 일례의 전자 시스템의 블록도표.
본 발명은 금속산화물 유전물질에 인접한 위치에 금속카바이드, 금속보라이드, 금속나이트라이드 중 한가지 이상을 포함하는 층을 제공하는 구조물을 포함한다. 금속카바이드는 MCx로 표시되며, M은 금속, C는 탄소, x는 0보다 큰 수치로서 8보다 작은 것이 일반적이다. 금속보라이드는 MBq로 표시되며, 이때, M은 금속, B는 붕소, q는 0보다 큰 수치로서 일반적으로 8보다 작다. 금속나이트라이드는 MNy로 표시되며, 이때, M은 금속, N은 질소, y는 0보다 큰 수치로서 일반적으로 8보다 작다. 금속산화물은 MOz로 표시되며, 이때, M은 금속, O는 산소, z는 0보다 큰 수치로서 일반적으로 8보다 작다.
금속산화물 유전물질은 금속카바이드, 금속보라이드, 금속나이트라이드 중 한가지 이상을 포함하는 층과 공통의 금속을 가진다. 이러한 구조는 금속카바이드, 금속보라이드, 금속나이트라이드 중 한가지 이상을 포함하는 층에 바로 인접하게 유전물질이 놓일 때, 유전물질의 적층을 개선시킬 수 있다. 금속카바이드, 금속보라이드, 또는 금속나이트라이드를 포함하는 층은 금속산화물 유전물질과 또다른 물 질 사이에서 장벽층으로 기능할 수 있고, 증착 공정에서 금속산화물 유전물질의 성장을 돕는 핵생성층일 수도 있다. 금속산화물, 금속카바이드, 금속보라이드, 금속나이트라이드에 사용되는 일례의 금속들로는 알루미늄, 하프늄, 그리고 란타나이드 금속 등이 있으며, 이때, 란타나이드 금속은 란타늄과 란타나이드 계열 원소들을 포함한다.
발명은 금속산화물 유전층과 함께 금속카바이드, 금속보라이드, 또는 금속나이트라이드를 포함하는 층을 형성하는 방법을 포함한다. 본 발명은 금속산화물 유전층과 조합하여 금속나이트라이드, 금속보라이드, 또는 금속카바이드를 포함하는 층을 이용하는 구조물을 또한 포함한다. 이때, 일례의 구조물로는 커패시터 구조물이 있다.
본 발명의 일례의 공정이 도 1-5를 참고하여 설명된다. 이러한 일례의 공정은 일례의 커패시터 구조물을 제작한다.
도 1에서, 본 발명의 일례의 공정의 예비 공정 단계에 놓인 반도체 웨이퍼 조각(10)이 도시된다. 조각(10)은 반도체 기판(12)을 포함한다. 기판(12)은 p-형 도펀트로 약하게 도핑된 단결정실리콘을 포함한다. 본원에서 "반도체 기판"이라는 용어는 반도체 웨이퍼같은 벌크 반도체 물질과, 반도체 물질층을 포함하는 반도성 물질을 포함하는 임의의 구조물을 의미하는 것으로 규정된다. "기판"이라는 용어는 상술한 반도체 기판을 포함하는 임의의 지지 구조물을 의미한다.
기판(12)이 트랜지스터 소자(14)를 지지한다. 트랜지스터 소자(14)는 기판(12) 내로 뻗어가는 한 쌍의 소스/드레인 영역(16, 18)을 포함한다. 소스/드레인 영역 각각은 기판(12) 내로 깊숙이 뻗어가는 강하게 도핑된 영역(20)과, 상기 강하게 도핑된 영역(20)에 비해 기판(12) 내로 덜 깊숙하게 뻗어가는 약하게 도핑된 영역(22)을 포함한다. 소스/드레인 영역(16, 18) 사이에 채널 영역(24)이 위치하며, 상기 채널 영역(24) 위에 트랜지스터 게이트(26)가 위치한다. 트랜지스터 게이트(26)는 절연물질(28)(가령, 실리콘 옥사이드, 총체적으로 게이트 옥사이드라 부름), 상기 절연물질(28) 위에 전도물질(30)(한개 이상의 층을 포함할 수 있으며, 전도성 도핑된 실리콘이나 여러 금속들을 포함함), 그리고 상기 전도물질 위에 절연캡(32)(가령, 실리콘나이트라이드나 실리콘다이옥사이드를 포함)을 포함한다.
약하게 도핑된 영역(22) 위와 게이트(26)의 측벽을 따라 한 쌍의 측벽 스페이서(34, 36)가 뻗어간다. 스페이서(34, 36)는 실리콘다이옥사이드나 실리콘나이트라이드같은 절연물질을 포함할 수 있다. 트랜지스터 구조물(14)은 일례의 기존 구조물로서, 기존의 방법들을 이용하여 제작될 수 있다. 상기 트랜지스터 구조물(14) 외에도 다른 트랜지스터 구조물이 사용될 수도 있다.
소스/드레인 영역(16) 위에 전도성 지지부(38)가 제공된다. 지지부(38)는 전도성으로 도핑된 실리콘이나 다양한 금속같은 전기전도성 물질을 포함할 수 있다. 지지부(38)의 윗면(40)은 전기 노드를 형성한다. 지지부(38)는 부가적인 것으로 이해야하여 한다. 지지부(38)가 제거되면, 전기 노드는 소스/드레인 영역(16)에 대응하는 확산 영역의 윗면으로 간주될 수 있다.
전기절연성 물질(42)이 트랜지스터(14) 위에 제공되고, 이 절연 물질(42)을 통해 구멍(44)이 형성되어 전기 노드(40)를 노출시킨다. 절연 물질(42)은 임의의 적절한 물질을 포함할 수 있고, 그 예로 보로포스포실리케이트글래스(BPSG)가 있다.
도 2에서, 절연물질(42)의 윗면 위에, 그리고 구멍(44) 내에 전기전도 물질(46)이 제공된다. 전기전도 물질(46)은 본 발명의 일례의 태양에 따라 형성되는 커패시터 구조에서 커패시터 전극으로 사용될 수 있다. 전도성 물질(46)은 전도성으로 도핑된 실리콘이나 다양한 금속을 포함하는 임의의 적절한 전기전도 물질을 포함할 수 있다. 전기전도 물질(46)이 금속을 포함할 경우, 금속은 원소 형태로 또는 전도성 화합물 형태로 이용될 수 있다. 차후에 설명할 전도 물질과 구분하기 위해, 전기전도층(46)은 제 1 전기전도 물질로 언급될 수 있다.
전기전도층(46)이 매끄러운 외면을 가지는 것으로 도시되지만, 본 발명의 특정 태양에서 매끄럽지 않은 외면을 가질 수도 있다. 가령, 전기전도층(46)이 전기전도성 실리콘을 포함할 경우, 층(46)의 외면은 반구형 그레인 실리콘에 해당할 수 있고, 따라서 울퉁불퉁한 표면을 지닐 것이다.
전도 물질(46) 위에 장벽층(48)이 형성된다. 장벽층(48)은 금속카바이드(MCx), 금속보라이드(MBq), 그리고 금속나이트라이드(MNy) 중 한가지 이상을 포함한다. 장벽층(48)의 금속은 전이 금속(가령, 하프늄, 티타늄, 탄탈륨, 란타나이드, 등)을 포함할 수 있고, 또는 비전이 금속(가령, 알루미늄 등)을 포함할 수도 있다. 장벽층(48)이 전기전도성인 것으로 도시되지만, 장벽층(48)이 전기절연성일 수도 있다. 장벽층(48)의 전도율은 이 층에 사용되는 특정 금속 조성에 따라 좌우되며, 층(48)에 이용하기에 적합한 일부 금속카바이드나 일부나이트라이드가 전기전도성 보다는 전기절연성을 띌 수 있는 것이다. 장벽층(48)이 전기전도성일 경우, 전도물질층(48)이 생략될 수 있다. 전기전도층(46)이 생략될 경우, 장벽층(48)이 전기노드(40)와 물리적으로 접촉할 수 있다.
층(48)은 "장벽층"이라 불린다. 왜냐하면, 층(48)이 층(48) 아래 물질과 층(48) 위 물질간의 반응을 방지하는 장벽으로 작용하기 때문이다. 그러나 본 발명은 층의 장벽 성질에 부가적으로 다른 물리적 특성을 위해 층(48)이 사용되는 태양을 포함한다. 가령, 층(48) 위에 형성되는 유전물질은 층(48)의 금속나이트라이드, 금속보라이드, 또는 금속카바이드와 공통인 금속을 가진 금속산화물을 포함하는 것이 일반적이다. 층(48)은 금속산화물 유전물질과 하부의 금속나이트라이드, 금속보라이드, 또는 금속카바이드 물질 간에 공통인 금속을 가지는 선호되는 적층 특성용으로 사용될 수 있다. 아래 이어지는 설명에서 층(48)은 장벽층보다는 "중간층"으로 불릴 수 있으며, 또다른 태양에서는 "확산 장벽층"으로 불릴 수 있다.
층(48)은 금속카바이드, 금속보라이드, 또는 금속나이트라이드의 임의의 적절한 조성을 가질 수 있다. 특정 태양에 따르면, 층(48)은 금속카바이드를 주종으로 구성될 것이다. 또다른 태양에서, 층(48)은 금속보라이드를 주종으로 구성될 것이다. 특정 태양에서, 층(48)은 하프늄카바이드나 하프늄나이트라이드를 주종으로 구성될 것이다. 또다른 태양에서, 층(48)은 알루미늄카바이드나 알루미늄나이트라이드를 주종으로 구성될 것이다. 또하나의 태양에서, 층(48)은 란타나이드 금속카바이드나 란타나이드 금속나이트라이드를 주종으로 포함할 수 있다. 그러나, 층(48)에 사용되는 금속은 임의의 적절한 금속일 수 있다. 가령, 하프늄, 란타나이드 금속, 또는 알루미늄일 수 있다. 그러나, 이에 제한되지는 않는다.
층(48)은 임의의 적절한 두께를 가질 수 있다. 일반적으로 5~200 옹스트롬의 두께를 가진다. 층(48)은 CVD나 ALD(원자층 증착)같은 방법 등의 임의의 적절한 방법을 이용하여 형성될 수 있다.
단 한개의 층(48)만이 도시되지만, 금속카바이드, 금속보라이드, 또는 금속나이트라이드를 포함하는 여러개의 층들이 형성될 수 있다. 여러개의 층들이 형성될 경우, 여러 층 내의 금속들이 여러층의 스택 내에서 변할 수 있다. 아래 설명되는 공정에서, 금속나이트라이드, 금속보라이드, 또는 금속카바이드를 포함하는 한개 이상의 층 위에 금속산화물이 형성된다. 금속나이트라이드, 금속보라이드, 또는 금속카바이드의 여러층들의 스택의 상부층은 이러한 상부층과 접촉하는 금속산화물과 공통인 금속을 가지는 것이 바람직하다.
도 3에서, 층(46, 48)은 절연물질(42)의 윗면 위에서부터 제거된다. 그러면서도 구멍(44) 내의 층(46, 48) 부분은 유지시킨다. 절연물질(42) 윗면 위로부터 층(46, 48)을 제거하는 공정은 CMP(화학-기계적 폴리싱) 등이 있다.
도 4에서, 구멍(44) 내의 장벽층(48) 표면 위와, 절연물질(42)의 윗면 위에 유전물질층(50)이 증착된다. 층(48)의 윗면과 직접 접촉하도록 형성된다. 층(50)은 금속산화물(MOz)을 포함하며, 층(48)의 금속나이트라이드(MNy), 금속보라이드(MBq), 또는 금속카바이드(MCx)와 공통인 한개 이상의 금속을 가진다. 층(50)은 층(48)의 금속과 공통인 금속을 가진 단일 금속산화물로 구성될 수도 있고, 층(48)의 한개 이상의 금속과 공통인 금속을 가지는 여러개의 금속산화물을 포함할 수도 있 다. 또는, 층(48)의 금속과 모두 공통인 금속을 가지는 여러개의 금속산화물을 포함할 수도 있다. 특정 태양에서, 층(48)은 하프늄나이트라이드와 하프늄카바이드 중 한가지 이상을 주종으로 구성될 수 있고, 층(50)이 하프늄옥사이드를 주종으로 구성될 수 있다. 일례의 태양에서, 층(48)은 한개 이상의 란타나이드 금속나이트라이드나 한개 이상의 란타나이드 금속카바이드를 주종으로 구성될 수 있고, 층(50)이 한개 이상의 란타나이드 금속옥사이드를 주종으로 구성될 수 있다. 또다른 태양에서, 층(48)은 알루미늄나이트라이드나 알루미늄카바이드를 주종으로 구성될 수 있고, 층(50)은 알루미늄옥사이드를 주종으로 구성될 수 있다. 또한가지 태양에서, 층(48)은 금속과 질소, 붕소, 또는 탄소의 조성을 지배적으로 포함할 수 있다. 이때, "지배적"이란 표현은 층의 50 원자 퍼센트 이상이 해당 조성임을 의미한다. 이러한 태양에서, 유전물질(50)은 금속과 산소의 조성을 지배적으로 포함할 수 있다. 유전물질(50)은 20~60옹스트롬의 두께로 형성되는 것이 일반적이다.
단 한개의 층(50)만이 도시되었으나, 금속산화물을 포함하는 여러개의 층들이 형성될 수 있다. 여러 층들이 형성될 경우, 여러 층들 내의 금속들은 여러층의 스택 내에서 변할 수 있다. 금속산화물의 여러층의 스택의 하부층은 이러한 하부층과 접촉하는 금속카바이드, 금속보라이드, 또는 금속나이트라이드와 공통인 금속을 가지는 것이 바람직하다.
발명의 일부 태양에 따르면, 층(48)의 금속나이트라이드, 금속보라이드, 또는 금속카바이드와 공통의 증착 처리로 금속산화물층(50)이 형성될 수 있다. 이러한 태양에서, 도 3의 공정은 생략된다. 구체적으로 말하자면, 유전물질(50) 형성 이전에 층(46, 48)이 패턴처리되지 않는다. 일례의 공정에서, 층(48)은 반응 챔버에서 CVD와 ALD 중 한가지 이상을 이용하여 형성되며, 이어서 층(48) 증착에 사용된 챔버와 같은 챔버에서 "인 시츄(in situ)" 상태로 CVD 및 ALD 중 한가지 이상을 이용하여 유전물질(50)이 증착된다. "인 시츄" 상태란 층(48)의 증착과 층(50)의 증착 사이에서 반응 챔버에 대한 진공 상태가 파괴되지 않음을 의미한다.
층(48)과 층(50)이 공통의 금속을 가지기 때문에, 층(48, 50)의 증착이 연속적이면서 차단없는 공정으로 이루어질 수 있다. 구체적으로, 층(48)의 증착은 탄소, 붕소, 그리고 질소 중 한가지 이상의 프리커서와 조합하여 반응 챔버에 금속 함유 프리커서를 유입시킴으로서 진행될 수 있다. 층(48)이 요망 두께로 형성된 후, 질소, 붕소, 탄소 프리커서의 유입이 층(50)의 형성을 개시하기 위해 산소 프리커서의 유입으로 바뀐다. 층(48)의 형성에 사용된 공정이 ALD일 경우, 요망 금속나이트라이드, 금속보라이드, 또는 금속카바이드 물질의 층을 구축하기 위해 탄소, 붕소, 또는 질소 프리커서와 교대하는 순서로 금속 함유 기체를 반응 챔버에 유입시키는 반응 순서를 이용하여 층(48)이 형성된다. 층(48)이 요망 두께로 형성되면, 질소, 붕소, 탄소 프리커서의 흐름이 산소 프리커서의 흐름으로 바뀐다. 금속 프리커서는 산소 프리커서와 교대하는 순서로 유입되어 유전물질(50)의 층들을 구축한다.
CVD 또는 ALD 증착에 사용될 수 있는 일례의 반응 챔버가 도 5를 참고하여 설명된다. 구체적으로 도 5는 반응 챔버(102)를 포함하는 장치(100)의 단면도이다. 반응 챔버 내에 웨이퍼 홀더(104)가 제공되어, 반도체 웨이퍼 기판(106)을 지지한 다. 장치(100)는 반응 챔버(102) 내로 유입을 위한 유입구(108)와, 반응 챔버로부터 유출을 위한 유출구(110)를 포함한다. 유입구(108)와 유출구(110)는 각각 밸브(112, 114)로 제어가능하게 차단된다.
동작 시에, 유입구(108)로부터 화살표(116) 방향으로 챔버(102)에 프리커서가 유입되며, 기판(106)의 외면 위에 요망층을 형성하도록 사용된다. 적절한 시점에서, 반응 부산물 및 비반응 프리커서들이 챔버(102)로부터 유출구(110)를 통해 화살표(118) 방향으로 제거된다. CVD 공정에서는, 반응 챔버(102)에 두개 이상의 프리커서들이 유입되어 서로 반응하게되고 기판(106) 위에 요망층을 형성하게 된다. ALD 공정에서는, 프리커서들이 반응 챔버(102)에 순차적으로 유입되어, 챔버 내에 서로 개별적으로 제공된다. 따라서, ALC 공정에서는 챔버(102) 내에서의 프리커서들의 서로에 대한 반응이 없을 것이며, 프리커서들은 기판(106)의 표면 위에서 단일층을 구축하는 데 사용될 것이다.
도 4에서, 유전물질(50) 위에 제 2 장벽층(52)이 형성된다. 제 2 장벽층(52)은 제 1 장벽층(48)처럼 금속나이트라이드, 금속보라이드, 또는 금속카바이드를 포함하며, 유전물질(50)과 공통인 금속을 가질 수 있다. 특정 태양에서, 제 2 장벽층(52)은 제 1 장벽층(48)과 동일한 조성을 포함한다. 층(52)은 장벽 성질에 부가적으로 또는 장벽 성질과는 다른 성질을 위해 이용될 수 있다는 점에서, 층(48)처럼, 장벽층보다 "중간층"이라고 불릴 수 있다.
층(52)은 전도층으로 도시되지만, 층(52)에 사용된 특정 조성에 따라 층(52)이 전기절연성일 수도 있다.
층(52)은 층(50)용으로 사용된 공정과 공통인 CVD 나 ALD 공정으로 형성될 수 있다. 다시 말해서, 층(52)은 층(50)의 증착에 사용된 챔버와 동일한 반응 챔버에서 형성될 수 있으며, 층(50) 형성에 사용된 공정에 대해 연속적인 공정으로 층(50)에 대해 "인 시츄(in situ)" 상태로 형성될 것이다. 발명의 일부 태양에서, 층(48, 50, 52)은 모두 연속적인 증착 공정으로 형성될 수 있다. 구체적으로, 모든 층(48, 50, 52)이 층(48) 증착 시작으로부터 층(52) 증착 완료시까지 챔버에 대한 진공 상태를 파괴하지 않으면서 공통의 반응 챔버에서 형성될 수 있다.
층(52) 위에 제 2 전기전도 전극(54)이 형성된다. 전극(54)은 전도성으로 도핑된 실리콘이나 다양한 금속 또는 금속 조성들을 주종으로 포함할 수 있다. 층(52)이 전기전도성일 경우, 층(54)이 생략될 수 있고, 층(52)은 제 2 전극으로 사용될 수 있다. 그러나, 층(52)이 전기전도성일지라도, 비교적 얇게 층(52)을 형성하는 것이 바람직하며, 또한, 층(52)을 또다른 전도 물질(54)과 조합하여 커패시터 전극으로 이용하는 것이 바람직하다.
층(46, 48, 50, 52, 54)들은 함께 커패시터 구조물(60)을 형성한다. 전도물질(46, 48)은 커패시터의 제 1 전극으로 간주되며, 전도물질(52, 54)은 커패시터의 제 2 전극으로 간주된다. 제 2 전극은 제 1 전극에 용량성으로 연결되며, 유전물질(50)에 의해 제 1 전극과 분리된다. 층(48, 52)이 유전물질을 포함하는 구조에서, 층(48, 50, 52)은 층(54)에 의해 형성되는 제 2 커패시터 전극으로부터 층(46)에 의해 형성되는 제 1 커패시터 전극을 분리시키는 유전물질일 수 있다.
커패시터 구조물(60)은 DRAM 셀에 포함될 수 있다. 구체적으로, 소스/드레인 영역(18)이 비트라인(70)에 연결될 수 있다. 커패시터 구조물(60)은 트랜지스터(14)를 통해 비트라인(70)과 게이트방식으로 연결될 수 있다.
본 발명의 접근법은 수많은 장점을 제공할 수 있다. 가령, 본 발명은 고온 산화물 증착에 적합한 능력을 제공할 수 있다(고온 산화물 증착에 의하면 밀도 및 산화물 필름 품질을 높일 수 있다). 왜냐하면, 하부 셀 플레이트를 산화시키지 않을(즉, 전극(56)을 산화시키지 않을) 화학물질 감소와 함께 증착이 시작될 수 있기 때문이다. 하부 산소 장벽(즉, 나이트라이드, 보라이드, 또는 카바이드)이 증착된 후, 즉, 층(48) 증착 후, 화학물질은 산화 물질로 변화하여 유전체 증착이 실행되어 물질(50)을 형성한다. 본 발명의 방법은 금속산화물 물질에 비해 나이트라이드, 보라이드, 또는 카바이드층 사이에서 양호한 격자 일치를 획득할 수 있는 추가적 장점을 지닌다. 또한, 층(48)은 하부층(46)의 산화를 방지할 수 있다. 층(50)이 층(46)에 직접 접촉하여 제공될 경우 하부층(46)이 산화될 수 있기 때문이다. 추가적으로, 알루미늄 옥사이드가 유전물질로, 그리고 알루미늄 카바이드나 나이트라이드가 층(48, 52)으로 사용될 수 있는 사례에서, 층(48, 52)은 전기절연성일 것이다. 층(48, 52)의 유전율은 알루미늄 산화물층(50)의 유전율과 필적할 것이며, 이는 실리콘나이트라이드같은 다른 절연나이트라이드를 이용할 때보다 더 우수한 품질의 유전물질(즉, 더 우수한 유전율)을 획득할 수 있게 한다.
나이트라이드, 보라이드, 또는 카바이드층(48, 52)의 두께는 이 층들의 요망 용도 및 조합관계에 따라 변할 수 있다. 가령, 층(48, 52)이 커패시터 구조물의 단독 전극으로 사용될 경우, 층들은 비교적 두껍게 형성되는 것이 바람직하다(즉, 50 옹스트롬보다 큰 두께를 가지는 것이 바람직하다). 이와는 대조적으로, 층들이 커패시터 전극의 다른 전도 물질과 조합하여 이용될 경우, 층들은 10옹스트롬 이하(또는 5옹스토름 이하)의 두께처럼 매우 얇게 형성될 수 있다.
본 발명의 방법에 따라 형성되는 구조물들을 포함하는 소자들은 컴퓨터 시스템과 그외 다른 전자 시스템 등등의 여러 조립체에 사용될 수 있다.
도 6은 본 발명의 한 태양에 따른 컴퓨터 시스템(400)의 한 실시예를 도시한다. 컴퓨터 시스템(400)은 모니터(401)나 그외 다른 통신 출력 장치, 키보드(402)나 그외 다른 통신 입력 장치, 그리고 마더보드(404)를 포함한다. 마더보드(404)는 마이크로프로세서(406)나 그외 다른 데이터 처리 유닛을 장착할 수 있고, 한개 이상의 메모리 소자(408)를 장착할 수 있다. 메모리 소자(408)는 상술한 발명의 여러 태양을 포함할 수 있다. 가령, 도 4를 참고하여 설명한 DRAM 셀을 포함할 수 있다. 메모리 소자(408)는 메모리 셀들의 어레이를 포함할 수 있으며, 이러한 어레이는 어레이 내 개별 메모리 셀에 액세스하기 위한 어드레싱 회로와 연결될 수 있다. 추가적으로, 메모리 셀 어레이는 메모리 셀들로부터 데이터를 독출하기 위한 독출 회로에 연결될 수 있다. 어드레싱 및 독출 회로는 메모리 소자(408)와 프로세서(406) 간의 정보 운반에 사용될 수 있다. 이는 도 7에 도시된 마더보드(404)의 블록도표에 도시되어 있다. 이러한 블록도표에서, 어드레싱 회로는 (410)으로, 독출 회로는 (412)로 표시된다.
발명의 특정 태양에 따르면, 메모리 소자(408)는 메모리 모듈에 대응할 수 있다. 가령, 싱글 인-라인 메모리 모듈(SIMM)과 듀얼 인-라인 메모리 모듈(DIMM)이 본 발명의 가르침을 이용하는 구현에 사용될 수 있다. 메모리 소자는 소자의 메모리 셀들 내외로의 여러가지 독출 및 판독 방법을 제공하는 다양한 설계 중 임의의 설계에 수용될 수 있다. 이러한 한가지 방법은 페이지 모드 동작이다. DRAM의 페이지 모드 동작은 메모리 셀 어레이의 한 행에 액세스하고 어레이의 여러 다른 컬럼에 임의적으로 액세스하는 방법에 의해 규정된다. 행 및 열 교차점에 저장된 데이터는 상기 열에 액세스할 때 독출되고 출력된다.
대안의 형태의 소자는 확장 데이터 출력(EDO) 메모리로서, 어드레싱된 열이 닫힌 후, 메모리 어레이 어드레스에서 저장된 데이터를 출력으로 가용하게 한다. 이 메모리는 메모리 출력 데이터가 메모리 버스상에서 가용해지는 시간을 감소시킴없이, 더 짧은 액세스 신호를 가능하게 함으로서 일부 통신 속도를 개선시킬 수 있다. 그외 다른 대안의 종류의 소자로는 SDRAM, DDR SDRAM, SLDRAM, VRAM, 그리고 디렉트 RDRAM 등이 있고, SRAM이나 플래시 메모리들도 해당된다.
도 8은 본 발명의 일례의 전자 시스템(700)의 다양한 실시예의 블록도표이다. 시스템(700)은 컴퓨터 시스템, 공정 제어 시스템, 또는 프로세서 및 관련 메모리를 이용하는 그외 다른 시스템에 해당할 수 있다. 전자 시스템(700)은 프로세서나 산술/로직 유닛(ALU)(702), 제어 유닛(704), 메모리 소자 유닛(706), 그리고 입/출력 장치(708)를 포함하는 기능 소자들을 가진다. 일반적으로, 전자 시스템(700)은 프로세서(702)에 의해 데이터에 대해 수행될 동작들과, 프로세서(702), 메모리 소자(706), 그리고 입/출력 장치(708) 간의 그외 다른 상호작용을 명시하는 일련의 명령들을 가질 것이다. 제어 유닛(704)은 메모리 소자(706)로부터 명령을 인출시켜 실행시킬 일련의 동작들을 연속적으로 사이클링함으로서 프로세서(702), 메모리 소자(706), 그리고 입/출력 장치(708)의 모든 동작들을 조율한다. 다양한 실시예에서, 메모리 소자(706)는 RAM, ROM, 그리고 플라피디스크 드라이브나 CD-ROM 드라이브같은 주변 장치들을 포함하며, 물론 이에 제한되지는 않는다.
도 9는 일례의 전자 시스템(800)의 다양한 실시예에 대한 블록도표이다. 시스템(800)은 메모리 셀들의 어레이(804), 어드레스 디코더(806), 행 액세스 회로(808), 열 액세스 회로(810), 동작 제어를 위한 독출/판독 제어 회로(812), 그리고 입/출력 회로(814)를 포함하는 메모리 소자(802)를 구비한다. 메모리 소자(802)는 전력 회로(816)와 센서(820)를 추가로 포함한다. 메모리 셀이 저-한도 전도 상태나 고-한도 비전도 상태 중 어디에 있는 지를 결정하기 위한 전류 센서 등이 상기 센서(820)의 예에 해당한다. 도시되는 전력 회로(816)는 전력 공급 회로(880), 기준 전압 제공 회로(882), 제 1 워드라인의 펄스 제공 회로(884), 제 2 워드라인의 펄스 제공 회로(886), 그리고 상기 비트라인의 펄스 제공 회로(888)를 포함한다. 시스템(800)은 프로세서(822)나 메모리 콘트롤러를 또한 포함한다.
메모리 소자(802)는 금속화 라인을 통해 프로세서(822)로부터 제어 신호(824)를 수신한다. 메모리 소자(802)는 입/출력 라인을 통해 액세스되는 데이터를 저장하는 데 사용된다. 추가적인 회로 및 제어 신호들이 제공될 수 있으며, 메모리 소자(802)가 발명의 초점을 흐리지 않기 위해 단순하게 기술되었음을 당 분야의 통상의 지식을 가진 자라면 이해할 수 있을 것이다. 프로세서(822)나 메모리 소자(802) 중 한가지 이상이 앞서 설명한 종류의 DRAM 셀을 포함할 수 있다.
본 발명에 따른 메모리 셀들은 메모리 모듈, 소자 드라이버, 전력 모듈, 통신 모뎀, 프로세서 모듈, 그리고 장치-전용 모듈에 사용하기 위한 전자 시스템에 적용될 수 있고, 다층형 멀티칩 모듈에 또한 적용될 수 있다. 이러한 회로는 시계, TV, 셀 폰, PC, 자동차, 산업용 제어 시스템, 비행기, 등등과 같은 다양한 전자 시스템의 서브컴포넌트일 수 있다.

Claims (4)

  1. 커패시터 구조물 제작 방법으로서, 상기 방법은,
    - 반도체 기판을 제공하고,
    - 상기 반도체 기판 위에 제 1 전기전도 물질을 형성하며,
    - 상기 제 1 전기전도 물질 위에 중간층을 형성하고, 이때, 상기 중간층은 알루미늄카바이드를 포함하며,
    - 상기 중간층에 바로 인접하게 유전층을 증착하고, 이때, 상기 유전층은 알루미늄과 산소의 조성을 포함하며, 그리고
    - 상기 유전층 위에 제 2 전기전도 물질을 형성하고, 이때, 상기 제 2 전기전도 물질은 상기 제 1 전기전도물질에 용량성으로 연결되는
    단계들을 포함하는 것을 특징으로 하는 커패시터 구조물 제작 방법.
  2. 제 1 항에 있어서, 상기 중간층이 제 1 중간층이고, 상기 방법은,
    - 상기 유전층 위에 제 2 중간층을 형성하며, 이때, 상기 제 2 중간층은 알루미늄카바이드를 포함하고, 그리고
    - 상기 제 2 중간층 위에 상기 제 2 전기전도 물질을 형성하는
    단계들을 추가로 포함하는 것을 특징으로 하는 커패시터 구조물 제작 방법.
  3. 커패시터 구조물 제작 방법으로서, 상기 방법은,
    - 반도체 기판을 제공하고,
    - 상기 반도체 기판 위에 제 1 전기전도 물질을 형성하며,
    - 상기 제 1 전기전도 물질 위에 제 1 중간층을 형성하고, 이때, 상기 제 1 중간층은 란타나이드 금속카바이드를 포함하며,
    - 상기 제 1 중간층에 바로 인접하게 유전층을 증착하고, 이때, 상기 유전층은 란타나이드 금속과 산소의 조성을 포함하며,
    - 상기 유전층 위에 제 2 중간층을 형성하고, 이때, 상기 제 2 중간층은 란타나이드 금속카바이드를 포함하며,
    - 상기 제 2 중간층 위에 제 2 전기전도 물질을 형성하고, 이때, 상기 제 2 전기전도 물질은 상기 제 1 전기전도물질에 용량성으로 연결되는
    단계들을 포함하는 것을 특징으로 하는 커패시터 구조물 제작 방법.
  4. 커패시터 구조물로서, 상기 구조물은,
    - 제 1 전기전도 물질,
    - 알루미늄카바이드를 포함하는, 상기 제 1 전기전도 물질 위의 제 1 중간층,
    - 알루미늄옥사이드를 포함하는, 상기 제 1 중간층에 바로 인접하게 위치하는 유전물질,
    - 알루미늄카바이드를 포함하는, 상기 유전물질 위의 제 2 중간층, 그리고
    - 상기 제 1 전기전도 물질과 용량성으로 연결되는, 상기 제 2 중간층 위의 제 2 전기전도 물질
    을 포함하는 것을 특징으로 하는 커패시터 구조물.
KR1020057021178A 2003-05-09 2004-05-04 커패시터 구조물 및 커패시터 구조물 제작 방법 KR100678012B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/435,103 2003-05-09
US10/435,103 US6812110B1 (en) 2003-05-09 2003-05-09 Methods of forming capacitor constructions, and methods of forming constructions comprising dielectric materials

Publications (2)

Publication Number Publication Date
KR20060009003A true KR20060009003A (ko) 2006-01-27
KR100678012B1 KR100678012B1 (ko) 2007-02-02

Family

ID=33299562

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020057021178A KR100678012B1 (ko) 2003-05-09 2004-05-04 커패시터 구조물 및 커패시터 구조물 제작 방법

Country Status (7)

Country Link
US (3) US6812110B1 (ko)
EP (1) EP1623453A2 (ko)
JP (1) JP4157966B2 (ko)
KR (1) KR100678012B1 (ko)
CN (1) CN100424818C (ko)
TW (1) TWI298926B (ko)
WO (1) WO2004102592A2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190136879A (ko) * 2018-05-31 2019-12-10 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 전도성 특징부에 대한 배리어 층 형성

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6551893B1 (en) * 2001-11-27 2003-04-22 Micron Technology, Inc. Atomic layer deposition of capacitor dielectric
US7160577B2 (en) 2002-05-02 2007-01-09 Micron Technology, Inc. Methods for atomic-layer deposition of aluminum oxides in integrated circuits
FR2844810B1 (fr) * 2002-09-24 2004-11-05 Pechiney Rhenalu Feuille ou bande en aluminium raffine pour condensateurs electrolytiques
KR100604672B1 (ko) 2004-06-30 2006-07-31 주식회사 하이닉스반도체 하프늄질화막을 구비한 캐패시터 및 그 제조 방법
DE102004056654A1 (de) * 2004-11-24 2005-12-08 Infineon Technologies Ag Verfahren zum Herstellen von kapazitiven Elementen
US7927948B2 (en) 2005-07-20 2011-04-19 Micron Technology, Inc. Devices with nanocrystals and methods of formation
US8110469B2 (en) 2005-08-30 2012-02-07 Micron Technology, Inc. Graded dielectric layers
JP2007081265A (ja) * 2005-09-16 2007-03-29 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
US7857193B2 (en) * 2005-11-23 2010-12-28 Babcock & Wilcox Technical Services Y-12, Llc Method of forming and assembly of parts
JP2007157829A (ja) * 2005-12-01 2007-06-21 Matsushita Electric Ind Co Ltd 半導体装置
US7892964B2 (en) * 2007-02-14 2011-02-22 Micron Technology, Inc. Vapor deposition methods for forming a metal-containing layer on a substrate
US7977798B2 (en) * 2007-07-26 2011-07-12 Infineon Technologies Ag Integrated circuit having a semiconductor substrate with a barrier layer
US7700469B2 (en) * 2008-02-26 2010-04-20 Micron Technology, Inc. Methods of forming semiconductor constructions
US20100332493A1 (en) * 2009-06-25 2010-12-30 Yahoo! Inc. Semantic search extensions for web search engines
KR20110064269A (ko) * 2009-12-07 2011-06-15 삼성전자주식회사 반도체 소자 및 그것의 제조 방법, 및 그것을 포함하는 반도체 모듈, 전자 회로 기판 및 전자 시스템
JP6676370B2 (ja) * 2015-12-25 2020-04-08 新光電気工業株式会社 配線基板及び配線基板の製造方法
US11031542B2 (en) 2019-05-02 2021-06-08 International Business Machines Corporation Contact via with pillar of alternating layers
KR20210085161A (ko) 2019-12-30 2021-07-08 삼성전자주식회사 커패시터 구조물, 이의 제조 방법, 상기 커패시터 구조물을 포함하는 반도체 장치 및 이의 제조 방법

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3988824A (en) * 1972-05-22 1976-11-02 Hewlett-Packard Company Method for manufacturing thin film circuits
US4464701A (en) * 1983-08-29 1984-08-07 International Business Machines Corporation Process for making high dielectric constant nitride based materials and devices using the same
EP0175988A2 (en) * 1984-09-24 1986-04-02 Allied Corporation Process of manufacturing capacitive devices and capacitive devices manufactured by the process
US5471721A (en) * 1993-02-23 1995-12-05 Research Corporation Technologies, Inc. Method for making monolithic prestressed ceramic devices
EP0634756B1 (en) * 1993-07-16 1998-09-30 Kabushiki Kaisha Toshiba Metal oxide resistor, power resistor, and power circuit breaker
US5508881A (en) * 1994-02-01 1996-04-16 Quality Microcircuits Corporation Capacitors and interconnect lines for use with integrated circuits
US5438023A (en) 1994-03-11 1995-08-01 Ramtron International Corporation Passivation method and structure for a ferroelectric integrated circuit using hard ceramic materials or the like
US5621607A (en) * 1994-10-07 1997-04-15 Maxwell Laboratories, Inc. High performance double layer capacitors including aluminum carbon composite electrodes
WO1997003131A1 (fr) * 1995-07-13 1997-01-30 Tonen Corporation Composition de formation de ceramiques et procede de production de ceramiques
US6077774A (en) * 1996-03-29 2000-06-20 Texas Instruments Incorporated Method of forming ultra-thin and conformal diffusion barriers encapsulating copper
US5838530A (en) 1996-07-22 1998-11-17 Zhang; Guobiao Applications of protective ceramics
EP0862203A1 (en) 1997-01-31 1998-09-02 Texas Instruments Incorporated Method for fabricating a semiconductor memory capacitor
US6346741B1 (en) * 1997-11-20 2002-02-12 Advanced Technology Materials, Inc. Compositions and structures for chemical mechanical polishing of FeRAM capacitors and method of fabricating FeRAM capacitors using same
US6153872A (en) * 1998-01-09 2000-11-28 Florida International University For And On Behalf Of The Board Of Regents Optoelectronic devices in which a resonance between optical fields and tunneling electrons is used to modulate the flow of said electrons
US6111285A (en) * 1998-03-17 2000-08-29 Micron Technology, Inc. Boride electrodes and barriers for cell dielectrics
US6737696B1 (en) * 1998-06-03 2004-05-18 Micron Technology, Inc. DRAM capacitor formulation using a double-sided electrode
US6107136A (en) * 1998-08-17 2000-08-22 Motorola Inc. Method for forming a capacitor structure
US6972436B2 (en) * 1998-08-28 2005-12-06 Cree, Inc. High voltage, high temperature capacitor and interconnection structures
US6340827B1 (en) * 1999-01-13 2002-01-22 Agere Systems Guardian Corp. Diffusion barrier for use with high dielectric constant materials and electronic devices incorporating same
US6387748B1 (en) * 1999-02-16 2002-05-14 Micron Technology, Inc. Semiconductor circuit constructions, capacitor constructions, and methods of forming semiconductor circuit constructions and capacitor constructions
JP2000252017A (ja) 1999-02-25 2000-09-14 Fujitsu Takamisawa Component Ltd コネクタ構造
JP3851752B2 (ja) * 2000-03-27 2006-11-29 株式会社東芝 半導体装置の製造方法
DE10015828A1 (de) * 2000-03-30 2001-10-11 Voith Paper Patent Gmbh Maschine zur Herstellung einer Faserstoffbahn, insbesondere einer Gipskartonbahn
US6660660B2 (en) * 2000-10-10 2003-12-09 Asm International, Nv. Methods for making a dielectric stack in an integrated circuit
US7192827B2 (en) * 2001-01-05 2007-03-20 Micron Technology, Inc. Methods of forming capacitor structures
KR100408742B1 (ko) * 2001-05-10 2003-12-11 삼성전자주식회사 집적회로소자의 캐패시터 및 그 제조방법
US6461914B1 (en) * 2001-08-29 2002-10-08 Motorola, Inc. Process for making a MIM capacitor
EP1294021A1 (de) * 2001-08-31 2003-03-19 Infineon Technologies AG Kondensatoreinrichtung für eine Halbleiterschaltungsanordnung und Verfahren zu deren Herstellung
JP2003173929A (ja) * 2001-09-26 2003-06-20 Mitsui Mining & Smelting Co Ltd キャパシタ層形成用の積層板及びその製造方法
JP4010819B2 (ja) * 2002-02-04 2007-11-21 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
US7164165B2 (en) * 2002-05-16 2007-01-16 Micron Technology, Inc. MIS capacitor
EP1527516A2 (en) 2002-07-31 2005-05-04 Koninklijke Philips Electronics N.V. Data processing circuit

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190136879A (ko) * 2018-05-31 2019-12-10 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 전도성 특징부에 대한 배리어 층 형성
US11043413B2 (en) 2018-05-31 2021-06-22 Taiwan Semiconductor Manufacturing Company, Ltd. Barrier layer formation for conductive feature
US11183424B2 (en) 2018-05-31 2021-11-23 Taiwan Semiconductor Manufacturing Company, Ltd. Barrier layer formation for conductive feature

Also Published As

Publication number Publication date
US20040224467A1 (en) 2004-11-11
US7323737B2 (en) 2008-01-29
US20040224466A1 (en) 2004-11-11
WO2004102592A2 (en) 2004-11-25
WO2004102592B1 (en) 2005-03-10
US7129535B2 (en) 2006-10-31
TW200503157A (en) 2005-01-16
KR100678012B1 (ko) 2007-02-02
JP4157966B2 (ja) 2008-10-01
WO2004102592A3 (en) 2005-01-20
CN100424818C (zh) 2008-10-08
JP2006526291A (ja) 2006-11-16
US20070026601A1 (en) 2007-02-01
CN1820352A (zh) 2006-08-16
EP1623453A2 (en) 2006-02-08
US6812110B1 (en) 2004-11-02
TWI298926B (en) 2008-07-11

Similar Documents

Publication Publication Date Title
KR100678012B1 (ko) 커패시터 구조물 및 커패시터 구조물 제작 방법
US7352023B2 (en) Constructions comprising hafnium oxide
EP1604392B1 (en) Semiconductor pmos, nmos and cmos devices and method of manufacturing the same
US7092234B2 (en) DRAM cells and electronic systems
US8105896B2 (en) Methods of forming capacitors
US11769816B2 (en) Ferroelectric assemblies and methods of forming ferroelectric assemblies
US7439564B2 (en) Methods of forming capacitor constructions
US20240064966A1 (en) Vertically stacked storage nodes and access devices with horizontal access lines
Bhat et al. Capacitors including conductive TiO x N x

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130111

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140107

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150105

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160105

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170103

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180119

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190117

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20200114

Year of fee payment: 14