KR20060007221A

KR20060007221A - 출력신호의 슬루율을 제어할 수 있는 연산증폭기

Info

Publication number: KR20060007221A
Application number: KR1020040055997A
Authority: KR
Inventors: 김진욱
Original assignee: 매그나칩 반도체 유한회사
Priority date: 2004-07-19
Filing date: 2004-07-19
Publication date: 2006-01-24
Also published as: KR100616218B1

Abstract

본 발명은 입력 신호의 크기에 따라 자동적으로 출력 신호의 슬루율을 달리할 수 있는 연산 증폭기를 제공함에 목적이 있다.

상기 목적을 달성하기 위한 본 발명의 연산 증폭기는 입력신호를 받아들이기 위한 입력부; 상기 입력부로부터 출력되는 신호의 이득을 조절하기 위한 이득부; 상기 이득부로부터 출력되는 신호를 외부로 출력하기 위한 출력부; 복수의 비교전압과 상기 연산증폭기의 입력신호 및 출력신호를 비교하여 슬루율 제어신호를 출력하기 위한 슬루율 제어부; 및 상기 슬루율 제어신호에 제어되어 상기 출력부로부터 출력되는 신호의 슬루율을 조절하기 위한 슬루율 조절부를 포함할 수 있다.

연산 증폭기, 슬루율, 제어, 비교, 전압

Description

출력신호의 슬루율을 제어할 수 있는 연산증폭기{AN OPERATIONAL AMPLIFIER TO CONTROL SLEW RATE OF AN OUTPUT SIGNAL}

도 1은 종래기술에 따른 슬루율 조절이 가능한 연산증폭기의 블럭도,

도 2는 도1의 구체 회로도,

도 3은 종래기술에 따른 연산증폭기의 출력 파형도,

도 4는 본 발명에 따른 연산증폭기에 적용하기 위한 슬루율 제어부 회로도,

도 5는 본 발명에 따른 연산증폭기의 출력 파형도.

* 도면의 주요 부분에 대한 설명 *

210: 입력부 220: 이득부

230; 출력부 240: 슬루율 조절부

410: 슬루율 제어부

본 발명은 출력신호의 슬루율(slew rate)을 제어할 수 있는 연산증폭기(operational amplifier)에 관한 것으로, 구체적으로는 입력되는 입력신호의 크기에 따라 출력신호의 슬루율을 달리할 수 있는 연산증폭기에 관한 것이다.

도 1은 종래기술에 따른 슬루율 조절이 가능한 연산증폭기의 블럭도이고, 도 2는 도1의 구체회로도이다.

종래기술에 따른 연산증폭기는 입력신호를 받아들이는 입력부(210), 입력부(210)로부터 출력되는 신호의 이득을 조절하기 위한 이득부(220), 이득부(220)로부터 출력되는 신호를 외부로 출력하기 위한 출력부(230), 그리고 외부로부터 인가되는 슬루율 제어신호(ctrl, ctrlb)에 제어되어 출력부(230)로부터 출력되는 신호의 슬루율을 조절하기 위한 슬루율 조절부(240)를 포함한다.

본 발명은 연산증폭기로부터 출력되는 출력신호의 슬루율 조절에 특징이 있고, 입력부, 이득부 및 출력부의 동작은 당업자에게 자명하게 이해되는 수준에 불과하므로 구체적인 설명은 피하기로 하고, 여기서는 슬루율 조절부(240)의 동작을 중심으로 설명하고자 한다.

먼저, 출력신호의 슬루율을 증가시키기 위하여 슬루율 제어신호(ctrl="L", ctrlb="H")가 인가되면 제2 엔모스 트랜지스터(MN2)와 제2 피모스 트랜지스터(MP2)가 턴온(turn on)되어 출력부(230)의 상측(MP3, MP4) 및 하측(MN3, MN4) 트랜지스터들이 모두 동작할 수 있다.

반면, 슬루율 제어신호(ctrl="H", ctrlb="L")가 인가되면, 제2 엔모스 트랜지스터(MN2)와 제2 피모스 트랜지스터(MP2)가 턴오프(turn off)되어 출력부(230)의 상측은 제3 피모스 트랜지스터(MP3)만이 동작하고, 출력부(230)의 하측은 제3 엔모스 트랜지스터(MN3)만이 동작하므로 슬루율이 감소된다.

도 3은 종래기술에 따른 연산증폭기의 출력 파형도이다. 계단파의 입력신호(in)가 연산증폭기에 인가될 때, 슬루율 제어신호(ctrl="H", ctrlb="L")가 인가되면 제1 출력(out1) 파형이 출력되고, 슬루율 제어신호(ctrl="L", ctrlb="H")가 인가되면 제2 출력(out2) 파형이 출력된다.

그런데 종래기술에 따르면 입력 신호의 크기와 무관하게 인가되는 슬루율 제어신호에 따라 슬루율이 결정되었다. 따라서, 입력 신호의 스윙(swing) 폭이 작더라도 슬루율 제어신호(ctrl="L", ctrlb="H")가 인가되면 출력부(230)의 상측(MP3, MP4) 및 하측(MN3, MN4) 트랜지스터들이 모두 동작하므로 불필요하게 동작 전류를 많이 소비하게 되는 문제점이 있었다.

상기와 같은 문제점을 해결하기 위하여 본 발명은 입력 신호의 크기에 따라 자동적으로 출력 신호의 슬루율을 달리할 수 있는 연산 증폭기를 제공함에 목적이 있다.

상기 슬루율 제어부는, 각기 상이한 레벨을 갖는 제1 내지 제3 비교전압을 상기 연산 증폭기의 입력신호 및 출력신호와 비교하기 위한 비교부; 상기 비교부로부터의 출력을 입력받기 위한 배타적 비논리합부; 및 상기 비논리합부의 출력을 반전시키기 위한 반전부를 포함하는 것이 바람직하다.

상기 비교부는, 상기 제1 비교전압을 반전단자에, 상기 연산 증폭기의 입력신호를 비반전단자에 인가받아 비교하기 위한 제1 비교기; 상기 제2 비교전압을 비반전단자에, 상기 연산 증폭기의 출력신호를 반전단자에 인가받아 비교하기 위한 제2 비교기; 및 상기 제3 비교전압을 반전단자에, 상기 연산 증폭기의 입력신호를 비반전단자에 인가받아 비교하기 위한 제3 비교기를 포함하는 것이 바람직하다.

이하 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기 로 한다. 이에 앞서, 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정해서 해석되어서는 아니되며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다. 따라서, 본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 가장 바람직한 일 실시예에 불과할 뿐이고 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형예들이 있을 수 있음을 이해하여야 한다.

도 4는 본 발명에 따른 연산증폭기에 적용하기 위한 슬루율 제어부(410)로서, 도 2의 구성에 추가될 수 있다.

본 발명의 슬루율 제어부(410)에 인가되는 제1 내지 제3 비교전압(V1, V2, V3)은 도 5에서 참조할 수 있듯이, 각기 레벨을 달리하며, 입력(in)과 출력(out)은 도 2의 연산 증폭기의 입력 및 출력신호를 사용하고, 슬루율 제어부(410)의 출력은 연산 증폭기의 슬루율 제어 신호(ctrl, ctrlb)로 사용된다.

도 5에 보이는 바와 같이, 계단 파형의 입력신호가 입력되면 제1 및 제3 비교기(401, 403)는 각각 제1 및 제3 비교전압(V1, V3)을 입력신호(in)의 크기와 비교한다. 이 때, 입력신호(in)가 제1 및 제3 비교전압(V1, V3)보다 높으면 제1 및 제3 비교기(401, 403)는 모두 "H"를 출력한다. 반면, 입력신호(in)가 제1 및 제3 비교전압(V1, V3)보다 낮으면 제1 및 제3 비교기(401, 403)는 모두 "L"을 출력한다. 한편, 제2 비교기(402)는 제2 비교전압(V2)과 연산증폭기의 출력신호(out)의 크기를 비교하여 출력신호(out)가 제2 비교전압(V2)보다 낮으면 "H"를 출력하고, 높으면 "L"을 출력한다.

제1 내지 제3 비교기(401, 402, 403)의 출력을 입력으로 하는 배타적 비논리합 소자(404)는 제1 내지 제3 비교기(401, 402, 403)의 출력이 동일한 경우 "H"를 출력하여 출력신호의 슬루율이 증가되도록 한다. 만일 입력신호가 제1 및 제3 전압(V1, V3)보다 큰 스윙 폭을 갖지 않으면 제1 내지 제3 비교기는 일치된 값을 출력하지 않기 때문에 배타적 비논리합 소자(404)의 출력은 "L"을 출력하게 된다. 이에 따라 연산 증폭기의 출력부 내 제4 피모스 및 엔모스 트랜지스터(MP4, MN4)는 턴오프하고, 슬루율은 증가되지 않는다.

여기서, 제1 내지 제3 비교전압은 일실시예에 따르면, 각각 외부로부터 인가될 수 있다. 다른 실시예에 따르면, 제1 내지 제3 비교전압은 내부의 저항열에 의해 분압되어 제공될 수 있다.

이상과 같이, 본 발명은 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명은 이것에 의해 한정되지 않으며 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 본 발명의 기술사상과 아래에 기재될 특허청구범위의 균등범위 내에서 다양한 수정 및 변형이 가능함은 물론이다.

상기와 같은 구성을 가질 수 있는 본 발명은 입력 신호의 스윙 폭에 따라 연산 증폭기의 슬루율을 달리할 수 있기 때문에 불필요한 동작전류의 소모를 감소시킬 수 있다. 또한, 슬루율 제어신호를 외부에서 인가할 필요 없이 내부에서 자동적으로 제어할 수 있다.

Claims

연산증폭기에 있어서,

입력신호를 받아들이기 위한 입력부;

상기 입력부로부터 출력되는 신호의 이득을 조절하기 위한 이득부;

상기 이득부로부터 출력되는 신호를 외부로 출력하기 위한 출력부;

복수의 비교전압과 상기 연산증폭기의 입력신호 및 출력신호를 비교하여 슬루율 제어신호를 출력하기 위한 슬루율 제어부; 및

상기 슬루율 제어신호에 제어되어 상기 출력부로부터 출력되는 신호의 슬루율을 조절하기 위한 슬루율 조절부

를 포함하는 연산 증폭기.
제1항에 있어서, 상기 슬루율 제어부는,

각기 상이한 레벨을 갖는 제1 내지 제3 비교전압을 상기 연산 증폭기의 입력신호 및 출력신호와 비교하기 위한 비교부;

상기 비교부로부터의 출력을 입력받기 위한 배타적 비논리합부; 및

상기 비논리합부의 출력을 반전시키기 위한 반전부

를 포함하는 연산 증폭기.
제2항에 있어서, 상기 비교부는,

상기 제1 비교전압을 반전단자에, 상기 연산 증폭기의 입력신호를 비반전단자에 인가받아 비교하기 위한 제1 비교기;

상기 제2 비교전압을 비반전단자에, 상기 연산 증폭기의 출력신호를 반전단자에 인가받아 비교하기 위한 제2 비교기; 및

상기 제3 비교전압을 반전단자에, 상기 연산 증폭기의 입력신호를 비반전단자에 인가받아 비교하기 위한 제3 비교기

를 포함하는 연산 증폭기.
제3항에 있어서,

상기 제1 내지 제3 비교전압은 각각 외부로부터 인가되는 연산 증폭기.
제3항에 있어서,

상기 제1 내지 제3 비교전압은 내부의 저항열에 의해 분압되어 제공되는 연산 증폭기.