KR20060007123A - n형 질화물층의 전도도를 제어하는 방법 - Google Patents

n형 질화물층의 전도도를 제어하는 방법 Download PDF

Info

Publication number
KR20060007123A
KR20060007123A KR1020040055867A KR20040055867A KR20060007123A KR 20060007123 A KR20060007123 A KR 20060007123A KR 1020040055867 A KR1020040055867 A KR 1020040055867A KR 20040055867 A KR20040055867 A KR 20040055867A KR 20060007123 A KR20060007123 A KR 20060007123A
Authority
KR
South Korea
Prior art keywords
layer
nitride layer
type nitride
conductivity
type
Prior art date
Application number
KR1020040055867A
Other languages
English (en)
Inventor
전수근
유태경
Original Assignee
에피밸리 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에피밸리 주식회사 filed Critical 에피밸리 주식회사
Priority to KR1020040055867A priority Critical patent/KR20060007123A/ko
Priority to PCT/KR2005/002287 priority patent/WO2006009372A1/en
Publication of KR20060007123A publication Critical patent/KR20060007123A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen

Abstract

본 발명은 질화계 발광소자를 제작함에 있어 필수적인 n형 반도체막의 전도도를 제어하는 방법에 관한 것으로, GaN계 반도체 발광소자의 n형 질화물층의 전도도를 제어하는 방법에 있어서, n형 질화물층은 n형 도프된 In(x)Ga(1-x)N (0≤x<1)층과 비 도프된 GaN층을 반복 적층하여 형성되며, n형 질화물층의 전도도는 n형 도프된 In(x)Ga(1-x)N (0≤x<1)층과 비도프된 GaN층의 농도와 두께의 비를 조절함으로써 제어되는 GaN계 반도체 발광소자의 n형 질화물층의 전도도를 제어하는 방법을 제공하며, n형 질화물층은 전자 공급기능을 하고, 비도프 질화물층은 막질 회복 기능을 가지게 되어, 고품질 고전도도 n형 질화물층을 얻을 수 있으며, 이를 기반으로 그 위에 고효율, 고신뢰성 질화계 광전소자 제작이 가능하다.
GaN, 질화물 반도체, 발광소자, 발광 다이오드, LED, 전도도

Description

n형 질화물층의 전도도를 제어하는 방법{METHOD OF CONTROLLING THE CONDUCTIVIVTY OF N-TYPE NITRIDE SEMICONDUCTOR LAYER}
도 1은 종래기술인 미국특허 제6,472,689호를 설명하는 도면,
도 2는 본 발명의 일 실시예를 설명하는 도면,
도 3은 본 발명의 다른 실시예를 설명하는 도면.
본 발명은 질화계 발광소자를 제작함에 있어 필수적인 n형 반도체막의 전도도를 제어하는 방법에 관한 것이다.
미국특허 제6,472,689호는 도 1에 도시된 바와 같이, n형 Al(x)Ga(1-x)N (0≤x≤1)계 반도체층을 포함하는 GaN계 반도체 발광소자에 있어서, 이 n형 Al(x)Ga(1-x)N (0≤x≤1)계 반도체층의 전도도가, GaN계 반도체층의 전도도가 실리콘함유 가스와 다른 원료 가스들의 혼합비에 실질적으로 선형적으로 비례하여 증가하는 범위 내의 소정의 값으로 설정되는 GaN계 반도체 발광소자가 제시되어 있다. 그러나, GaN계 반도체 발광소자에 있어서 전류 인가 경로를 형성하는 고농도의 n형 질화물층을 성장시키기 위해서는 많은 n형 불순물들이 첨가되어야 하는데, 이러한 경우 고품질의 질화물층을 얻는데 어려움이 있다.
상기한 문제점을 해결하기 위해, 본 발명은 비도핑된 질화물층과 도핑된 반도체층을 적절히 배치함으로써 고품질을 가지면서도 전도도의 제어가 가능한 n형 질화물층을 제공하는 것을 목적으로 한다.
본 발명은 GaN계 반도체 발광소자의 n형 질화물층의 전도도를 제어하는 방법에 있어서, n형 질화물층이 n형 도프된 In(x)Ga(1-x)N (0≤x<1)층과 비도프된 GaN층을 반복 적층하여 형성되며, n형 질화물층의 전도도가 n형 도프된 In(x)Ga(1-x)N (0≤x<1)층과 비도프된 GaN층의 농도와 두께의 비를 조절함으로써 제어되는 GaN계 반도체 발광소자의 n형 질화물층의 전도도를 제어하는 방법를 제공한다.
여기서, n형 도프된 In(x)Ga(1-x)N (0≤x<1)층의 전자 농도는 1017/cm3 ~ 1021/cm3인 것이 바람직하다.
또한, n형 도프된 In(x)Ga(1-x)N (0≤x<1)층의 두께는 1nm ~ 20nm인 것이 바람직하다.
또한, 비도프된 GaN층의 기저 농도는 1014/cm3 ~ 1017/cm3인 것이 바람직하다.
또한, 비도프된 GaN층의 두께가 1nm ~ 20nm인 것이 바람직하다.
또한, 한 쌍의 In(x)Ga(1-x)N (0≤x<1)층과 비 도프된 GaN층의 두께는 2nm ~ 40nm인 것이 바람직하다.
또한, n형 질화물층의 총 두께가 20nm ~ 5um인 것이 바람직하다.
또한, n형 도펀트가 Si, In, Sn 중에서 선택되는 적어도 하나인 것이 바람직하다.
또한, 본 발명은 GaN계 반도체 발광소자의 n형 질화물층의 전도도를 제어하는 방법에 있어서, n형 질화물층이 사이에 n형 도펀트가 델타도핑된 비도프된 GaN층들을 반복 적층하여 형성되며, n형 질화물층의 전도도는 델타도핑의 농도와 시간 및 비도프된 GaN의 두께를 조절함으로써 제어되는 GaN계 반도체 발광소자의 n형 질화물층의 전도도를 제어하는 방법을 제공한다.
여기서, n형 도펀트 델타도핑시의 전자 농도는 1017/cm3 ~ 1022/cm3 인 것이 바람직하다.
또한, n형 도펀트 델타도핑시의 도핑 시간은 0.1sec ~ 120sec인 것이 바람직하다.
또한, 비도프된 GaN층의 기저 농도는 1014/cm3 ~ 1017/cm3인 것이 바람직하다.
또한, n형 질화물층의 총 두께는 20nm ~ 5um인 것이 바람직하다.
또한, n형 도펀트는 Si, In, Sn 중에서 선택되는 적어도 하나인 것이 바람직하다.
이하에서 실시예를 통해서 본 발명을 보다 상세히 설명한다.
실시예1
도 2에 도시된 바와 같이, 기판(10) 위에 버퍼층(20)을 성장시키고, 비도프 된 GaN층(30) 위에 n형 질화물층(40)을 성장하는데, n형 질화물층(40)은 다음과 같이 구성된다. n형 도프된 In(x)Ga(1-x)N (0≤x<1)층(41)과 비도프된 GaN층(42)을 교대로 성장하여 하나의 주기를 형성하고, n형 도프된 In(x)Ga(1-x)N (0≤x<1)층(41)의 농도와 두께, 비도프된 GaN층(42)의 두께의 비를 변화시킴으로써, 한 주기의 평균 전도도를 제어하고, 주기의 숫자를 조절함으로 해서 n형 반도체막의 전체 두께를 형성하는 것이다. n형 도프된 In(x)Ga(1-x)N (0≤x<1)층(41)은 800 ~ 950℃에서 성장되며, 비도프된 GaN층(42)은 950 ~ 1100℃에서 성장된다.
이런 방식을 사용하게 되면 n형 도프된 In(x)Ga(1-x)N (0≤x<1)층(41)은 비도프된 GaN층(42)에 전자를 공급해 주는 역할을 하게 되며, 비도프된 GaN층(42)은 고농도로 도프된 In(x)Ga(1-x)N (0≤x<1)층(41)의 저하된 막질을 회복시켜주는 역할을 하게 된다.
이와 같은 방식으로, 두꺼운 고농도 고품질 n형 질화물층(40)을 형성하는 것이 가능하다.
실시예2
도 3에 도시된 바와 같이, 기판(10) 위에 버퍼층(20)을 성장시키고, 비도프된 GaN층(30) 위에 n형 질화물층(40)을 성장시키는데, n형 질화물층(40)은 다음과 같이 구성된다. 비도프된 GaN층(42a)과 비도프된 GaN층(42a)층 사이에 n형 도펀트(43)로 델타도핑을 하여 하나의 주기를 형성하고, n형 도펀트(43)를 이용한 델타도핑의 농도와 시간, 비도프된 GaN(42a)의 두께와의 비율을 변화시킴으로써, 한 주기의 평균 전도도를 제어하고, 주기의 숫자를 조절함으로써 n형 질화물층(40)의 전체 두께를 형성하는 것이다.
비도프된 GaN층(42a)을 성장시키고, 갈륨을 포함하는 가스를 차단하고, n형 도펀트를 반응기에 투입한 후에, 비도프된 GaN층(42a)을 그 위에 성장시키는 방식을 가지게 된다. 이 때, 비도프된 GaN층(42a,42a) 사이에 삽입된 n형 도펀트(43)는 비도프된 GaN층(42a)에 효율적인 전자 공급기능을 가지게 되어, 전체적인 n형 전도막을 형성하게 된다.
기판(10)은 SiC나 사파이어가 사용될 수 있으며, 바람직하게는 이종기판인 사파이어가 사용되고, 동종기판이 사용되어도 좋다.
버퍼층(20) 및 비도프된 GaN(30)의 성장은 니치아의 미국특허 제5,290,393호에 잘 나타나 있으며, 200-900℃의 온도에서 Al(x)Ga(1-x)N 버퍼층을 성장시킨 다음 900-1150℃의 온도에서 Al(x)Ga(1-x)N 층을 성장시킴으로써 이루질 수 있다.
한편, 미국특허 제4,855,249호에는 AlN로 된 버퍼층의 성장방법이 개시되어 있으며, 이러한 저온 버퍼층의 성장은 당업자에게 자명한 것이다.
한편, 본원인에 의한 한국특허출원 제2003-52936호, 제2003-85334호, 제2004-46349호에는 SiC 또는 SiCN로 된 버퍼층의 성장방법이 제시되어 있으며, 이러한 버퍼층이 사용되어도 좋다.
본 발명에서 도프된 층과 비도프된 층의 적층 순서를 바뀌어도 좋으며, 반복하여 적층된 경우에 처음과 마지막 층에서는 반드시 쌍을 이루어지 않아도 좋다.
기존의 발표되었던, n형 질화물층 형성방법(n형 도펀트와 기본물질과의 혼합 비율을 조절함으로써 원하는 전도도를 가지는 것)과는 다르게, 도핑된 n형 질화물층과 비도프된 질화물층과의 두께의 비를 조절하거나, 비도프된 질화물층 사이에 n형 도펀트를 델타도핑하는 구조를 반복함으로써 원하는 전도도를 가지는 n형 질화물층을 형성 방법이며, 이 때, n형 질화물층은 전자 공급기능을 하게 되고, 비도프 질화물층은 막질 회복 기능을 가지게 되어, 고품질 고전도도 n형 질화물층을 얻을 수 있으며, 이를 기반으로 그 위에 고효율, 고신뢰성 질화계 광전소자 제작이 가능하다.

Claims (14)

  1. GaN계 반도체 발광소자의 n형 질화물층의 전도도를 제어하는 방법에 있어서,
    n형 질화물층은 n형 도프된 In(x)Ga(1-x)N (0≤x<1)층과 비 도프된 GaN층을 반복 적층하여 형성되며,
    n형 질화물층의 전도도는 n형 도프된 In(x)Ga(1-x)N (0≤x<1)층과 비도프된 GaN층의 농도와 두께의 비를 조절함으로써 제어되는 것을 특징으로 하는 GaN계 반도체 발광소자의 n형 질화물층의 전도도를 제어하는 방법.
  2. 제 1 항에 있어서, n형 도프된 In(x)Ga(1-x)N (0≤x<1)층의 전자 농도가 1017/cm3 ~ 1021/cm3인 것을 특징으로 하는 GaN계 반도체 발광소자의 n형 질화물층의 전도도를 제어하는 방법.
  3. 제 1 항에 있어서, n형 도프된 In(x)Ga(1-x)N (0≤x<1)층의 두께가 1nm ~ 20nm인 것을 특징으로 하는 GaN계 반도체 발광소자의 n형 질화물층의 전도도를 제어하는 방법.
  4. 제 1 항에 있어서, 비도프된 GaN층의 기저 농도는 1014/cm3 ~ 1017/cm 3인 것을 특징으로 하는 GaN계 반도체 발광소자의 n형 질화물층의 전도도를 제어하는 방법.
  5. 제 1 항에 있어서, 비도프된 GaN층의 두께가 1nm ~ 20nm인 것을 특징으로 하는 GaN계 반도체 발광소자의 n형 질화물층의 전도도를 제어하는 방법.
  6. 제 1 항에 있어서, 한 쌍의 In(x)Ga(1-x)N (0≤x<1)층과 비 도프된 GaN층의 두께가 2nm ~ 40nm인 것을 특징하는 GaN계 반도체 발광소자의 n형 질화물층의 전도도를 제어하는 방법.
  7. 제 1 항에 있어서, n형 질화물층의 총 두께가 20nm ~ 5um인 것을 특징하는 GaN계 반도체 발광소자의 n형 질화물층의 전도도를 제어하는 방법.
  8. 제 1 항에 있어서, n형 도펀트가 Si, In, Sn 중에서 선택되는 적어도 하나인 것을 특징하는 GaN계 반도체 발광소자의 n형 질화물층의 전도도를 제어하는 방법.
  9. GaN계 반도체 발광소자의 n형 질화물층의 전도도를 제어하는 방법에 있어서,
    n형 질화물층은 사이에 n형 도펀트가 델타도핑된 비도프된 GaN층들을 반복 적층하여 형성되며,
    n형 질화물층의 전도도는 델타도핑의 농도와 시간 및 비도프된 GaN의 두께를 조절함으로써 제어되는 것을 특징으로 하는 GaN계 반도체 발광소자의 n형 질화물층의 전도도를 제어하는 방법.
  10. 제 9 항에 있어서, n형 도펀트 델타도핑시의 전자 농도는 1017/cm3 ~ 1022/cm 3인 것을 특징으로 하는 GaN계 반도체 발광소자의 n형 질화물층의 전도도를 제어하는 방법.
  11. 제 9 항에 있어서, n형 도펀트 델타도핑시의 도핑 시간은 0.1sec ~ 120sec인 것을 특징으로 하는 GaN계 반도체 발광소자의 n형 질화물층의 전도도를 제어하는 방법.
  12. 제 9 항에 있어서, 비도프된 GaN층의 기저 농도는 1014/cm3 ~ 1017/cm 3인 것을 특징으로 하는 GaN계 반도체 발광소자의 n형 질화물층의 전도도를 제어하는 방법.
  13. 제 9 항에 있어서, n형 질화물층의 총 두께는 20nm ~ 5um인 것을 특징하는 GaN계 반도체 발광소자의 n형 질화물층의 전도도를 제어하는 방법.
  14. 제 9 항에 있어서, n형 도펀트가 Si, In, Sn 중에서 선택되는 적어도 하나인 것을 특징하는 GaN계 반도체 발광소자의 n형 질화물층의 전도도를 제어하는 방법.
KR1020040055867A 2004-07-19 2004-07-19 n형 질화물층의 전도도를 제어하는 방법 KR20060007123A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020040055867A KR20060007123A (ko) 2004-07-19 2004-07-19 n형 질화물층의 전도도를 제어하는 방법
PCT/KR2005/002287 WO2006009372A1 (en) 2004-07-19 2005-07-16 Method of controlling the conductivity of n-type nitride semiconductor layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040055867A KR20060007123A (ko) 2004-07-19 2004-07-19 n형 질화물층의 전도도를 제어하는 방법

Publications (1)

Publication Number Publication Date
KR20060007123A true KR20060007123A (ko) 2006-01-24

Family

ID=35785445

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040055867A KR20060007123A (ko) 2004-07-19 2004-07-19 n형 질화물층의 전도도를 제어하는 방법

Country Status (2)

Country Link
KR (1) KR20060007123A (ko)
WO (1) WO2006009372A1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100714629B1 (ko) * 2006-03-17 2007-05-07 삼성전기주식회사 질화물 반도체 단결정 기판, 그 제조방법 및 이를 이용한수직구조 질화물 발광소자 제조방법
KR100891827B1 (ko) * 2006-11-29 2009-04-07 삼성전기주식회사 수직구조 질화물 반도체 발광 소자 및 제조방법
KR101316492B1 (ko) * 2007-04-23 2013-10-10 엘지이노텍 주식회사 질화물 반도체 발광소자 및 그 제조 방법
US9954142B2 (en) 2015-10-05 2018-04-24 Samsung Electronics Co., Ltd. Material layer stack, light emitting element, light emitting package, and method of fabricating light emitting element

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090034163A (ko) 2007-10-02 2009-04-07 주식회사 에피밸리 3족 질화물 반도체 발광소자
US10109767B2 (en) * 2014-04-25 2018-10-23 Seoul Viosys Co., Ltd. Method of growing n-type nitride semiconductor, light emitting diode and method of fabricating the same
DE102017119369A1 (de) * 2017-08-24 2019-02-28 Osram Opto Semiconductors Gmbh Strahlungsemittierender Halbleiterkörper und Verfahren zu dessen Herstellung

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100288851B1 (ko) * 1999-03-25 2001-04-16 조장연 델타도핑을 이용한 질화물계 발광소자의 제작방법
JP3498697B2 (ja) * 2000-07-07 2004-02-16 日亜化学工業株式会社 窒化物半導体素子
WO2002023640A1 (en) * 2000-09-14 2002-03-21 Optowell Co., Ltd. Nitride compound semiconductor light emitting device having a tunnel junction structure and fabrication method thereof
US6958497B2 (en) * 2001-05-30 2005-10-25 Cree, Inc. Group III nitride based light emitting diode structures with a quantum well and superlattice, group III nitride based quantum well structures and group III nitride based superlattice structures
KR100906921B1 (ko) * 2002-12-09 2009-07-10 엘지이노텍 주식회사 발광 다이오드 제조 방법

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100714629B1 (ko) * 2006-03-17 2007-05-07 삼성전기주식회사 질화물 반도체 단결정 기판, 그 제조방법 및 이를 이용한수직구조 질화물 발광소자 제조방법
KR100891827B1 (ko) * 2006-11-29 2009-04-07 삼성전기주식회사 수직구조 질화물 반도체 발광 소자 및 제조방법
KR101316492B1 (ko) * 2007-04-23 2013-10-10 엘지이노텍 주식회사 질화물 반도체 발광소자 및 그 제조 방법
US8692269B2 (en) 2007-04-23 2014-04-08 Lg Innotek Co., Ltd. Light emitting device
US9000462B2 (en) 2007-04-23 2015-04-07 Lg Innotek Co., Ltd. Light emitting device
US9379285B2 (en) 2007-04-23 2016-06-28 Lg Innotek Co., Ltd. Light emitting device having undoped GaN layer
US9954142B2 (en) 2015-10-05 2018-04-24 Samsung Electronics Co., Ltd. Material layer stack, light emitting element, light emitting package, and method of fabricating light emitting element

Also Published As

Publication number Publication date
WO2006009372A1 (en) 2006-01-26

Similar Documents

Publication Publication Date Title
KR101691906B1 (ko) Ⅲ족 질화물 나노로드 발광 소자 제조방법
US7193236B2 (en) Light emitting device using nitride semiconductor and fabrication method of the same
US6881602B2 (en) Gallium nitride-based semiconductor light emitting device and method
KR100580752B1 (ko) 질화물 반도체 발광소자 및 그 제조방법
CN108231960B (zh) 一种提高光效的AlGaN基半导体紫外器件及其制备方法
CN110246938B (zh) 发光器件
CN110265518B (zh) 发光器件
US7646027B2 (en) Group III nitride semiconductor stacked structure
JP2009049416A (ja) 窒化物半導体発光素子
KR20090035934A (ko) 반도체 발광소자 및 그 제조방법
CN112563381B (zh) 一种低欧姆接触电阻的深紫外发光二极管及其制备方法
CN115347097B (zh) 发光二极管外延片及其制备方法
CN106129196A (zh) 一种用于倒装led芯片的外延片及其制备方法
CN106159048A (zh) 一种发光二极管外延片及其生长方法
CN104272477A (zh) 氮化物半导体发光元件
WO2006009372A1 (en) Method of controlling the conductivity of n-type nitride semiconductor layer
CN105304778B (zh) 提高GaN基LED抗静电性能的外延结构及其制备方法
KR101622097B1 (ko) 질화물계 반도체 발광소자 및 이의 제조 방법
CN114464709A (zh) 一种led外延片、外延生长方法及led芯片
JP4539105B2 (ja) 窒化物半導体デバイスの製造方法
CN217507373U (zh) 紫外发光二极管外延结构、紫外发光二极管及电子设备
KR20070109695A (ko) Ｌｅｏ를 이용한 발광다이오드 제조방법과, 이에 의해제조되는 발광다이오드
KR101697461B1 (ko) 자외선 발광소자 및 이의 제조 방법
CN117276441A (zh) 发光二极管外延片及其制备方法、发光二极管
KR20010019357A (ko) 질화물 반도체 발광소자

Legal Events

Date Code Title Description
N231 Notification of change of applicant
N231 Notification of change of applicant
WITN Withdrawal due to no request for examination