KR20060000850A - 유기 전계 발광 표시 소자 및 그 제조방법 - Google Patents
유기 전계 발광 표시 소자 및 그 제조방법 Download PDFInfo
- Publication number
- KR20060000850A KR20060000850A KR1020040049825A KR20040049825A KR20060000850A KR 20060000850 A KR20060000850 A KR 20060000850A KR 1020040049825 A KR1020040049825 A KR 1020040049825A KR 20040049825 A KR20040049825 A KR 20040049825A KR 20060000850 A KR20060000850 A KR 20060000850A
- Authority
- KR
- South Korea
- Prior art keywords
- layer pattern
- capping layer
- region
- layer
- pixel region
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 64
- 238000005401 electroluminescence Methods 0.000 title 1
- 230000002093 peripheral effect Effects 0.000 claims abstract description 40
- 238000005530 etching Methods 0.000 claims abstract description 15
- 238000004519 manufacturing process Methods 0.000 claims abstract description 14
- 230000005611 electricity Effects 0.000 claims abstract description 13
- 230000003068 static effect Effects 0.000 claims abstract description 13
- 238000007599 discharging Methods 0.000 claims abstract description 6
- 239000010410 layer Substances 0.000 claims description 164
- 239000011651 chromium Substances 0.000 claims description 32
- 229910052751 metal Inorganic materials 0.000 claims description 26
- 239000002184 metal Substances 0.000 claims description 26
- 229910000838 Al alloy Inorganic materials 0.000 claims description 24
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 22
- 229910052750 molybdenum Inorganic materials 0.000 claims description 22
- 239000011733 molybdenum Substances 0.000 claims description 22
- 239000000758 substrate Substances 0.000 claims description 22
- 238000000206 photolithography Methods 0.000 claims description 20
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 18
- 229920005591 polysilicon Polymers 0.000 claims description 18
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 claims description 16
- 229910052782 aluminium Inorganic materials 0.000 claims description 16
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 16
- UBSJOWMHLJZVDJ-UHFFFAOYSA-N aluminum neodymium Chemical compound [Al].[Nd] UBSJOWMHLJZVDJ-UHFFFAOYSA-N 0.000 claims description 16
- 229910052804 chromium Inorganic materials 0.000 claims description 16
- 239000007772 electrode material Substances 0.000 claims description 16
- 239000010936 titanium Substances 0.000 claims description 16
- 239000011229 interlayer Substances 0.000 claims description 13
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 8
- 229910045601 alloy Inorganic materials 0.000 claims description 8
- 239000000956 alloy Substances 0.000 claims description 8
- 239000002356 single layer Substances 0.000 claims description 8
- 229910052719 titanium Inorganic materials 0.000 claims description 8
- 239000004065 semiconductor Substances 0.000 claims description 7
- 239000012535 impurity Substances 0.000 claims description 6
- 239000011241 protective layer Substances 0.000 claims description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 2
- 238000002161 passivation Methods 0.000 claims description 2
- 229910052710 silicon Inorganic materials 0.000 claims description 2
- 239000010703 silicon Substances 0.000 claims description 2
- 238000005520 cutting process Methods 0.000 abstract description 13
- 239000010408 film Substances 0.000 description 36
- 229910021417 amorphous silicon Inorganic materials 0.000 description 6
- 238000002425 crystallisation Methods 0.000 description 6
- 230000008025 crystallization Effects 0.000 description 6
- 230000001681 protective effect Effects 0.000 description 5
- 239000000463 material Substances 0.000 description 4
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000005224 laser annealing Methods 0.000 description 2
- MGRWKWACZDFZJT-UHFFFAOYSA-N molybdenum tungsten Chemical compound [Mo].[W] MGRWKWACZDFZJT-UHFFFAOYSA-N 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 238000007711 solidification Methods 0.000 description 2
- 230000008023 solidification Effects 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000000615 nonconductor Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
- H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
본 발명은 유기 전계 발광 표시 소자 및 그 제조방법에 관한 것으로, 스크라이브 레인 상에 구비되며, 유기 전계 발광 표시 소자의 화소영역으로부터 발생한 정전기를 주변영역의 쇼팅 바로 방전시키기 위한 배선인 저항이 화소영역에서의 콘택 및 비아홀 등의 식각에 의해 제거되는 것을 방지하기 위하여 상기 저항 상부에 이중 구조의 캐핑층패턴을 형성하여 상기 저항이 스크라이브 공정 전에 제거되어 정전기에 의해 소자가 손상되는 것을 방지하여 공정 수율을 향상시키고, 셀 커팅을 용이하게 할 수 있는 기술이다.
정전기방전, 쇼팅 바, 소오스/드레인전극.
Description
도 1 은 종래기술에 따른 유기 전계 발광 표시 소자의 단면도.
도 2 는 종래기술에 따른 유기 전계 발광 표시 소자의 정전기방전 구조의 평면을 나타내는 사진.
도 3 은 본 발명에 따른 유기 전계 발광 표시 소자의 단면도.
도 4 및 도 5 는 본 발명에 따른 유기 전계 발광 표시 소자의 정전기방전 구조의 평면을 나타내는 사진.
<도면의 주요 부위에 대한 부호의 설명>
100, 200 : 투명절연기판 110, 210 : 완충막
120, 220 : 다결정실리콘층패턴 122, 222 : 접합영역
124, 224 : 저항 130, 230 : 게이트절연막
132, 232 : 게이트전극 134 : 캐핑층패턴
140, 240 : 층간절연막 150, 250 : 소오스전극
152, 252 : 드레인전극 160, 260 : 보호막
170, 270 : 평탄화막 172, 272 : 개구부
234 : 제1캐핑층패턴 254 : 제2캐핑층패턴
180 : 쇼팅 바
본 발명은 유기 전계 발광 표시 소자 및 그 제조방법에 관한 것으로, 더욱 상세하게는 스크라이브 레인 상에 식각방지를 위한 캐핑층이 적층된 정전기방전 구조를 구비하는 유기 전계 발광 표시 소자 및 그 제조 방법에 관한 것이다.
일반적으로 사용되고 있는 표시 장치 중 하나인 음극선관(CRT)은 TV를 비롯하여 계측기기, 정보 단말기기 등의 모니터에 주로 이용되고 있으나, CRT 자체의 무게와 크기로 인하여 전자제품의 소형화, 경량화의 요구에 적극 대응할 수 없다.
이러한 CRT를 대체하기 위해 소형, 경량화의 장점을 가지고 있는 평판 표시 장치가 주목받고 있다. 상기 평판 표시 장치에는 LCD(liquid crystal display), OLED(organic light-emitting display) 등이 있다.
이러한 평판 표시 장치는 박막 트랜지스터(thin film transistor, TFT)가 형성되는 TFT 기판과, 적색, 녹색 및 청색의 발광 소자로 구성된다.
상기한 바와 같은 평판 표시 장치는 크게 화소 단위의 신호를 인가하는 TFT가 형성되는 TFT 어레이(array) 공정과, 색상을 구현하기 위한 적색, 녹색 및 청색의 발광 소자를 형성하는 공정, 단위 평판 표시 장치 셀(cell)로 컷팅하는 공정을 통하여 형성된다.
이때, 상기 단위 평판 표시 장치로 컷팅(cell cutting)하는 공정은 TFT 기판 상에 발광 소자를 형성한 후, TFT 기판에 컷팅 라인을 형성하는 스크라이브(scribe) 공정과, 힘을 가하여 상기 컷팅 라인을 따라 상기 TFT 기판을 절단하는 브레이크(break) 공정으로 이루어진다.
이러한 평판 표시 장치의 제조 공정은 대부분 유리 기판 등의 절연 기판 상에서 수행되는데, 이러한 절연 기판은 부도체이므로 순간적으로 발생하는 전하가 기판의 아래로 방전될 수 없어서 정전기에 매우 취약하다. 따라서, 상기 절연 기판 상에 형성된 절연막, TFT 또는 발광소자가 정전기에 의해 손상될 수 있다.
특히, 정전기는 전압은 매우 높지만, 전하량은 매우 낮은 특성을 가지므로 국소적으로 기판을 열화시킨다. 또한, 정전기는 주로 기판을 절단하는 셀 컷팅 공정에서 발생되며, 대부분 게이트 라인 및 데이터 라인의 패드부를 통해 유입되어 TFT의 채널(channel)의 열화를 유발한다.
이하, 첨부된 도면을 참조하여, 종래 기술에 대하여 설명한다.
도 1은 종래기술에 따른 유기 전계 발광 표시 소자의 단면도로서, 화소영역(A)과 주변영역(B)을 비교하여 도시한다. 상기 화소영역(A)은 스크라이브 레인에 의해 정의되고, 주변영역(B)은 스크라이브 레인 및 쇼팅 바가 구비되는 영역을 포함한다.
먼저, 투명절연기판(100)의 전면에 실리콘산화물을 플라즈마-강화 화학기상증착(plasma-enhanced chemical vapor deposition, PECVD)방법으로 소정 두께의 완충막(110)을 형성한다. 이때, 상기 완충막(110)은 후속 공정으로 형성되는 비정질실리콘층의 결정화 공정 시 상기 투명절연기판(100) 내의 불순물이 확산되는 것을 방지한다.
다음, 상기 완충막(110) 상부에 소정 두께의 비정질실리콘층(도시안됨)을 증착한다. 이어서, 상기 비정질실리콘층을 ELA(Excimer Laser Annealing), SLS(Sequential Lateral Solidification), MIC(Metal Induced Crystallization) 또는 MILC(Metal Induced Lateral Crystallization)법을 사용하여 결정화하고, 사진식각공정으로 패터닝하여 화소영역(A)에 다결정실리콘층패턴(120)을 형성하고, 주변영역(B)에 저항(124)을 형성한다.
다음, 전체표면 상부에 게이트절연막(130)을 형성한다. 이때, 상기 게이트절연막(130)은 실리콘산화막(SiO2), 실리콘질화막(SiNx) 또는 그 적층구조를 사용하여 형성할 수 있다.
그 다음, 상기 게이트절연막(130) 상부에 게이트전극용 금속층(도시 안됨)을 형성한다. 상기 게이트전극용 금속층은 알루미늄(Al) 또는 알루미늄- 네오디뮴(Al-Nd)과 같은 알루미늄 합금의 단일층이나, 크롬(Cr) 또는 몰리브덴(Mo) 합금 위에 알루미늄 합금이 적층된 다중 층을 사용하여 1000 ∼ 2000Å 두께로 형성할 수도 있으며 재료와 셀 사이즈에 따라 달라질 수 있다. 이어서, 사진식각공정으로 상기 게이트전극용 금속층을 식각하여 화소영역(A)에 게이트전극(132)을 형성하는 동시에 주변영역(B)에 상기 저항(124)을 보호하는 캐핑층패턴(134)을 형성한다.
이어서, 상기 다결정실리콘층패턴(120)에 불순물을 이온주입하여 상기 화소영역(A)에 접합영역(122)을 형성한다. 상기 저항(124)은 화소영역(A)에서 발생한 정전기를 쇼팅 바로 방전시키는 패스(path) 역할을 한다.
다음, 전체표면 상부에 소정 두께의 층간절연막(140)을 형성한다.
그 다음, 사진식각공정으로 상기 화소영역(A)의 층간절연막(140) 및 게이트절연막(130)을 식각하여 상기 접합영역(122)을 노출시키는 콘택홀(도시 안됨)을 형성하는 동시에 주변영역(B)의 층간절연막(140)을 제거하여 개구부(172)를 형성한다. 상기 개구부(172)는 셀 커팅을 위한 스크라이브 레인이다.
다음, 전체표면 상부에 전극물질을 형성하고, 사진식각공정으로 상기 전극물질을 식각하여 상기 접합영역(122)에 접속되는 소오스/드레인전극(150, 152)을 형성한다. 이때, 상기 전극물질은 몰리텅스텐(MoW), 몰리브덴(Mo), 알루미늄(Al), 알루미늄 합금, 크롬(Cr) 및 티타늄(Ti)으로 이루어진 군에서 선택되는 한가지 이상을 이용하여 1000 ∼ 5000Å 두께로 형성할 수 있으며, 재료와 셀 사이즈에 따라 달라질 수 있다.
그 후, 전체표면 상부에 소정 두께의 보호막(160)을 형성한다.
다음, 사진식각공정으로 상기 화소영역(A)의 보호막(160)을 식각하여 상기 소오스/드레인전극(150, 152) 중 어느 하나를 노출시키는 제1비아홀(도시안됨)을 형성하는 동시에 상기 주변영역(B)의 보호막(160)을 식각하여 개구부(172)를 형성한다.
그 다음, 전체표면 상부에 평탄화막(170)을 형성한다.
이어서, 사진식각공정으로 상기 화소영역(A)의 평탄화막(170)을 식각하여 상기 소오스/드레인전극(150, 152) 중 어느 하나를 노출시키는 제2비아콘택홀(도시안 됨)을 형성하는 동시에 상기 주변영역(B)의 평탄화막(170)을 식각하여 개구부(172)를 형성한다. 상기 개구부(172)는 셀 커팅 공정을 용이하게 하기 위해 형성되는 것이다.
그 후, 반사막(도시 안됨), 화소전극(도시 안됨), 유기막(도시 안됨) 및 대향전극(도시 안됨) 등을 형성하여 유기 전계 발광 표시 소자를 완성한다.
상기한 바와 같이 종래기술에 따른 유기 전계 발광 표시 소자 및 그 제조방법은 도전층의 패터닝공정 및 콘택홀 식각 시 스크라이브 레인에 개구부를 형성하여 셀 커팅을 용이하게 하였다. 그러나, 도 2를 참조하면, 상기 스크라이브 레인에 개구부(C)를 형성하기 위한 식각공정 시 과도식각이 진행되어 캐핑층 및 게이트절연막이 제거되고 스크라이브 레인에 구비되는 저항(124)까지 제거되어 셀을 커팅하기 전에 정전기에 의해 소자가 손상되는 문제점이 있다.
본 발명의 목적은 상기한 종래 기술의 문제점을 해결하기 위한 것으로, 스크라이브 레인에 정전기방전을 위해 형성되는 저항의 상부에 식각을 방지하는 2중 캐핑층을 구비하는 유기 전계 발광 표시 소자 및 그 제조방법을 제공하는데 그 목적이 있다.
상기한 목적을 달성하기 위한 본 발명에 따른 유기 전계 발광 표시 소자는,
투명절연기판 상부에 구비되는 반도체층패턴과,
상기 반도체층패턴을 포함한 전체표면 상부에 구비되는 제1절연막과,
상기 제1절연막 상부의 스크라이브 레인 영역에 구비되는 제1캐핑층패턴과,
상기 제1캐핑층패턴 상부에 구비되는 제2캐핑층패턴과,
전체표면 상부에 상기 제2캐핑층패턴을 노출시키는 개구부가 포함되는 제2절연막패턴을 포함하고,
상기 반도체층패턴은 실리콘층인 것과,
상기 제1캐핑층패턴은 게이트전극용 금속층으로 형성되는 것과,
상기 게이트전극용 금속층은 알루미늄(Al) 또는 알루미늄- 네오디뮴(Al-Nd)과 같은 알루미늄 합금의 단일층이나, 크롬(Cr) 또는 몰리브덴(Mo) 합금 위에 알루미늄 합금이 적층된 다중 층인 것과,
상기 제1캐핑층패턴의 두께는 상기 게이트전극용 금속층의 두께보다 얇은 것과,
상기 제2캐핑층패턴은 소오스/드레인전극 물질인 것과,
상기 제2캐핑층패턴은 몰리텅스텐(MoW), 몰리브덴(Mo), 알루미늄(Al), 알루미늄합금, 크롬(Cr) 및 티타늄(Ti)으로 이루어지는 군에서 선택되는 한 가지 이상을 이용하여 형성된 것과,
상기 제2캐핑층패턴의 두께는 상기 소오스/드레인전극 물질보다 얇은 것을 제1특징으로 한다.
상기한 목적을 달성하기 위한 본 발명에 따른 유기 전계 발광 표시 소자는,
투명절연기판 상부의 화소영역에 구비되며 양측 가장자리에 접합영역을 포함하는 다결정실리콘층패턴과, 주변영역에 구비되며 일측은 화소영역에 연결되고, 타 측은 주변영역의 쇼팅 바에 연결되는 다결정실리콘층패턴과,
전체표면 상부에 구비되는 게이트절연막과,
상기 게이트절연막 상부의 화소영역에 구비되는 게이트전극 및 주변영역에 구비되는 제1캐핑층패턴과,
전체표면 상부에 상기 화소영역의 접합영역을 노출시키는 콘택홀을 구비하고, 상기 주변영역의 제1캐핑층패턴의 일부를 노출시키며 스크라이브 레인을 정의하는 개구부를 구비하는 층간절연막과,
상기 화소영역에 구비되며 상기 콘택홀을 통하여 상기 접합영역에 접속되는 소오스/드레인전극 및 상기 주변영역에 구비되며 상기 개구부 저부에 노출된 제1캐핑층패턴 상부에 형성되는 제2캐핑층패턴과,
전체표면 상부에 구비되며 상기 화소영역의 소오스/드레인전극 중 어느 하나를 노출시키는 비아홀이 구비되고, 상기 주변영역의 제2캐핑층패턴을 노출시키는 개구부가 구비되는 보호막 및 평탄화막의 적층구조를 포함하고,
상기 주변영역의 다결정실리콘층패턴은 저항인 것과,
상기 저항은 상기 화소영역에 발생되는 정전기를 쇼팅 바로 방전시키는 배선인 것과,
상기 제1캐핑층패턴은 게이트전극용 금속층으로 형성되는 것과,
상기 게이트전극용 금속층은 알루미늄(Al) 또는 알루미늄- 네오디뮴(Al-Nd)과 같은 알루미늄 합금의 단일층이나, 크롬(Cr) 또는 몰리브덴(Mo) 합금 위에 알루미늄 합금이 적층된 다중 층인 것과,
상기 제1캐핑층패턴의 두께는 상기 게이트전극용 금속층의 두께보다 얇은 것과,
상기 제2캐핑층패턴은 소오스/드레인전극 물질인 것과,
상기 제2캐핑층패턴은 몰리텅스텐(MoW), 몰리브덴(Mo), 알루미늄(Al), 알루미늄합금, 크롬(Cr) 및 티타늄(Ti)으로 이루어지는 군에서 선택되는 한 가지 이상을 이용하여 형성된 것과,
상기 제2캐핑층패턴의 두께는 상기 소오스/드레인전극 물질보다 얇은 것을 제2특징으로 한다.
상기한 목적을 달성하기 위한 본 발명에 따른 유기 전계 발광 표시 소자의 제조방법은,
투명절연기판의 화소영역 및 주변영역 상부에 다결정실리콘층패턴을 각각 형성하는 공정과,
전체표면 상부에 게이트절연막을 형성하는 공정과,
상기 게이트절연막 상부에 제1도전층을 형성하는 공정과,
상기 제1도전층을 사진식각공정으로 식각하여 상기 화소영역에 게이트전극을 형성하고, 상기 주변영역에 제1캐핑층패턴을 형성하는 공정과,
상기 다결정실리콘층패턴에 불순물을 이온주입하여 상기 화소영역에 접합영역을 형성하는 공정과,
전체표면 상부에 층간절연막을 형성하는 공정과,
상기 층간절연막을 사진식각공정으로 식각하여 상기 화소영역에 접합영역을 노출시키는 콘택홀을 형성하고, 상기 주변영역에 스크라이브 레인을 정의하는 개구부를 형성한다.
전체표면 상부에 제2도전층을 형성하는 공정과,
상기 제2도전층을 사진식각공정으로 식각하여 상기 화소영역에 상기 접합영역에 접속되는 소오스/드레인전극을 형성하고, 상기 주변영역의 상기 개구부 저부에 노출된 제1캐핑층패턴 상부에 제2캐핑층패턴을 형성하는 공정과,
전체표면 상부에 보호층 및 평탄화막의 적층구조를 형성하고, 사진식각공정으로 상기 적층구조를 식각하여 상기 화소영역에 비아홀을 형성하고, 상기 주변영역에 개구부를 형성하는 공정을 포함하고,
상기 화소영역의 다결정실리콘층패턴은 상기 유기 전계 발광 표시 소자의 화소영역과 주변영역을 연결하는 셀과 쇼팅 바를 연결하는 저항인 것과,
상기 제1도전층은 게이트전극용 금속층으로 형성되는 것과,
상기 제1도전층은 알루미늄(Al) 또는 알루미늄- 네오디뮴(Al-Nd)과 같은 알루미늄 합금의 단일층이나, 크롬(Cr) 또는 몰리브덴(Mo) 합금 위에 알루미늄 합금이 적층된 다중 층인 것과,
상기 제1캐핑층패턴의 두께는 상기 제1도전층의 두께보다 얇은 것과,
상기 제2도전층은 소오스/드레인전극 물질인 것과,
상기 제2도전층은 몰리텅스텐(MoW), 몰리브덴(Mo), 알루미늄(Al), 알루미늄합금, 크롬(Cr) 및 티타늄(Ti)으로 이루어지는 군에서 선택되는 한 가지 이상을 이용하여 형성된 것과,
상기 제2캐핑층패턴의 두께는 상기 제2도전층의 두께보다 얇은 것을 특징으로 한다.
이하 첨부된 도면을 참조하여, 본 발명의 실시예를 설명한다.
도 3 은 본 발명에 따른 유기 전계 발광 표시 소자의 단면도로서, 화소영역(A)과 주변영역(B)을 비교하여 도시한다.
먼저, 투명절연기판(200)의 전면에 실리콘산화물을 플라즈마-강화 화학기상증착(plasma-enhanced chemical vapor deposition, PECVD)방법으로 소정 두께의 완충막(210)을 형성한다. 이때, 상기 완충막(210)은 후속 공정으로 형성되는 비정질실리콘층의 결정화 공정 시 상기 투명절연기판(200) 내의 불순물이 확산되는 것을 방지한다.
다음, 상기 완충막(210) 상부에 반도체층인 비정질실리콘층(도시안됨)을 소정 두께 증착한다. 이어서, 상기 비정질실리콘층을 ELA(Excimer Laser Annealing), SLS(Sequential Lateral Solidification), MIC(Metal Induced Crystallization) 또는 MILC(Metal Induced Lateral Crystallization)법을 사용하여 결정화하고, 사진식각공정으로 패터닝하여 화소영역(A)에 다결정실리콘층패턴(220)을 형성하고, 주변영역(B)에 저항(224)을 형성한다. 상기 주변영역(B)의 저항(224)은 화소영역(A)에서 발생한 정전기를 쇼팅 바로 방전시키는 패스(path) 역할을 한다. 상기 저항(224)을 금속을 이용하여 형성하는 경우 셀 테스트를 위한 작은 크기의 전압까지 모두 방전시켜 셀 테스트를 불가능하게 하기 때문에 어느 정도의 저항 값을 갖는 다결정실리콘층패턴(220)으로 형성하는 것이다.
다음, 전체표면 상부에 게이트절연막(230)을 형성한다. 이때, 상기 게이트절연막(230)은 실리콘산화막(SiO2), 실리콘질화막(SiNx) 또는 그 적층구조를 사용하여 형성할 수 있다.
그 다음, 상기 게이트절연막(230) 상부에 게이트전극용 금속층(도시안됨)을 형성한다. 상기 게이트전극용 금속층은 알루미늄(Al) 또는 알루미늄- 네오디뮴(Al-Nd)과 같은 알루미늄 합금의 단일층이나, 크롬(Cr) 또는 몰리브덴(Mo) 합금 위에 알루미늄 합금이 적층된 다중 층을 이용하여 1000 ∼ 2000Å 두께로 형성할 수 있으며, 재료와 셀 사이즈에 따라 달라질 수 있다.
이어서, 사진식각공정으로 상기 게이트전극용 금속층을 식각하여 화소영역(A)에 게이트전극(132)을 형성하는 동시에 주변영역(B)에 상기 저항(224)을 보호하는 제1캐핑층패턴(234)을 형성한다.
이어서, 상기 다결정실리콘층패턴(220)에 불순물을 이온주입하여 상기 화소영역(A)에 접합영역(222)을 형성한다.
다음, 전체표면 상부에 소정 두께의 층간절연막(240)을 형성한다.
그 다음, 사진식각공정으로 상기 화소영역(A)의 층간절연막(240) 및 게이트절연막(230)을 식각하여 상기 접합영역(222)을 노출시키는 콘택홀(도시 안됨)을 형성하는 동시에 주변영역(B)의 층간절연막(240)을 제거하여 개구부(272)를 형성한다. 상기 개구부(272)는 셀 커팅을 위한 스크라이브 레인이다. 상기 식각공정으로 상기 제1캐핑층패턴(234)이 소정 두께 제거되어 상기 게이트전극용 금속층의 두께 보다 얇게 형성된다.
다음, 전체표면 상부에 전극물질을 형성하고, 사진식각공정으로 상기 전극물질을 식각하여 상기 화소영역(A)에는 접합영역(222)에 접속되는 소오스/드레인전극(250, 252)을 형성하는 동시에 상기 주변영역(B)에는 제2캐핑층패턴(254)을 형성한다. 이때, 상기 전극물질은 몰리텅스텐(MoW), 몰리브덴(Mo), 알루미늄(Al), 알루미늄 합금, 크롬(Cr) 및 티타늄(Ti)으로 이루어진 군에서 선택되는 한가지 이상을 이용하여 1000 ∼ 5000Å 두께로 형성할 수도 있으며, 재료와 셀 사이즈에 따라 달라질 수 있다. 그리고, 상기 제2캐핑층패턴(254)은 상기 개구부(272)의 저부에 노출된 제1캐핑층패턴(234) 상부에 형성된다. 이는 상기 저항(224)이 후속 식각공정에 제거되는 것을 방지하기 위함이다.
그 후, 전체표면 상부에 소정 두께의 보호막(260)을 형성한다.
다음, 사진식각공정으로 상기 화소영역(A)의 보호막(260)을 식각하여 상기 소오스/드레인전극(250, 252) 중 어느 하나를 노출시키는 제1비아홀(도시안됨)을 형성하는 동시에 상기 주변영역(B)의 보호막(260)을 식각하여 개구부(272)를 형성한다.
그 다음, 전체표면 상부에 평탄화막(270)을 형성한다.
이어서, 사진식각공정으로 상기 화소영역(A)의 평탄화막(270)을 식각하여 상기 소오스/드레인전극(250, 252) 중 어느 하나를 노출시키는 제2비아콘택홀(도시안됨)을 형성하는 동시에 상기 주변영역(B)의 평탄화막(270)을 식각하여 개구부(272)를 형성한다.
상기 주변영역(B)의 상기 제2캐핑층패턴(254)의 두께는 상기 소오스/드레인전극(250, 252)의 두께와 동일하거나 작을 수 있으며, 상기 제2캐핑층패턴(254) 하부 패턴의 식각을 방지할 수 있도록 캐핑층이 최소 500Å 이상의 잔류하여야 한다.
도 4 및 도 5 는 본 발명에 따른 유기 전계 발광 표시 소자의 정전기방전 구조의 평면을 나타내는 사진으로서, 스크라이브 레인(C) 상에 개구부를 형성하여도 셀과 쇼팅 바(280)를 연결해주는 저항(254)이 잔류되어 있는 것을 나타낸다.
그 후, 반사막(도시 안됨), 화소전극(도시 안됨), 유기막(도시 안됨) 및 대향전극(도시 안됨) 등을 형성하여 유기 전계 발광 표시 소자를 완성한다.
상기한 바와 같은 본 발명의 실시예에 따르면, 셀과 쇼팅 바를 연결해주는 저항이 스크라이브 공정 전에 제거되어 정전기에 의해 소자가 손상되는 것을 방지하여 공정 수율을 향상시키고, 셀 커팅을 용이하게 할 수 있는 이점이 있다.
Claims (25)
- 투명절연기판 상부에 구비되는 반도체층패턴과,상기 반도체층패턴을 포함한 전체표면 상부에 구비되는 제1절연막과,상기 제1절연막 상부의 스크라이브 레인 영역에 구비되는 제1캐핑층패턴과,상기 제1캐핑층패턴 상부에 구비되는 제2캐핑층패턴과,전체표면 상부에 상기 제2캐핑층패턴을 노출시키는 개구부가 포함되는 제2절연막패턴을 포함하는 것을 특징으로 하는 유기 전계 발광 소자.
- 제 1 항에 있어서,상기 반도체층패턴은 실리콘층인 것을 특징으로 하는 유기 전계 발광 소자.
- 제 1 항에 있어서,상기 제1캐핑층패턴은 게이트전극용 금속층으로 형성되는 것을 특징으로 하는 유기 전계 발광 소자.
- 제 3 항에 있어서,상기 게이트전극용 금속층은 알루미늄(Al) 또는 알루미늄- 네오디뮴(Al-Nd)과 같은 알루미늄 합금의 단일층이나, 크롬(Cr) 또는 몰리브덴(Mo) 합금 위에 알루미늄 합금이 적층된 다중 층인 것을 특징으로 하는 유기 전계 발광 표시 소자.
- 제 1 항 또는 제3 항에 있어서,상기 제1캐핑층패턴의 두께는 상기 게이트전극용 금속층의 두께보다 얇은 것을 특징으로 하는 유기 전계 발광 소자.
- 제 1 항에 있어서,상기 제2캐핑층패턴은 소오스/드레인전극 물질인 것을 특징으로 하는 유기 전계 발광 소자.
- 제 6 항에 있어서,상기 제2캐핑층패턴은 몰리텅스텐(MoW), 몰리브덴(Mo), 알루미늄(Al), 알루미늄합금, 크롬(Cr) 및 티타늄(Ti)으로 이루어지는 군에서 선택되는 한 가지 이상을 이용하여 형성된 것을 특징으로 하는 유기 전계 발광 소자.
- 제 1 항 또는 제 6 항에 있어서,상기 제2캐핑층패턴의 두께는 상기 소오스 드레인 전극 물질보다 얇은 것을 특징으로 하는 유기 전계 발광 소자.
- 투명절연기판 상부의 화소영역에 구비되며 양측 가장자리에 접합영역을 포함하는 다결정실리콘층패턴과, 주변영역에 구비되며 일측은 화소영역에 연결되고, 타 측은 주변영역의 쇼팅 바에 연결되는 다결정실리콘층패턴과,전체표면 상부에 구비되는 게이트절연막과,상기 게이트절연막 상부의 화소영역에 구비되는 게이트전극 및 주변영역에 구비되는 제1캐핑층패턴과,전체표면 상부에 상기 화소영역의 접합영역을 노출시키는 콘택홀을 구비하고, 상기 주변영역의 제1캐핑층패턴의 일부를 노출시키며 스크라이브 레인을 정의하는 개구부를 구비하는 층간절연막과,상기 화소영역에 구비되며 상기 콘택홀을 통하여 상기 접합영역에 접속되는 소오스/드레인전극 및 상기 주변영역에 구비되며 상기 개구부 저부에 노출된 제1캐핑층패턴 상부에 형성되는 제2캐핑층패턴과,전체표면 상부에 구비되며 상기 화소영역의 소오스/드레인전극 중 어느 하나를 노출시키는 비아홀이 구비되고, 상기 주변영역의 제2캐핑층패턴을 노출시키는 개구부가 구비되는 보호막 및 평탄화막의 적층구조를 포함하는 것을 특징으로 하는 유기 전계 발광 표시 소자.
- 제 9 항에 있어서,상기 주변영역의 다결정실리콘층패턴은 저항인 것을 특징으로 하는 유기 전계 발광 소자.
- 제 10 항에 있어서,상기 저항은 상기 화소영역에 발생되는 정전기를 쇼팅 바로 방전시키는 배선인 것을 특징으로 하는 유기 전계 발광 소자.
- 제 10 항에 있어서,상기 제1캐핑층패턴은 게이트전극용 금속층으로 형성되는 것을 특징으로 하는 유기 전계 발광 소자.
- 제 12 항에 있어서,상기 게이트전극용 금속층은 알루미늄(Al) 또는 알루미늄- 네오디뮴(Al-Nd)과 같은 알루미늄 합금의 단일층이나, 크롬(Cr) 또는 몰리브덴(Mo) 합금 위에 알루미늄 합금이 적층된 다중 층인 것을 특징으로 하는 유기 전계 발광 표시 소자.
- 제 10 항 또는 제 12 항에 있어서,상기 제1캐핑층패턴의 두께는 상기 게이트전극용 금속층보다 얇은 것을 특징으로 하는 유기 전계 발광 소자.
- 제 10 항에 있어서,상기 제2캐핑층패턴은 소오스/드레인전극 물질인 것을 특징으로 하는 유기 전계 발광 소자.
- 제 15 항에 있어서,상기 제2캐핑층패턴은 몰리텅스텐(MoW), 몰리브덴(Mo), 알루미늄(Al), 알루미늄합금, 크롬(Cr) 및 티타늄(Ti)으로 이루어지는 군에서 선택되는 한 가지 이상을 이용하여 형성된 것을 특징으로 하는 유기 전계 발광 소자.
- 제 10 항 또는 제 15 항에 있어서,상기 제2캐핑층패턴의 두께는 상기 소오스/드레인전극 물질보다 얇은 것을 특징으로 하는 유기 전계 발광 소자.
- 투명절연기판의 화소영역 및 주변영역 상부에 다결정실리콘층패턴을 각각 형성하는 공정과,전체표면 상부에 게이트절연막을 형성하는 공정과,상기 게이트절연막 상부에 제1도전층을 형성하는 공정과,상기 제1도전층을 사진식각공정으로 식각하여 상기 화소영역에 게이트전극을 형성하고, 상기 주변영역에 제1캐핑층패턴을 형성하는 공정과,상기 다결정실리콘층패턴에 불순물을 이온주입하여 상기 화소영역에 접합영역을 형성하는 공정과,전체표면 상부에 층간절연막을 형성하는 공정과,상기 층간절연막을 사진식각공정으로 식각하여 상기 화소영역에 접합영역을 노출시키는 콘택홀을 형성하고, 상기 주변영역에 스크라이브 레인을 정의하는 개구 부를 형성한다.전체표면 상부에 제2도전층을 형성하는 공정과,상기 제2도전층을 사진식각공정으로 식각하여 상기 화소영역에 상기 접합영역에 접속되는 소오스/드레인전극을 형성하고, 상기 주변영역의 상기 개구부 저부에 노출된 제1캐핑층패턴 상부에 제2캐핑층패턴을 형성하는 공정과,전체표면 상부에 보호층 및 평탄화막의 적층구조를 형성하고, 사진식각공정으로 상기 적층구조를 식각하여 상기 화소영역에 비아홀을 형성하고, 상기 주변영역에 개구부를 형성하는 공정을 포함하는 것을 특징으로 하는 유기 전계 발광 표시 소자의 제조방법.
- 제 18 항에 있어서,상기 화소영역의 다결정실리콘층패턴은 상기 유기 전계 발광 표시 소자의 셀과 쇼팅 바를 연결하는 저항인 것을 특징으로 하는 유기 전계 발광 소자의 제조방법.
- 제 18 항에 있어서,상기 제1도전층은 게이트전극용 금속층으로 형성되는 것을 특징으로 하는 유기 전계 발광 소자의 제조방법.
- 제 20 항에 있어서,상기 제1도전층은 알루미늄(Al) 또는 알루미늄- 네오디뮴(Al-Nd)과 같은 알루미늄 합금의 단일층이나, 크롬(Cr) 또는 몰리브덴(Mo) 합금 위에 알루미늄 합금이 적층된 다중 층인 것을 특징으로 하는 유기 전계 발광 표시 소자의 제조방법.
- 제 18 항에 있어서,상기 제1캐핑층의 두께는 상기 제1도전층의 두께보다 얇은 것을 특징으로 하는 유기 전계 발광 소자의 제조방법.
- 제 18 항에 있어서,상기 제2도전층은 소오스/드레인전극 물질인 것을 특징으로 하는 유기 전계 발광 소자의 제조방법.
- 제 23 항에 있어서,상기 제2도전층은 몰리텅스텐(MoW), 몰리브덴(Mo), 알루미늄(Al), 알루미늄합금, 크롬(Cr) 및 티타늄(Ti)으로 이루어지는 군에서 선택되는 한 가지 이상을 이용하여 형성된 것을 특징으로 하는 유기 전계 발광 소자의 제조방법.
- 제 18 항에 있어서,상기 제2캐핑층패턴의 두께는 상기 제2도전층의 두께보다 얇은 것을 특징으로 하는 유기 전계 발광 소자의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040049825A KR100611655B1 (ko) | 2004-06-29 | 2004-06-29 | 유기 전계 발광 표시 소자 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040049825A KR100611655B1 (ko) | 2004-06-29 | 2004-06-29 | 유기 전계 발광 표시 소자 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20060000850A true KR20060000850A (ko) | 2006-01-06 |
| KR100611655B1 KR100611655B1 (ko) | 2006-08-10 |
Family
ID=37104080
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040049825A KR100611655B1 (ko) | 2004-06-29 | 2004-06-29 | 유기 전계 발광 표시 소자 및 그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100611655B1 (ko) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101362035B1 (ko) * | 2007-05-09 | 2014-02-11 | 엘지디스플레이 주식회사 | 플렉서블 표시 기판의 제조 방법 |
| US9299281B2 (en) | 2014-02-20 | 2016-03-29 | Samsung Display Co., Ltd. | Display device including inspection pad having a resistor and manufacturing method thereof |
| KR20160090446A (ko) * | 2015-01-21 | 2016-08-01 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 및 그 유기 발광 표시 장치의 접속패드 검사방법 |
| US20220199720A1 (en) * | 2020-12-18 | 2022-06-23 | Samsung Display Co., Ltd. | Display device and method of manufacturing the display device |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102568631B1 (ko) | 2016-04-15 | 2023-08-21 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000031416A (ja) | 1998-07-15 | 2000-01-28 | Toshiba Corp | 半導体装置及びその製造方法 |
| JP2003051542A (ja) | 2001-08-08 | 2003-02-21 | Sony Corp | 半導体装置及びその製造方法 |
| KR100469241B1 (ko) * | 2001-09-10 | 2005-02-02 | 엘지전자 주식회사 | 정전기 제거용 유기 ｅｌ 소자 |
| KR100456150B1 (ko) * | 2002-04-17 | 2004-11-09 | 엘지전자 주식회사 | 일렉트로루미네센스 소자 및 그의 제조방법 |
-
2004
- 2004-06-29 KR KR1020040049825A patent/KR100611655B1/ko active IP Right Grant
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101362035B1 (ko) * | 2007-05-09 | 2014-02-11 | 엘지디스플레이 주식회사 | 플렉서블 표시 기판의 제조 방법 |
| US9299281B2 (en) | 2014-02-20 | 2016-03-29 | Samsung Display Co., Ltd. | Display device including inspection pad having a resistor and manufacturing method thereof |
| KR20160090446A (ko) * | 2015-01-21 | 2016-08-01 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 및 그 유기 발광 표시 장치의 접속패드 검사방법 |
| US20220199720A1 (en) * | 2020-12-18 | 2022-06-23 | Samsung Display Co., Ltd. | Display device and method of manufacturing the display device |
| US11818923B2 (en) * | 2020-12-18 | 2023-11-14 | Samsung Display Co., Ltd. | Display device and method of manufacturing the display device |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100611655B1 (ko) | 2006-08-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8035298B2 (en) | Organic light emitting display having electrostatic discharge protection | |
| EP1944803B1 (en) | Organic light emitting diode display and fabricating method thereof | |
| JP4560421B2 (ja) | 平板表示装置の製造方法 | |
| KR101019048B1 (ko) | 어레이 기판 및 이의 제조방법 | |
| US20110266544A1 (en) | Organic light emitting diode display and manufacturing method thereof | |
| KR101246789B1 (ko) | 어레이 기판 및 이의 제조방법 | |
| KR101293565B1 (ko) | 유기 발광 표시 장치 및 그 제조 방법 | |
| EP1970957A2 (en) | Thin film transistor, an organic light emitting device including the same, and a manufacturing method thereof | |
| KR101246790B1 (ko) | 어레이 기판 및 이의 제조방법 | |
| KR100611655B1 (ko) | 유기 전계 발광 표시 소자 및 그 제조방법 | |
| JP2005175381A (ja) | 半導体素子、アレイ基板およびその製造方法 | |
| JP4381063B2 (ja) | アレイ基板および平面表示装置 | |
| KR20100123535A (ko) | 어레이 기판의 제조방법 | |
| KR20180137642A (ko) | 표시 장치 및 그 제조 방법 | |
| KR100924140B1 (ko) | 평판 표시 장치의 제조 방법 | |
| KR100601372B1 (ko) | 유기 전계 발광 표시 소자의 제조방법 | |
| KR100742373B1 (ko) | 평판 표시 장치 및 그의 제조 방법 | |
| KR20110061774A (ko) | 어레이 기판 및 이의 제조방법 | |
| KR20080062281A (ko) | 유기 발광 표시 장치 및 그 제조 방법 | |
| KR20040031138A (ko) | 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR20050054264A (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
| JPH11298006A (ja) | 薄膜トランジスタの製造方法 | |
| KR20030021793A (ko) | 액정표시장치용 어레이 패널 및 그 제조방법 | |
| KR20120002785A (ko) | 어레이 기판 및 이의 제조방법 | |
| KR20110060375A (ko) | 어레이 기판 및 이의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120730 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20130731 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20160801 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20180802 Year of fee payment: 13 |
|
| FPAY | Annual fee payment |
Payment date: 20190801 Year of fee payment: 14 |