KR20050112459A - 상부보다 하부의 직경을 크게한 스토리지 노드를 갖는반도체 장치들 및 그 형성방법들 - Google Patents
상부보다 하부의 직경을 크게한 스토리지 노드를 갖는반도체 장치들 및 그 형성방법들 Download PDFInfo
- Publication number
- KR20050112459A KR20050112459A KR1020040037558A KR20040037558A KR20050112459A KR 20050112459 A KR20050112459 A KR 20050112459A KR 1020040037558 A KR1020040037558 A KR 1020040037558A KR 20040037558 A KR20040037558 A KR 20040037558A KR 20050112459 A KR20050112459 A KR 20050112459A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- nodes
- buried
- storage node
- insulating film
- Prior art date
Links
- 238000003860 storage Methods 0.000 title claims abstract description 85
- 239000004065 semiconductor Substances 0.000 title claims abstract description 56
- 238000000034 method Methods 0.000 title claims abstract description 39
- 239000010410 layer Substances 0.000 claims abstract description 153
- 239000000758 substrate Substances 0.000 claims abstract description 34
- 239000011229 interlayer Substances 0.000 claims abstract description 33
- 238000002161 passivation Methods 0.000 claims abstract description 19
- 230000001681 protective effect Effects 0.000 claims abstract description 6
- 238000005530 etching Methods 0.000 claims description 41
- 238000000465 moulding Methods 0.000 claims description 28
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 5
- 229920005591 polysilicon Polymers 0.000 claims description 5
- 238000004519 manufacturing process Methods 0.000 claims description 3
- 230000000149 penetrating effect Effects 0.000 claims description 3
- 239000011241 protective layer Substances 0.000 claims description 3
- 239000003990 capacitor Substances 0.000 description 17
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 6
- 238000005520 cutting process Methods 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 239000005380 borophosphosilicate glass Substances 0.000 description 2
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- DDFHBQSCUXNBSA-UHFFFAOYSA-N 5-(5-carboxythiophen-2-yl)thiophene-2-carboxylic acid Chemical compound S1C(C(=O)O)=CC=C1C1=CC=C(C(O)=O)S1 DDFHBQSCUXNBSA-UHFFFAOYSA-N 0.000 description 1
- 229910017855 NH 4 F Inorganic materials 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
- H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
- H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
Abstract
상부보다 하부의 직경을 크게한 스토리지 노드를 갖는 반도체 장치들 및 그 형성방법들을 제공한다. 이 장치들 및 그 형성방법들은 스토리지 노드의 하부 직경을 상부보다 크게해서 그 노드의 쓰러짐을 방지할 수 있는 방안을 제시해준다. 이를 위해서, 트랜치 절연막을 갖는 반도체 기판 상에 적어도 두 개의 매립 콘택홀 노드들이 배치된다. 상기 매립 콘택홀 노드들은 반도체 기판의 주 표면과 접촉한다. 상기 매립 콘택홀 노드들을 감싸는 매립 층간절연막을 형성하고, 상기 매립 층간절연막을 갖는 반도체 기판 상에 위치되어서 매립 콘택홀 노드들과 각각 접촉하는 스토리지 노드들이 형성된다. 상기 스토리지 노드들의 하부 외측면의 일부분을 둘러싸도록 매립 층간절연막을 갖는 반도체 기판 상에 보호막 및 식각 저지막이 차례로 적층된다. 상기 스토리지 노드들의 각각은 그 노드의 상부가 하부보다 직경이 작고, 상기 식각 저지막은 상기 스토리지 노드들 사이에서 상기 스토리지 노드들의 중심을 향하도록 연장되어 보호막의 측면으로부터 돌출된다. 이를 통해서, 상기 스토리지 노드를 갖는 반도체 장치는 스토리지 노드의 쓰러짐을 방지해서 그 장치의 전기적 특성을 향상시킬 수 있다.
Description
본 발명은 반도체 장치들 및 그 형성방법들에 관한 것으로서, 상세하게는 상부보다 하부의 직경을 크게한 스토리지 노드를 갖는 반도체 장치들 및 그 형성방법들에 관한 것이다.
일반적으로, 디램(DRAM)은 내부에 적어도 하나의 셀 어레이 영역을 갖는다. 상기 셀 어레이 영역은 설계적인 어드레스(Address)를 갖는 복수 개의 셀들로 구성되고, 상기 셀들의 각각은 커패시터 및 트랜지스터로 이루어진다. 이때에, 상기 트랜지스터는 셀 어레이 영역 밖으로부터의 전기적 데이타를 받아서 커패시터에 전송시키거나 커패시터로부터 전기적 데이타를 받아서 셀 어레이 영역밖으로 전송시키는 역할을 수행하는 개별 소자이고, 상기 커패시터는 전기적 데이타를 저장시키는 개별 소자이다. 이를 이유로, 상기 디램의 전기적 특성을 향상시키기 위해서, 상기 커패시터는 트랜지스터와 함께 주어진 다지인 룰을 가지고 반도체 기판 상에 최적의 공간을 차지할 수 있도록 연구되어지고 있다.
그러나, 상기 커패시터는 디자인 룰이 축소되어짐에 따라서 COB 구조(Capac- itor Over Bit-line)를 지향하기 때문에 트랜지스터에 비해서 구조적인 측면에서 불리하다. 왜냐하면, 상기 커패시터는 축소된 디자인 룰을 가지고 형성된 트랜지스터의 배치 구조를 바탕으로 트랜지스터의 상부에 형성되기 때문이다. 이는 커패시터가 트랜지스터의 배치 구조 및 축소된 디자인 룰에 모두 저촉되어서 형성됨을 의미한다. 따라서, 상기 커패시터는 디자인 룰이 계속적으로 축소되어지면 정전 용량이 점차적으로 작아지고 동시에 트랜지스터의 상부에서 쓰러질 수 있는 확률을 점진적으로 크게 갖는다. 이를 해소하기 위해서, 상기 커패시터는 디자인 룰의 축소 이전보다 그 높이가 증가되어지고 동시에 커패시터를 몰딩시키는 콘택홀의 직경이 커지도록 형성된다. 이런 경우에, 상기 커패시터는 인접한 다른 커패시터에 더욱 가까와져서 전기적 또는 물리적인 쇼트를 일으킬 수 있다.
결론적으로, 상기 디램은 COB 구조에서 디자인 룰이 축소되어져도 커패시터가 쓰러지지 않도록 하는 방안이 적용되어지는 것이 필요하다.
본 발명이 이루고자 하는 기술적 과제는 COB 구조에서 스토리지 노드가 쓰러지지 않도록 하는데 적합한 상부보다 하부의 직경을 크게한 스토리지 노드를 갖는 반도체 장치들을 제공하는데 있다.
본 발명이 이루고자 하는 다른 기술적 과제는 COB 구조에서 스토리지 노드가 쓰러지지 않도록 할 수 있는 상부보다 하부의 직경을 크게한 스토리지 노드를 갖는 반도체 장치의 형성방법들을 제공하는데 있다.
상기 기술적 과제들을 해결하기 위해서, 본 발명은 상부보다 하부의 직경을 크게한 스토리지 노드를 갖는 반도체 장치 및 그 형성방법을 제공한다.
이 반도체 장치는 트랜치 절연막을 갖는 반도체 기판 상에 배치된 적어도 두 개의 매립 콘택홀 노드들을 포함한다. 상기 매립 콘택홀 노드들은 반도체 기판의 주 표면과 접촉한다. 상기 매립 콘택홀 노드들을 감싸는 매립 층간절연막이 반도체 기판 상에 덮이고, 상기 매립 층간절연막을 갖는 반도체 기판 상에 위치되어서 매립 콘택홀 노드들과 각각 접촉하는 스토리지 노드들이 배치된다. 상기 스토리지 노드들의 하부 외측면의 일부분을 둘러싸도록 매립 층간절연막을 갖는 반도체 기판 상에 보호막 및 식각 저지막이 차례로 적층된다. 상기 스토리지 노드들의 각각은 그 노드의 상부가 하부보다 직경이 작고, 상기 식각 저지막은 스토리지 노드들 사이에서 스토리지 노드들의 각각의 중심을 향하도록 연장되어 보호막의 측면으로부터 돌출된다.
상기 반도체 장치의 형성방법은 트랜치 절연막을 갖는 반도체 기판 상에 매립 층간절연막을 형성하는 것을 포함한다. 상기 매립 층간절연막을 관통해서 반도체 기판의 주 표면을 노출시키는 적어도 두 개의 매립 콘택홀들을 형성한다. 그리고, 상기 매립 콘택홀들을 각각 채우는 매립 콘택홀 노드들을 형성한다. 상기 매립 콘택홀 노드들 및 매립 층간절연막을 덮는 보호막, 식각 저지막, 충진막 및 몰딩막을 차례로 형성하고, 상기 몰딩막, 충진막, 식각 저지막 및 보호막을 차례로 관통하는 스토리지 노드 콘택홀들을 형성한다. 이때에, 상기 스토리지 노드 콘택홀들의 각각은 매립 콘택홀 노드들 및 매립 층간절연막을 노출시킨다. 상기 스토리지 노드 콘택홀들을 통해서 몰딩막, 충진막, 식각 저지막 및 보호막에 식각공정을 수행한다. 상기 식각공정은 매립 콘택홀 노드들 및 매립 층간절연막을 식각 버퍼막으로 사용하여 보호막 및 충진막보다 식각 저지막 및 몰딩막에 대해서 식각률을 갖도록 수행한다. 그리고, 상기 스토리지 노드 홀들의 각각은 그 홀의 하부가 상부의 직경보다 크도록 형성한다.
본 발명에 따른 상부보다 하부의 직경을 크게한 스토리지 노드를 갖는 반도체 장치들은 첨부된 도면들을 참조해서 보다 상세하게 설명하도록 한다.
도 1 은 본 발명에 따른 반도체 장치를 보여주는 배치도이고, 도 2 는 도 1 의 절단선Ⅰ-Ⅰ' 를 따라서 취한 반도체 장치를 보여주는 단면도이다.
도 1 및 도 2 를 참조하면, 반도체 기판(10) 상에 트랜치 절연막(20)이 배치되는데, 상기 트랜치 절연막(20)은 활성 영역(25)들을 고립시킨다. 상기 트랜치 절연막(20)을 갖는 반도체 기판 상에 적어도 두 개의 매립 콘택홀 노드(40)들이 배치되는데, 상기 매립 콘택홀 노드(40)들은 매립 층간절연막(30)으로 감싸진다. 이때에, 상기 매립 콘택홀 노드(40)들은 반도체 기판(10)의 주 표면과 접촉한다. 상기 매립 층간절연막(30)은 트랜치 절연막(20)과 다른 식각률을 갖는 절연막, 예를 들면, PE(Plasma Enhanced)-Oxide 막인 것이 바람직하다. 그리고, 상기 매립 콘택홀 노드(40)들은 N+ 형으로 도핑된 폴리 실리콘 막인 것이 바람직하다.
상기 매립 층간절연막(30) 상에 스토리지 노드(115)들이 배치되는데, 상기 스토리지 노드(115)들은 도 1 과 같이 매립 콘택홀 노드(40)들과 각각 중첩한다. 상기 스토리지 노드(115)들의 각각은 그 노드(115)의 상부가 하부보다 직경이 작도록 반도체 기판(10)의 상부에 형성된다. 상기 스토리지 노드(115)들은 매립 콘택홀 노드(40)들과 동일하게 N+ 형으로 도핑된 폴리 실리콘 막인 것이 바람직하다.
다음으로, 상기 매립 층간절연막(30) 상에 보호막(50) 및 식각 저지막(60)이 차례로 적층된다. 상기 보호막(50) 및 식각 저지막(60)은 스토리지 노드(115)들의 하부 외측면의 일부분을 둘러싸도록 형성된다. 상기 식각 저지막(60)은 스토리지 노드(115)들 사이에서 스토리지 노드(115)들의 각각의 중심을 향하도록 연장되어 보호막(50)의 측면으로부터 돌출된다. 상기 보호막(50)은 식각 저지막(60) 및 매립 층간절연막(30)과 다른 식각률을 갖는 절연막인 것이 바람직하다. 예를 들면, 상기 보호막(50) 및 식각 저지막(60)은 각각이 BPSG 막 및 실리콘 나이트라이드막(Si3N4)인 것이 바람직하다.
결론적으로, 본 발명에 따른 상기 스토리지 노드(115)들의 각각은 그 노드(115)의 상부가 소정 직경(D4)을 갖도록 형성되고 동시에 그 노드(115)의 하부가 식각 저지막(60)으로 둘러싸인 부분을 제외하고 상부보다 큰 소정 직경(D5)을 갖도록 형성된다. 또한, 상기 스토리지 노드(115)들은 상부측에서 그들 사이가 소정 간격(L2)을 갖도록 형성되고 동시에 하부측에서 그들 사이가 식각 저지막(60)으로 둘러싸인 부분을 제외하고 상부측보다 작은 소정 직경(L3)을 갖도록 형성된다.
이제, 본 발명에 따른 상부보다 하부의 직경을 크게한 스토리지 노드를 갖는 반도체 장치들의 형성방법을 설명하기로 한다.
도 3 내지 도 9 는 각각이 도 1 의 절단선Ⅰ-Ⅰ' 를 따라 취해서 반도체 장치의 형성방법을 설명해주는 단면도들이다.
도 1, 도 3 내지 도 5 를 참조하면, 반도체 기판(10)에 트랜치 절연막(20)을 배치해서 활성영역(25)들을 고립시키고, 상기 활성영역(25)들을 갖는 반도체 기판 상에 매립 층간절연막(30)을 형성한다. 상기 매립 층간절연막(30)은 트랜치 절연막(20)과 다른 식각률을 갖는 절연막, 예를 들면, PE-Oxide 막으로 형성하는 것이 바람직하다. 이때에, 상기 매립 층간절연막(30) 및 반도체 기판(10) 사이에 게이트 배선들 및 비트라인 배선들이 서로에 대해서 절연되도록 차례로 형성할 수 있다. 상기 게이트 배선들 및 활성영역(25)들이 교차하는 소정영역들에 랜딩 패드들을 배치할 수 있는데, 상기 랜딩 패드들은 인접한 두 개의 게이트 배선들 사이에 위치되어서 반도체 기판(10)의 주 표면과 접촉한다. 그리고, 상기 비트라인 배선들은 게이트 배선들의 상부에서 게이트 배선들과 교차하도록 형성한다.
상기 매립 층간절연막(30)을 관통해서 반도체 기판(10)을 노출시키는 적어도 두 개의 매립 콘택홀(35)들을 형성한다. 상기 매립 콘택홀(35)들을 채우고 반도체 기판(10)의 주표면 상에 접촉하는 매립 콘택홀 노드(40)들을 도 1 과 같이 형성한다. 상기 매립 콘택홀 노드(40)들은 N+ 형으로 도핑된 폴리 실리콘 막으로 형성하는 것이 바람직하다. 이때에, 상기 게이트 배선들 및 비트라인 배선들이 트랜치 절연막(20)을 갖는 반도체 기판 상에 배치된 경우, 상기 매립 콘택홀(35)들은 비트라인 배선들로 둘러싸이도록 배치되어서 랜딩 패드들과 각각 접촉하도록 형성할 수 있다.
상기 매립 콘택홀 노드(40)들을 갖는 반도체 기판 상에 보호막(50), 식각 저지막(60) 및 충진막(70)과 함께 몰딩막(80)을 차례로 형성한다. 상기 보호막(50) 및 상기 충진막(70)은 동일한 식각률을 갖는 절연막, 예를 들면, BPSG 막을 사용해서 형성하고, 상기 식각 저지막(60)은 몰딩막(80)과 다른 식각률을 갖는 절연막을 사용해서 형성하는 것이 바람직하다. 이때에, 상기 식각 저지막(60)은 실리콘 나이트라이드막(Si3N4)을 사용해서 형성하고, 상기 몰딩막(80)은 PE-Oxide 막을 사용해서 형성하는 것이 바람직하다.
도 1, 도 6 내지 9 를 참조하면, 상기 몰딩막(80), 충진막(70) 및 식각저지막(60)과 함께 보호막(50)을 차례로 관통하는 적어도 두 개의 스토리지 노드 콘택홀(90)들을 형성하는데, 상기 스토리지 노드 콘택홀(90)들의 각각은 매립 콘택홀 노드(40)들 및 매립 층간절연막(30)을 노출시킨다. 이때에, 상기 스토리지 노드 콘택홀(90)들의 각각은 소정 직경(D1)을 갖도록 하고 동시에 상기 스토리지 노드 콘택홀(90)들은 그 콘택홀들의 사이가 소정 폭(L1)을 갖도록 형성한다.
상기 스토리지 노드 콘택홀(90)들을 갖는 반도체 기판에 식각공정(100)을 수행하는데, 상기 식각공정(100)은 스토리지 노드 콘택홀(90)들을 통해서 매립 콘택홀 노드(40)들 및 매립 층간절연막(30)을 식각 버퍼막으로 사용하여 몰딩막(80), 충진막(70), 식각 저지막(60) 및 보호막(50)에 수행한다. 이때에, 상기 식각공정(100)은 보호막(50) 및 충진막(70)보다 식각 저지막(60) 및 몰딩막(80)에 대해서 식각률을 갖도록 수행하는 것이 바람직하다. 이러한 경우에, 상기 식각공정(100)은 식각 저지막(60) 및 몰딩막(80)보다 보호막(50) 및 충진막(70)을 더 식각해서 도 7 의 스토리지 노드 홀(95)들을 형성한다. 상기 스토리지 노드 홀(95)들의 각각은 그 홀(95)의 하부가 상부의 직경보다 크도록 형성하는 것이 바람직하다. 따라서, 상기 스토리지 노드 홀(95)은 그 홀(95)의 상부가 소정 직경(D2)을 갖도록 형성한다. 동시에, 상기 스토리지 노드 홀(95)은 그 홀(95)의 하부가 식각 저지막(60)으로 둘러싸인 부분을 제외하고 상부보다 큰 소정 직경(D3)을 갖도록 형성한다. 이를 통해서, 상기 스토리지 노드 홀(95)들은 그 사이가 상부측에서 소정 폭(L2)을 갖도록 형성하고 아울러서 하부측에서 식각 저지막(60)으로 둘러싸인 부분을 제외하고 상부보다 작은 소정 직경(L3)을 갖도록 형성한다. 상기 식각공정(100)은 등방성을 갖는 건식 식각을 사용해서 수행할 수 있고 또는, 불산(HF)을 포함한 에천트(Etchant)를 가지고 습식 식각을 사용해서 수행할 수 있다.
상기 스토리지 노드 홀(95)들 및 몰딩막(80)의 상면을 컨포멀하게 덮는 스토리지 노드막(110)을 형성하고, 상기 스토리지 노드막(110)을 덮어서 스토리지 노드 홀(95)들을 채우는 희생막(120)을 계속해서 형성한다. 상기 스토리지 노드막(110)은 매립 콘택홀 노드(40)들과 동일하게 N+ 형으로 도핑된 폴리 실리콘 막을 사용해서 형성하고, 상기 희생막(120)은 몰딩막과 동일한 식각률을 갖는 절연막, 예를 들면, USG 막을 사용해서 형성하는 것이 바람직하다.
상기 스토리지 노드막(110)을 식각 버퍼막으로 사용해서 희생막(120)에 평탄화 공정을 수행하여 스토리지 노드 홀(95)들에 희생막 패턴(125)들을 각각 형성한다. 그리고, 상기 희생막 패턴(125)들을 식각 버퍼막으로 사용해서 상기 스토리지 노드막(110)에 식각 공정을 계속 수행하여 몰딩막(80)이 노출되도록 형성한다. 이때에, 상기 식각공정은 희생막 패턴(125)들 및 몰딩막(80)을 사용해서 스토리지 노드막(110)을 분리시켜서 스토리지 노드 홀(95)들에 스토리지 노드(115)들을 각각 형성한다. 상기 식각공정은 에칭 백(Etching Back) 식각을 사용해서 수행할 수 있다. 또한, 상기 스토리지 노드(115)는 충분한 시간을 두고 평탄화 공정만을 사용하여 몰딩막(80)의 상면을 노출시켜서 형성할 수 있다.
상기 식각 저지막(60)을 식각 버퍼막으로 사용해서 몰딩막(80), 희생막 패턴(125) 및 충진막(70)에 식각공정을 수행하여 반도체 기판(10)으로부터 몰딩막(80), 희생막 패턴(125) 및 충진막(70)을 모두 제거한다. 상기 식각공정은 불산(HF) 및 암모늄 플루오라이드(NH4F)를 포함한 에천트(Echant)를 가지고 습식 식각을 사용해서 수행하는 것이 바람직하다. 이를 통해서, 상기 스토리지 노드(115)는 매립 층간절연막(30)을 갖는 반도체 기판 상에 그 노드(115)의 하부 외측면의 일부분이 보호막(50) 및 식각 저지막(60)으로 감싸지도록 형성된다. 이때에, 상기 스토리지 노드(115)들의 각각은 그 노드(115)의 상부가 소정 직경(D4)을 갖도록 형성되고 동시에 그 노드(115)의 하부가 식각 저지막(60)으로 둘러싸인 부분을 제외하고 상부보다 큰 소정 직경(D5)을 갖도록 형성된다. 또한, 상기 스토리지 노드(115)들은 상부측에서 그들 사이가 소정 간격(L2)을 갖도록 형성되고 동시에 하부측에서 그들 사이가 식각 저지막(60)으로 둘러싸인 부분을 제외하고 상부측보다 작은 소정 직경(L3)을 갖도록 형성된다.
상술한 바와 같이, 본 발명은 COB 구조에서 스토리지 노드의 쓰러짐을 방지하는데 적합한 상부보다 하부의 직경을 크게한 스토리지 노드를 갖는 반도체 장치들 및 그 제조방법들을 제공한다. 이를 통해서, 상기 반도체 장치들 및 그 제조방법들은 그 장치의 구동 동안 커패시터와 관련된 전기적 특성을 향상시켜서 고 집적화를 향한 반도체 시장의 욕구에 대처할 수 있도록 해준다.
도 1 은 본 발명에 따른 반도체 장치를 보여주는 배치도.
도 2 는 도 1 의 절단선Ⅰ-Ⅰ' 를 따라서 취한 반도체 장치를 보여주는 단면도.
도 3 내지 도 9 는 각각이 도 1 의 절단선Ⅰ-Ⅰ' 를 따라 취해서 반도체 장치의 형성방법을 설명해주는 단면도들.
Claims (8)
- 트랜치 절연막을 갖는 반도체 기판 상에 적어도 두 개의 매립 콘택홀 노드들이 배치되는데, 상기 매립 콘택홀 노드들은 반도체 기판의 주 표면과 접촉하고,상기 매립 콘택홀 노드들을 감싸는 매립 층간절연막;상기 매립 층간절연막을 갖는 반도체 기판 상에 위치되어서 상기 매립 콘택홀 노드들과 각각 접촉하는 스토리지 노드들; 및상기 스토리지 노드들의 하부 외측면의 일부분을 둘러싸도록 상기 매립 층간절연막을 갖는 반도체 기판 상에 차례로 적층된 보호막 및 식각 저지막을 포함하되,상기 스토리지 노드들의 각각은 그 노드의 상부가 하부보다 직경이 작고, 상기 식각 저지막은 상기 스토리지 노드들 사이에서 상기 스토리지 노드들의 각각의 중심을 향하도록 연장되어 상기 보호막의 측면으로부터 돌출된 것이 특징인 반도체 장치.
- 제 1 항에 있어서,상기 보호막은 상기 식각 저지막과 다른 식각률을 갖는 절연막을 포함하는 것이 특징인 반도체 장치.
- 제 1 항에 있어서,상기 보호막은 상기 매립 층간절연막과 다른 식각률을 갖는 절연막을 포함하는 것이 특징인 반도체 장치.
- 제 1 항에 있어서,상기 매립 층간절연막은 트랜치 절연막과 다른 식각률을 갖는 절연막을 포함히는 것이 특징인 반도체 장치.
- 제 1 항에 있어서,상기 스토리지 노드들 및 상기 매립 콘택홀 노드들은 도핑된 폴리 실리콘 막을 포함하는 것이 특징인 반도체 장치.
- 트랜치 절연막을 갖는 반도체 기판 상에 매립 층간절연막을 형성하고,상기 매립 층간절연막을 관통해서 반도체 기판의 주 표면을 노출시키는 적어도 두 개의 매립 콘택홀들을 형성하고,상기 매립 콘택홀들을 각각 채우는 매립 콘택홀 노드들을 형성하고,상기 매립 콘택홀 노드들 및 상기 매립 층간절연막을 덮는 보호막, 식각 저지막, 충진막 및 몰딩막을 차례로 형성하고,상기 몰딩막, 상기 충진막, 상기 식각 저지막 및 상기 보호막을 차례로 관통하는 스토리지 노드 콘택홀들을 형성하되, 상기 스토리지 노드 콘택홀들의 각각은 상기 매립 콘택홀 노드들 및 상기 매립 층간절연막을 노출시키고,상기 스토리지 노드 콘택홀들을 통해서 상기 몰딩막, 상기 충진막, 상기 식각 저지막 및 상기 보호막에 식각공정을 수행하여 스토리지 노드 홀들을 각각 형성하는 것을 포함하되,상기 식각공정은 상기 매립 콘택홀 노드들 및 상기 매립 층간절연막을 식각 버퍼막으로 사용해서 상기 보호막 및 상기 충진막보다 상기 식각 저지막 및 상기 몰딩막에 대해서 식각률을 갖도록 수행하고, 상기 스토리지 노드 홀들의 각각은 그 홀의 하부가 상부의 직경보다 크도록 형성한 것이 특징인 반도체 장치의 사용방법.
- 제 6 항에 있어서,상기 식각공정을 수행한 후,상기 스토리지지 노드 홀들 및 상기 몰딩막의 상면을 컨포멀하게 덮는 스토리지 노드막을 형성하고,상기 스토리지 노드막을 덮어서 상기 스토리지 노드 홀들을 채우는 희생막을 형성하고,상기 스토리지 노드막을 식각 버퍼막으로 사용해서 상기 희생막에 평탄화 공정을 수행하여 상기 스토리지 노드 홀들에 희생막 패턴들을 각각 형성하는 것을 더 포함하는 것이 특징인 반도체 장치의 제조방법.
- 제 7 항에 있어서,상기 희생막 패턴들을 형성한 후,상기 희생막 패턴들을 식각 버퍼막으로 사용해서 상기 스토리지 노드막에 식각 공정을 수행하여 몰딩막을 노출시키도록 형성하되, 상기 식각공정은 희생막 패턴들 및 상기 몰딩막을 사용해서 상기 스토리지 노드막을 분리시켜서 상기 스토리지 노드 홀들에 스토리지 노드들을 각각 형성하고,상기 식각 저지막을 식각 버퍼막으로 사용해서 상기 몰딩막, 상기 희생막 패턴 및 상기 충진막에 식각공정을 수행하여 상기 반도체 기판으로부터 상기 몰딩막, 상기 희생막 패턴 및 상기 충진막을 모두 제거하는 것을 더 포함하는 것이 특징인 반도체 장치의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040037558A KR20050112459A (ko) | 2004-05-25 | 2004-05-25 | 상부보다 하부의 직경을 크게한 스토리지 노드를 갖는반도체 장치들 및 그 형성방법들 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040037558A KR20050112459A (ko) | 2004-05-25 | 2004-05-25 | 상부보다 하부의 직경을 크게한 스토리지 노드를 갖는반도체 장치들 및 그 형성방법들 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20050112459A true KR20050112459A (ko) | 2005-11-30 |
Family
ID=37287360
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040037558A KR20050112459A (ko) | 2004-05-25 | 2004-05-25 | 상부보다 하부의 직경을 크게한 스토리지 노드를 갖는반도체 장치들 및 그 형성방법들 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20050112459A (ko) |
-
2004
- 2004-05-25 KR KR1020040037558A patent/KR20050112459A/ko not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110634869B (zh) | 存储器阵列及其制造方法 | |
| US6204143B1 (en) | Method of forming high aspect ratio structures for semiconductor devices | |
| US7282405B2 (en) | Semiconductor memory device and method for manufacturing the same | |
| US9318495B2 (en) | Semiconductor device including capacitor and double-layer metal contact and fabrication method thereof | |
| US6693002B2 (en) | Semiconductor device and its manufacture | |
| US7470586B2 (en) | Memory cell having bar-shaped storage node contact plugs and methods of fabricating same | |
| US7247906B2 (en) | Semiconductor devices having DRAM cells and methods of fabricating the same | |
| KR100583732B1 (ko) | 보호막 패턴을 구비하는 디램 소자의 형성 방법 및 이에의해 형성된 디램 소자 | |
| US20060255391A1 (en) | Method of forming a reliable high performance capacitor using an isotropic etching process | |
| JP2001189438A (ja) | 半導体記憶装置及びその製造方法 | |
| US20110165756A1 (en) | Method for manufacturing semiconductor device | |
| KR100653713B1 (ko) | 실린더형 스토리지 노드들을 갖는 반도체소자 및 그 제조방법들 | |
| KR0138317B1 (ko) | 반도체장치 커패시터 제조방법 | |
| CN114420641A (zh) | 半导体结构的形成方法以及半导体结构 | |
| KR101168606B1 (ko) | 반도체 장치의 배선 구조물 및 이의 형성 방법 | |
| US6709915B2 (en) | Methods of fabricating integrated circuit memory devices | |
| US7727850B2 (en) | Method for forming capacitor of semiconductor device | |
| KR20050112459A (ko) | 상부보다 하부의 직경을 크게한 스토리지 노드를 갖는반도체 장치들 및 그 형성방법들 | |
| US20050106808A1 (en) | Semiconductor devices having at least one storage node and methods of fabricating the same | |
| US20240071771A1 (en) | Method of manufacturing integrated circuit device | |
| KR20060030820A (ko) | 스토리지 노드 전극을 갖는 반도체 소자의 제조방법 및그에 의하여 제조된 반도체소자 | |
| KR100604854B1 (ko) | 박스형 하부 구조의 스토리지 노드를 갖는 메모리 소자 및그 제조 방법 | |
| KR100549000B1 (ko) | 스토리지 노드들을 갖는 반도체소자 및 그 제조방법 | |
| KR20060038172A (ko) | 반도체 소자 및 그의 제조 방법 | |
| KR20090038119A (ko) | 반도체 소자의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |