KR20060030820A - 스토리지 노드 전극을 갖는 반도체 소자의 제조방법 및그에 의하여 제조된 반도체소자 - Google Patents

스토리지 노드 전극을 갖는 반도체 소자의 제조방법 및그에 의하여 제조된 반도체소자 Download PDF

Info

Publication number
KR20060030820A
KR20060030820A KR1020040079697A KR20040079697A KR20060030820A KR 20060030820 A KR20060030820 A KR 20060030820A KR 1020040079697 A KR1020040079697 A KR 1020040079697A KR 20040079697 A KR20040079697 A KR 20040079697A KR 20060030820 A KR20060030820 A KR 20060030820A
Authority
KR
South Korea
Prior art keywords
storage node
insulating layer
layer
etch stop
mold insulating
Prior art date
Application number
KR1020040079697A
Other languages
English (en)
Inventor
김성구
현창석
김현철
문홍준
박돈
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040079697A priority Critical patent/KR20060030820A/ko
Publication of KR20060030820A publication Critical patent/KR20060030820A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

스토리지 노드 전극을 갖는 반도체 소자의 제조방법 및 그에 의하여 제조된 반도체소자를 제공한다. 이 방법은 반도체기판 상에 층간절연막을 형성하는 것을 포함한다. 상기 층간절연막을 관통하는 스토리지 노드 플러그들을 형성한다. 상기 스토리지 노드 플러그들 및 상기 층간절연막을 덮는 식각저지막을 형성한다. 상기 식각저지막 상에 차례로 적층된 하부 몰드 절연막 및 상부 몰드 절연막을 형성한다. 상기 상부 몰드 절연막 및 상기 하부 몰드 절연막을 차례로 관통하여 상기 식각저지막의 소정영역을 노출시키는 예비 스토리지 노드 홀들을 형성한다. 상기 하부 몰드 절연막을 선택적으로 등방성 식각한다. 상기 상부 몰드 절연막 및 상기 하부 몰드 절연막을 식각마스크로 하여 상기 식각저지막을 선택적으로 식각하여 상기 스토리지 노드 플러그들을 노출시키는 스토리지 노드 홀들을 형성한다.

Description

스토리지 노드 전극을 갖는 반도체 소자의 제조방법 및 그에 의하여 제조된 반도체소자{Fabrication method of a semiconductor device having a storage node electrode and semiconductor device fabricated thereby}
도 1a 내지 도 1c는 종래의 스토리지 노드 전극을 갖는 반도체소자의 제조방법을 설명하기 위한 단면도들이다.
도 2a 내지 도 2d는 본 발명의 실시예에 따른 반도체소자의 제조방법을 설명하기 위한 단면도들이다.
본 발명은 반도체소자의 제조방법 및 그에 의하여 제조된 반도체소자에 관한 것으로, 특히 상부보다 하부의 폭을 크게 한 스토리지 노드 전극을 갖는 반도체 소자의 제조방법 및 그에 의하여 제조된 반도체소자에 관한 것이다.
일반적으로 반도체 메모리 소자, 특히 디램(Dynamic Random Access Memory; DRAM)은 단위 셀의 커패시터에 데이터를 저장하는 메모리 소자이다. 상기 디램의 단위 셀은 직렬 연결된 하나의 억세스 트랜지스터 및 하나의 셀 커패시터로 구성된다. 상기 셀 커패시터의 용량은 디램 소자의 전기적인 특성 및 신뢰성에 직접적으 로 관련이 있다. 반도체 메모리 소자의 집적도가 증가하면서 단위 셀이 차지하는 면적이 감소하고 있다. 단위 셀의 면적이 감소함에 따라 커패시터의 평면 면적도 줄어들게 되었다. 이에 따라, 반도체 메모리 소자에 요구되는 충분한 정전 용량을 확보하기 위하여 다양한 시도가 진행되고 있다. 예를 들면, 단위 셀에서 커패시터가 비트라인 위에 형성되는 COB(capacitor over bit-line) 구조가 채택될 수 있다. 그리고, 상기 COB 구조의 커패시터에서, 상기 커패시터의 하부전극으로 사용되는 스토리지 노드 전극의 표면적을 증가시키기 위하여 실린더형의 스토리지 노드 전극이 널리 사용되고 있다.
도 1a 내지 도 1c는 종래의 스토리지 노드 전극을 갖는 반도체소자를 설명하기 위한 단면도들이다.
도 1a를 참조하면, 셀 트랜지스터 및 스토리지 노드 플러그들이 구비된 반도체기판(1) 상에 식각저지막(3) 및 몰드 절연막(5)을 차례로 형성한다. 이어서, 추후 공정에 의해 형성되는 스토리지 노드 전극이 형성될 영역을 한정하도록 상기 몰드 절연막(5) 및 상기 식각저지막(3)을 차례로 패터닝하여 스토리지 노드 홀들(7)을 형성한다. 이 경우에 상기 스토리지 노드 홀들(7)은 평면도로 보았을 때 타원형 또는 원형으로 형성될 수 있다. 상기 스토리지 노드 홀들(7)은 일정 간격을 두고 매트릭스 형태로 배치될 수 있다. 상기 식각저지막(3)은 상기 몰드 절연막(5)에 대하여 식각 선택비를 갖도록 형성될 수 있다. 예를 들어, 상기 식각저지막(3)이 실리콘 질화막으로 형성될 경우, 상기 몰드 절연막(5)은 실리콘 산화막으로 형성될 수 있다.
도 1b를 참조하면, 상기 스토리지 노드 홀들(7) 및 상기 몰드 절연막(5) 상에 도전막을 콘포멀하게 형성한다. 상기 도전막은 폴리실리콘막으로 형성 될 수 있다. 상기 도전막 상에 상기 스토리지 노드 홀들(7)을 채우는 버퍼절연막을 형성한다. 상기 버퍼절연막은 실리콘 산화막으로 형성될 수 있다. 상기 버퍼절연막 및 상기 도전막을 상기 몰드 절연막(5)의 상부면이 노출되도록 평탄화시키어 상기 도전막의 노드를 분리한다. 그 결과, 스토리지 노드 전극들(9) 및 버퍼 절연막 패턴들(11)이 형성된다. 상기 스토리지 노드 전극들(9)은 실린더 형상으로 형성될 수 있다.
도 1c를 참조하면, 상기 버퍼절연막 패턴(도 1b의 11) 및 상기 몰드 절연막(도 1b의 5)을 일괄적으로 제거한다. 이 경우에, 상기 버퍼절연막 패턴(도 1b의 11) 및 상기 희생 절연막(도 1b의 5)은 습식 식각 공정이 수행되어 제거될 수 있다. 상기 스토리지 노드 전극들(9)의 높이가 증가될수록 벤딩 스트레스가 가중된다. 그 결과, 외부의 작은 물리적 현상 및 충격에 의하여 상기 스토리지 노드 전극들(9)의 쓰러짐 현상이 발생할 수 있다. 상기 스토리지 노드 전극들(9)의 쓰러짐 현상에 의하여 상기 스토리지 노드 전극들(9)이 인접한 스토리지 노드 전극에 붙어 쇼트(short)가 발생하게 되는 탑 브리지 불량(T)이 발생 될 수 있다. 이에 따라, 상기 스토리지 노드 전극들(9)의 쓰러짐 현상을 방지하면서, 상기 스토리지 노드 전극들의 노출되는 표면적을 증가시킬 수 있는 방안이 제시되어야 한다.
본 발명이 이루고자 하는 기술적 과제는 실린더 형상의 스토리지 노드 전극 의 쓰러짐 현상을 방지함과 동시에 상기 스토리지 노드 전극과 접촉하는 스토리지 노드 플러그와의 접촉면적을 충분히 확보할 수 있는 스토리지 노드 전극을 갖는 반도체소자의 제조방법을 제공하는데 있다.
본 발명이 이루고자 하는 다른 기술적 과제는 실린더 형상의 스토리지 노드 전극의 쓰러짐 현상을 방지함과 동시에 상기 스토리지 노드 전극과 접촉하는 스토리지 노드 플러그와의 접촉면적을 충분히 확보할 수 있는 스토리지 노드 전극을 갖는 반도체소자를 제공하는데 있다.
본 발명의 일 태양은, 상부보다 하부의 폭을 크게 한 스토리지 노드 전극을 갖는 반도체 소자의 제조방법을 제공한다. 이 방법은 반도체기판 상에 층간절연막을 형성하는 것을 포함한다. 상기 층간절연막을 관통하는 스토리지 노드 플러그들을 형성한다. 상기 스토리지 노드 플러그들 및 상기 층간절연막을 덮는 식각저지막을 형성한다. 상기 식각저지막 상에 차례로 적층된 하부 몰드 절연막 및 상부 몰드 절연막을 형성한다. 상기 상부 몰드 절연막 및 상기 하부 몰드 절연막을 차례로 관통하여 상기 식각저지막의 소정영역을 노출시키는 예비 스토리지 노드 홀들을 형성한다. 상기 하부 몰드 절연막을 선택적으로 등방성 식각한다. 상기 상부 몰드 절연막 및 상기 하부 몰드 절연막을 식각마스크로 하여 상기 식각저지막을 선택적으로 식각하여 상기 스토리지 노드 플러그들을 노출시키는 스토리지 노드 홀들을 형성한다.
본 발명의 실시예에서, 상기 스토리지 노드 홀들을 형성한 후, 상기 스토리 지 노드 홀들을 갖는 반도체기판의 전면 상에 스토리지 노드 전극용 도전막을 콘포멀하게 형성하고, 상기 스토리지 노드 전극용 도전막 상에 상기 스토리지 노드 홀들을 채우는 버퍼 절연막을 형성하고, 상기 상부 몰드 절연막의 상부면이 노출되도록 상기 버퍼 절연막 및 상기 스토리지 노드 전극용 도전막을 평탄화시키어 상기 스토리지 노드 홀들 내에 스토리지 노드 전극들 및 버퍼 절연막 패턴들을 형성하고, 상기 상부 몰드 절연막, 상기 하부 몰드 절연막 및 상기 버퍼 절연막 패턴들을 제거하는 것을 더 포함할 수 있다.
다른 실시예에서, 상기 식각저지막은 상기 하부 몰드 절연막에 대하여 식각 선택비를 갖는 절연막으로 형성될 수 있다.
또 다른 실시예에서, 상기 상부 몰드 절연막은 상기 하부 몰드 절연막에 대하여 다른 식각율을 갖는 절연막으로 형성될 수 있다.
또 다른 실시예에서, 상기 하부 몰드 절연막은 BPSG막으로 형성될 수 있고, 상기 상부 몰드 절연막은 PE-TEOS막으로 형성될 수 있다.
본 발명의 다른 태양은, 스토리지 노드 전극을 갖는 반도체소자를 제공한다. 상기 반도체소자는 반도체기판 상에 배치된 층간절연막을 포함한다. 상기 층간절연막을 관통하는 스토리지 노드 플러그들이 배치된다. 상기 층간절연막을 덮는 식각저지막이 배치된다. 상기 식각저지막을 관통하며 상기 스토리지 노드 플러그들과 접촉하고, 상기 식각저지막에 의하여 둘러싸인 영역을 포함하는 하부 폭이 상부 폭보다 크도록 실린더 형상의 스토리지 노드 전극들이 배치된다.
본 발명의 실시예에서, 상기 식각저지막은 상기 층간절연막에 대하여 식각 선택비를 갖는 절연막일 수 있다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명하기로 한다. 그러나, 본 발명은 여기서 설명되어지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예들은 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되어지는 것이다. 도면들에 있어서, 층 및 영역들의 두께는 명확성을 기하기 위하여 과장되어진 것이다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
도 2a 내지 도 2d는 본 발명의 실시예에 따른 반도체소자의 제조방법을 설명하기 위한 단면도들이다.
도 2a를 참조하면, 반도체기판(101) 상에 층간절연막(103)을 형성한다. 상기 층간절연막(103)은 실리콘 산화막으로 형성될 수 있다. 상기 층간절연막(103)을 관통하는 스토리지 노드 플러그들(105)을 형성한다. 상기 스토리지 노드 플러그들(105)은 도우프트 폴리 실리콘막으로 형성될 수 있다.
상기 스토리지 노드 플러그들(105)을 갖는 반도체기판 상에 버퍼 도전막(미도시)을 형성할 수 있다. 상기 버퍼 도전막은 도우프트 폴리 실리콘막 또는 금속막으로 형성될 수 있다. 상기 버퍼도전막을 패터닝하여 상기 스토리지 노드 플러그들(105) 각각과 접촉하면서 상기 스토리지 노드 플러그들(105)의 상부면 보다 더 넓은 면적을 갖는 버퍼도전막 패턴들을 형성할 수 있다. 상기 버퍼도전막 패턴들은 이후 제작될 스토리지 노드 전극들과 상기 스토리지 노드 플러그들과의 콘택 불량 을 방지하기 위해 형성될 수 있다.
상기 버퍼 도전막 패턴들을 갖는 반도체기판 상에 식각저지막(107)을 형성한다. 상기 버퍼 도전막 패턴들이 생략되는 경우에, 상기 식각저지막(107)은 상기 스토리지 노드 플러그들(105) 및 상기 층간절연막(103)을 덮도록 형성된다. 상기 식각저지막(107) 상에 몰드 절연막(113)을 형성한다. 상기 몰드 절연막(113)은 차례로 적층된 하부 몰드 절연막(109) 및 상부 몰드 절연막(111)으로 형성된다. 상기 하부 몰드 절연막(109)은 상기 식각저지막(107)에 대하여 식각선택비를 갖는 절연막으로 형성된다. 예를 들어, 상기 식각저지막(107)이 실리콘 질화막으로 형성되는 경우, 상기 하부 몰드 절연막(109)은 실리콘 산화막으로 형성될 수 있다.
상기 상부 몰드 절연막(111)은 상기 하부 몰드 절연막(109)에 대하여 다른 식각율을 갖는 절연막으로 형성된다. 예를 들어, 상기 하부 몰드 절연막(109)이 BPSG막(BoroPhosphorousSilicateGlass layer)으로 형성되는 경우에, 상기 상부 몰드 절연막(111)은 PE-TEOS막(Plasma-Enhanced TetraEthylOrthoSilicate layer)으로 형성될 수 있다. 상기 상부 몰드 절연막(111) 및 상기 하부 몰드 절연막(109)을 차례로 관통하여 상기 식각저지막(107)의 소정영역을 노출시키는 예비 스토리지 노드 홀들(115)을 형성한다.
도 2b를 참조하면, 상기 예비 스토리지 노드 홀들(도 2a의 115)을 갖는 반도체기판에 대하여 상기 하부 몰드 절연막(109)을 선택적으로 식각할 수 있는 식각공정을 사용하여 상기 하부 몰드 절연막(109)을 등방성 식각한다. 그 결과, 상기 하부 몰드 절연막(109)에 의하여 둘러싸인 예비 스토리지 노드 홀들의 폭은 더욱 확 장된다. 상기 식각공정은 등방성을 갖는 건식 식각으로 수행될 수 있고, 또는 불산(HF)을 포함하는 에천트(etchant)를 사용하는 습식 식각으로 수행될 수 있다.
이어서, 상기 하부 몰드 절연막(109)을 식각마스크로 사용하여 상기 스토리지 노드 플러그들(105)을 노출시키도록 상기 식각저지막(107)을 선택적으로 식각한다. 그 결과, 스토리지 노드 홀들(115′)이 형성된다. 이 경우에, 상기 하부 몰드 절연막(109)에 의하여 둘러싸인 스토리지 노드 홀들의 폭(W2)과 상기 식각저지막(107)에 의하여 둘러싸인 스토리지 노드 홀들의 폭(W3)은 같도록 형성된다. 상기 하부 몰드 절연막(109) 및 상기 식각저지막(107)에 의하여 둘러싸인 스토리지 노드 홀들의 폭(W1, W2)은 상기 상부 몰드 절연막(111)에 의하여 둘러싸인 스토리지 노드 홀들(115′)의 폭(W1) 보다 크다.
도 2c를 참조하면, 상기 스토리지 노드 홀들(115′)을 갖는 반도체기판의 전면 상에 스토리지 노드 전극용 도전막을 콘포멀하게 형성한다. 상기 스토리지 노드 전극용 도전막은 도우프트 실리콘막으로 형성될 수 있다. 상기 스토리지 노드 전극용 도전막을 덮으며 상기 스토리지 노드 홀들(115′)을 채우는 버퍼 절연막을 형성한다. 상기 버퍼 절연막(119)은 실리콘 산화막으로 형성될 수 있다. 예를 들어, 상기 버퍼 절연막(119)은 USG막(Undoped Silicate Glass)으로 형성될 수 있다.
상기 상부 몰드 절연막(111)의 상부면을 노출시키도록 상기 버퍼 절연막 및 상기 스토리지 노드 전극용 도전막을 평탄화시키어 상기 스토리지 노드 홀들(115′) 내에 스토리지 노드 전극들(117) 및 버퍼 절연막 패턴들(119)을 형성한다. 상기 평탄화는 에치 백 또는 화학기계적 연마 공정으로 수행 될 수 있다.
그 결과, 상기 식각저지막(107)에 의하여 둘러싸인 스토리지 노드 전극들의 폭(W5)은 상기 하부 몰드 절연막(109)에 의하여 둘러싸인 스토리지 노드 전극들의 폭(W5)과 같도록 형성된다. 상기 하부 몰드 절연막(109)에 의하여 둘러싸인 스토리지 노드 전극들의 폭(W5)은 상기 상부 몰드 절연막(111)에 의하여 둘러싸인 스토리지 노드 전극들의 폭(W4)보다 크다. 이에 따라, 상기 스토리지 노드 전극들(117)의 하부면의 넓이는 충분히 확보될 수 있다.
도 2d를 참조하면, 상기 상부 몰드 절연막(도 2c의 111), 상기 하부 몰드 절연막(도 2c의 109) 및 상기 버퍼 절연막 패턴(도 2c의 119)을 식각공정으로 제거한다. 상기 식각공정은 불산 및 암모늄 플루오라이드(NH4F)를 포함하는 에천트를 사용하는 습식식각으로 수행될 수 있다. 그 결과, 상기 스토리지 노드 전극들(117)의 하부 외측면의 일부분이 상기 식각저지막(107)에 의하여 감싸지도록 형성된다.
결과적으로, 상기 스토리지 노드 전극들(117)의 하부 폭(W5)은 그것의 상부 폭(W4)보다 크게 형성된다. 이에 따라, 상기 스토리지 노드 전극들(117)은 쓰러짐 현상을 억제하는데 적합한 구조로 형성된다. 또한, 상기 스토리지 노드 전극들(117)의 하부면의 면적을 충분히 확보할 수 있기 때문에, 상기 스토리지 노드 플러그들(105)과의 접촉면적이 넓어지게 되어, 결과적으로 상기 스토리지 노드 전극들(117)과 상기 스토리지 노드 플러그들(105) 간의 접촉저항을 줄일 수 있다.
도 2d를 다시 참조하여, 스토리지 노드 전극을 갖는 반도체 소자를 설명하기로 한다.
도 2d를 참조하면, 반도체기판(101) 상에 층간절연막(103)이 배치된다. 상기 층간절연막(103)은 실리콘 산화막일 수 있다. 상기 층간절연막(103)을 관통하는 스토리지 노드 플러그들(105)이 배치된다. 상기 스토리지 노드 플러그들(105)은 도우프트 폴리 실리콘막일 수 있다. 상기 스토리지 노드 플러그들(105)과 접촉하는 버퍼 도전막 패턴들(미도시)이 배치될 수 있다. 상기 버퍼 도전막 패턴들은 상기 스토리지 노드 플러그들(105)과 이후 언급될 스토리지 노드 전극들(117) 간의 콘택 불량을 개선시키기 위하여 배치될 수 있다.
상기 버퍼 도전막 패턴들을 갖는 반도체기판 상에 식각저지막(107)이 배치된다. 상기 버퍼 도전막 패턴들이 생략되는 경우에, 상기 식각저지막(107)은 상기 스토리지 노드 플러그들(105) 및 상기 층간절연막(103)을 덮도록 배치될 수 있다. 상기 식각저지막(107)은 상기 층간절연막(103)에 대하여 식각선택비를 갖는 것이 바람직하다. 상기 식각저지막(107)은 실리콘 질화막일 수 있다.
상기 식각저지막(107)을 관통하며, 상기 스토리지 노드 플러그들(105)과 전기적으로 접속되는 실린더 형상의 스토리지 노드 전극들(117)이 배치된다. 이 경우에, 상기 식각저지막(107)에 의하여 둘러싸인 영역을 포함하는 상기 스토리지 노드 전극들(117)의 하부 폭(W5)은 그것의 상부 폭(W4)보다 크다. 그 결과, 상기 스토리지 노드 전극들(117)의 하부면의 면적을 충분히 확보할 수 있다. 이에 따라, 상기 스토리지 노드 전극들(117)과 상기 스토리지 노드 플러그들(105) 간의 증가된 접촉면적을 확보할 수 있다. 또한, 상기 스토리지 노드 전극들(117)의 하부 폭(W5)이 그것의 상부 폭(W4)보다 크기 때문에, 상기 스토리지 노드 전극들(117)의 쓰러짐 현상을 방지할 수 있다. 상기 스토리지 노드 전극들(117)은 도우프트 폴리 실리콘막일 수 있다.
상술한 바와 같이 본 발명은, 스토리지 노드 전극들의 하부 폭이 그것의 상부 폭보다 크게 형성되어, 상기 스토리지 노드 전극들은 구조적으로 안정된 형상을 갖는다. 그 결과, 상기 스토리지 노드 전극들의 쓰러짐 현상을 억제할 수 있다. 또한, 스토리지 노드 플러그들과 접촉되는 스토리지 노드 전극들의 하부 폭이 보다 넓게 형성되므로, 상기 스토리지 노드 플러그들과 상기 스토리지 노드 전극들 간의 접촉 면적을 보다 확보 할 수 있다. 이에 따라, 상기 스토리지 노드 플러그들과 상기 스토리지 노드 전극들 간의 접촉저항을 개선시킬 수 있다.

Claims (7)

  1. 반도체기판 상에 층간절연막을 형성하고,
    상기 층간절연막을 관통하는 스토리지 노드 플러그들을 형성하고,
    상기 스토리지 노드 플러그들 및 상기 층간절연막을 덮는 식각저지막을 형성하고,
    상기 식각저지막 상에 차례로 적층된 하부 몰드 절연막 및 상부 몰드 절연막을 형성하고,
    상기 상부 몰드 절연막 및 상기 하부 몰드 절연막을 차례로 관통하여 상기 식각저지막의 소정영역을 노출시키는 예비 스토리지 노드 홀들을 형성하고,
    상기 하부 몰드 절연막을 선택적으로 등방성 식각하고,
    상기 상부 몰드 절연막 및 상기 하부 몰드 절연막을 식각마스크로 하여 상기 식각저지막을 식각하여 상기 스토리지 노드 플러그들을 노출시키는 스토리지 노드 홀들을 형성하는 것을 포함하는 반도체소자의 제조방법.
  2. 제 1 항에 있어서,
    상기 스토리지 노드 홀들을 형성한 후,
    상기 스토리지 노드 홀들을 갖는 반도체기판의 전면 상에 스토리지 노드 전극용 도전막을 콘포멀하게 형성하고,
    상기 스토리지 노드 전극용 도전막 상에 상기 스토리지 노드 홀들을 채우는 버퍼 절연막을 형성하고,
    상기 상부 몰드 절연막의 상부면이 노출되도록 상기 버퍼 절연막 및 상기 스토리지 노드 전극용 도전막을 평탄화시키어 상기 스토리지 노드 홀들 내에 스토리지 노드 전극들 및 버퍼 절연막 패턴들을 형성하고,
    상기 상부 몰드 절연막, 상기 하부 몰드 절연막 및 상기 버퍼 절연막 패턴들을 제거하는 것을 더 포함하는 반도체소자의 제조방법.
  3. 제 1 항에 있어서,
    상기 식각저지막은 상기 하부 몰드 절연막에 대하여 식각 선택비를 갖는 절연막으로 형성되는 것을 특징으로 하는 반도체소자의 제조방법.
  4. 제 1 항에 있어서,
    상기 상부 몰드 절연막은 상기 하부 몰드 절연막에 대하여 다른 식각율을 갖는 절연막으로 형성되는 것을 특징으로 하는 반도체소자의 제조방법.
  5. 제 4 항에 있어서,
    상기 하부 몰드 절연막은 BPSG막으로 형성되고,
    상기 상부 몰드 절연막은 PE-TEOS막으로 형성되는 것을 특징으로 하는 반도체소자의 제조방법.
  6. 반도체기판 상에 배치된 층간절연막;
    상기 층간절연막을 관통하는 스토리지 노드 플러그들;
    상기 층간절연막을 덮는 식각저지막; 및
    상기 식각저지막을 관통하며 상기 스토리지 노드 플러그들과 전기적으로 접속되고, 상기 식각저지막에 의하여 둘러싸인 영역을 포함하는 하부 폭이 상부 폭보다 크도록 배치된 실린더 형상의 스토리지 노드 전극들을 포함하는 반도체소자.
  7. 제 6 항에 있어서,
    상기 식각저지막은 상기 층간절연막에 대하여 식각 선택비를 갖는 것을 특징으로 하는 반도체소자.
KR1020040079697A 2004-10-06 2004-10-06 스토리지 노드 전극을 갖는 반도체 소자의 제조방법 및그에 의하여 제조된 반도체소자 KR20060030820A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040079697A KR20060030820A (ko) 2004-10-06 2004-10-06 스토리지 노드 전극을 갖는 반도체 소자의 제조방법 및그에 의하여 제조된 반도체소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040079697A KR20060030820A (ko) 2004-10-06 2004-10-06 스토리지 노드 전극을 갖는 반도체 소자의 제조방법 및그에 의하여 제조된 반도체소자

Publications (1)

Publication Number Publication Date
KR20060030820A true KR20060030820A (ko) 2006-04-11

Family

ID=37140742

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040079697A KR20060030820A (ko) 2004-10-06 2004-10-06 스토리지 노드 전극을 갖는 반도체 소자의 제조방법 및그에 의하여 제조된 반도체소자

Country Status (1)

Country Link
KR (1) KR20060030820A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100924207B1 (ko) * 2007-04-20 2009-10-29 주식회사 하이닉스반도체 반도체 소자의 제조 방법
KR100946030B1 (ko) * 2008-05-09 2010-03-09 주식회사 하이닉스반도체 반도체 소자의 캐패시터 및 이의 형성 방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100924207B1 (ko) * 2007-04-20 2009-10-29 주식회사 하이닉스반도체 반도체 소자의 제조 방법
US7772082B2 (en) 2007-04-20 2010-08-10 Hynix Semiconductor, Inc. Capacitor of semiconductor device and method of fabricating the same
KR100946030B1 (ko) * 2008-05-09 2010-03-09 주식회사 하이닉스반도체 반도체 소자의 캐패시터 및 이의 형성 방법

Similar Documents

Publication Publication Date Title
KR100654353B1 (ko) 커패시터를 구비하는 반도체 집적 회로 장치 및 이의 제조방법
KR100553835B1 (ko) 캐패시터 및 그 제조 방법
US8860110B2 (en) Semiconductor devices including spacers on sidewalls of conductive lines and methods of manufacturing the same
US6693002B2 (en) Semiconductor device and its manufacture
US7030439B2 (en) DRAM memory cell and method of manufacturing the same
US20050263814A1 (en) Bottom electrode of capacitor of semiconductor device and method of forming the same
US7470586B2 (en) Memory cell having bar-shaped storage node contact plugs and methods of fabricating same
KR100653713B1 (ko) 실린더형 스토리지 노드들을 갖는 반도체소자 및 그 제조방법들
KR100650632B1 (ko) 캐패시터의 제조 방법 및 이를 이용한 반도체 장치의 제조방법
US6607954B2 (en) Methods of fabricating cylinder-type capacitors for semiconductor devices using a hard mask and a mold layer
JP4391060B2 (ja) 集積回路メモリ素子及びその製造方法
KR100949880B1 (ko) 반도체 소자 및 그 제조 방법
KR20060007727A (ko) 스토리지 노드 전극들 사이에 배치된 절연성 지지바를구비하는 반도체소자 제조방법 및 그에 의해 제조된반도체소자
KR20060030820A (ko) 스토리지 노드 전극을 갖는 반도체 소자의 제조방법 및그에 의하여 제조된 반도체소자
KR100480602B1 (ko) 반도체 메모리 소자 및 그 제조방법
KR100549011B1 (ko) 스토리지 노드 전극을 갖는 반도체소자 및 그 제조방법
KR100909780B1 (ko) 반도체 소자 및 그 제조 방법
KR100549000B1 (ko) 스토리지 노드들을 갖는 반도체소자 및 그 제조방법
US20120214304A1 (en) Semiconductor device and method of manufacturing the same
KR20060004508A (ko) 커패시터 제조 방법
KR100878495B1 (ko) 반도체 소자의 캐패시터 제조방법
KR100849713B1 (ko) 반도체 메모리소자의 스토리지노드 형성방법
KR20060023488A (ko) 스토리지 노드 전극을 갖는 반도체소자의 제조방법 및그에 의하여 제조된 반도체소자
KR20050112459A (ko) 상부보다 하부의 직경을 크게한 스토리지 노드를 갖는반도체 장치들 및 그 형성방법들
KR20040095919A (ko) 반도체 메모리장치의 메모리 셀 및 그 제조 방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid