KR20050100968A - 접착층을 구비한 인쇄 회로 기판 구조체 - Google Patents
접착층을 구비한 인쇄 회로 기판 구조체 Download PDFInfo
- Publication number
- KR20050100968A KR20050100968A KR1020040026206A KR20040026206A KR20050100968A KR 20050100968 A KR20050100968 A KR 20050100968A KR 1020040026206 A KR1020040026206 A KR 1020040026206A KR 20040026206 A KR20040026206 A KR 20040026206A KR 20050100968 A KR20050100968 A KR 20050100968A
- Authority
- KR
- South Korea
- Prior art keywords
- circuit board
- printed circuit
- layer
- attached
- conductive pattern
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
본 발명은 납땜이 필요없는 반도체 패키지의 인쇄 회로 기판 구조체를 개시한다. 개시된 인쇄 회로 기판 구조체는, 반도체 칩이 부착될 제 1 면 및 마더 보드에 부착될 제 2 면을 갖는 인쇄 회로 기판, 상기 인쇄 회로 기판의 제 2 면에 배치되는 도전 패턴, 및 상기 도전 패턴 양측의 인쇄 회로 기판의 제 2 면에 배치되는 접착층을 포함한다.
Description
본 발명은 인쇄 회로 기판에 관한 것으로, 보다 구체적으로는 마더 보드(mother board)의 부착시 납땜이 요구되지 않는 인쇄 회로 기판에 관한 것이다.
일반적인 반도체 패키지는 도 1에 도시된 바와 같이, 인쇄 회로 기판(10), 인쇄 회로 기판(10) 상면에 부착된 반도체 칩(20) 및 인쇄 회로 기판(10) 저면에 부착되는 도전성 부재(30)로 구성된다. 도전성 부재(30)로는 솔더 볼등이 있을 수 있다. 도전성 부재(30)는 인쇄 회로 기판(10)에 의해 반도체 칩(20)의 전기적 성분과 전기적으로 연결된다.
이러한 반도체 패키지는 마더 보드(Mother Board:도시되지 않음)에 장착된다. 이때, 반도체 패키지는 납땜에 의하여 마더 보드에 부착되는 것이 일반적이다.
그러나, 알려진 바와 같이, 납은 인체에 유해할 뿐만 아니라, 환경에도 치명적인 영향을 미치는 물질로 현재 전자 업체에서는 납을 사용하는 기술이 지양되는 추세이다. 이에 따라, 납땜을 사용하지 않고도, 반도체 패키지를 마더 보드에 장착하는 기술이 요구되고 있다.
따라서, 본 발명이 이루고자 하는 기술적 과제는, 납땜을 사용하지 않고도 반도체 패키지를 마더 보드에 장착시킬 수 있는 반도체 패키지의 인쇄 회로 기판을 제공하는 것이다.
본 발명의 목적과 더불어 그의 다른 목적 및 신규한 특징은, 본 명세서의 기재 및 첨부 도면에 의하여 명료해질 것이다.본원에서 개시된 발명중, 대표적 특징의 개요를 간단하게 설명하면 다음과 같다.
우선, 본 발명의 일 실시예에 따른 인쇄 회로 기판 구조체는, 제 1 면 및 제 2 면을 갖는 회로 기판 및 상기 회로 기판의 제 1 및 또는 제 2 면에 부착되는 접착층을 갖는다.
또한, 본 발명의 다른 실시예에 따른 인쇄 회로 기판 구조체는, 반도체 칩이 부착될 제 1 면 및 마더 보드에 부착될 제 2 면을 갖는 인쇄 회로 기판, 상기 인쇄 회로 기판의 제 2 면에 배치되는 도전 패턴, 및 상기 도전 패턴 양측의 인쇄 회로 기판의 제 2 면에 배치되는 접착층을 포함한다.
상기 인쇄 회로 기판은, 상, 하부 보호막, 및 상기 상,하부 보호막 사이에 개재되는 도전 라인을 포함하며, 상기 도전 패턴은 상기 도전 라인과 전기적으로 연결된다. 또한, 본 발명의 다른 실시예에 따른 상기 인쇄 회로 기판은, 상, 하부 보호막, 및 상기 상, 하부 보호막 사이에 개재되는 도전 라인을 포함하며, 상기 도전 라인과 상기 도전 패턴은 일체로 형성될 수 있다. 이때, 상기 도전 라인은 구리 배선일 수 있다. 이때, 상기 도전 라인과 도전 패턴이 일체인 경우, 상기 도전 패턴의 표면에 금 도금층이 피복됨이 바람직하다.
또한, 상기 접착층은, 제 1 층, 상기 제 1 층의 저면에 부착되고, 상기 초음파 및 소정의 온도에 의해 접착력이 발생되는 제 2 층, 및 상기 제 2 층을 보호하는 제 3 층으로 구성될 수 있다.
(실시예)
이하 첨부한 도면에 의거하여 본 발명의 바람직한 실시예를 설명하도록 한다. 그러나, 본 발명의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예들로 인해 한정되어지는 것으로 해석되어져서는 안 된다. 본 발명의 실시예들은 당업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되어지는 것이다. 따라서, 도면에서의 요소의 형상 등은 보다 명확한 설명을 강조하기 위해서 과장되어진 것이며, 도면상에서 동일한 부호로 표시된 요소는 동일한 요소를 의미한다.
본 발명의 인쇄 회로 기판 구조체는 저면에 접착층을 갖는 것에 그 특징이 있다. 이러한 접착층은 인쇄 회로 기판에 부착되는 도전성 부재 양측에 각각 위치된다. 이와 같은 특징을 갖는 본 발명의 인쇄 회로 기판에 대해 도면을 참조하여 보다 자세히 설명하도록 한다.
도 2를 참조하여, 상면 및 저면을 갖는 인쇄 회로 기판 구조체(100)의 상면에 반도체 칩(150)이 부착된다. 도면에서 반도체 칩(150)으로 지시된 부분은 봉지체에 의해 몰딩된 반도체 칩 전체를 지시한다.
인쇄 회로 기판 구조체(100)는 도 3에 도시된 바와 같이, 기판(110), 기판(110)의 저면에 부착, 배열된 도전 패턴(120) 및 상기 도전 패턴(120)사이의 기판(110) 저면에 부착되는 접착층(130)으로 구성된다.
상기 기판(110)은 도 4에 도시된 바와 같이, 상하 보호막(102a,102b) 및 상하 보호막(102a,102b) 사이에 개재되는 도전 라인(105)을 포함한다. 상하 보호막(102a,102b)은 예컨대, PSR(photo solder resist)일 수 있고, 도전 라인(105)은 구리 배선일 수 있다.
상기 도전 패턴(120)은 상기 기판(110)의 도전 라인(105)과 콘택되도록 상기 기판(110) 저면에 위치된다. 도전 패턴(120)은 금 범프(gold bump)일 수 있다.
도전 패턴(120) 양측의 기판(110) 저면에 접착층(130)이 부착된다. 접착층(130)은 예를 들어 접착 테이프일 수 있으며, 도 5에 도시된 바와 같이, 기판(110) 예컨대, 하부 보호막(102b)과 부착되는 제 1 층(132), 제 1 층(132) 저면에 위치하며 이후 마더 보드와 부착될 제 2 층(134) 및 제 2 층(134) 저면에 위치하며 제 2 층(134)을 보호하는 제 3 층(136)을 포함한다. 제 1 층(132)은 기판(110), 바람직하게는 기판(110)내부의 도전 라인(105)인 구리 배선과 일정 수준의 접착력을 유지하는 접착층임이 바람직하다. 제 2 층(134)은 초음파 또는 일정 온도 및 일정 압력에서의 반응에 의해 마더 보드와 접착되는 특징을 갖는다. 제 3 층(136)은 제 2 층(134)이 반응되는 것을 방지하기 위하여 제공되며, 제 3 층(136)은 마더 보드에 실장되기 전에 박리된다.
이때, 도전 패턴(120)은 도 4에 도시된 바와 같이, 접착층(130)보다 더 큰 높이를 가지고 있어, 상기 도전 패턴(120)은 접착층(130)보다 소정 높이만큼 돌출되어 있음이 바람직하다.
한편, 기판(110) 저부에 도전 패턴(120)을 형성하는 대신, 도 6에 도시된 바와 같이, 상하 보호막(102a,102b)사이에 개재되는 도전 라인(106)이 소정의 돌출부(106a)를 갖도록 형성할 수 있다. 돌출부(106a)는 하부 보호막(102b)을 관통하도록 형성될 수 있으며, 돌출부(106a)의 표면에 금 도금층(150)이 피복되어 있다. 또한, 상술한 실시예와 마찬가지로, 금 도금층(150)이 피복된 돌출부(106a) 양측에 상기와 같은 접착층(130)이 부착된다.
이와같은 구조를 갖는 인쇄 회로 기판 구조체(100)는 마더 보드와 접착되는 접착면에 도전 패턴(120) 및 도전 패턴 양측에 접착층(130)이 형성되어 있다. 이에따라, 마더 보드에 실장하기 전에, 접착층(130)의 보호용 막을 박리시킨다음 인쇄 회로 기판 구조체(100)를 마더 보드에 실장하면 된다.
이상에서 자세히 설명한 바와 같이, 본 발명에 의하면, 인쇄 회로 기판의 저면에 접착층을 형성하므로써, 납땜없이 인쇄 회로 기판을 마더 보드에 실장할 수 있다.
이상 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 사상의 범위 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러가지 변형이 가능하다.
도 1은 일반적인 BGA 반도체 패키지를 개략적으로 나타낸 단면도이다.
도 2는 본 발명에 따른 반도체 패키지를 나타낸 단면도이다.
도 3은 본 발명에 따른 인쇄 회로 기판을 나타낸 단면도이다.
도 4는 본 발명의 일 실시예에 따른 도 3의 "A"부분을 확대하여 나타낸 단면도이다.
도 5는 본 발명에 따른 접착층을 확대하여 나타낸 단면도이다.
도 6은 본 발명의 다른 실시예에 따른 도 3의 "A"부분을 확대하여 나타낸 단면도이다.
Claims (8)
- 제 1 면 및 제 2 면을 갖는 회로 기판; 및상기 회로 기판의 제 1 및 또는 제 2 면에 부착되는 접착층을 갖는 인쇄 회로 기판 구조체.
- 제 1 항에 있어서, 상기 접착층은,제 1 층;상기 제 1 층의 저면에 부착되고, 상기 초음파 및 소정의 온도에 의해 접착력이 발생되는 제 2 층; 및상기 제 2 층을 보호하는 제 3 층을 포함하는 것을 특징으로 하는 인쇄 회로 기판 구조체.
- 반도체 칩이 부착될 제 1 면 및 마더 보드에 부착될 제 2 면을 갖는 인쇄 회로 기판;상기 인쇄 회로 기판의 제 2 면에 배치되는 도전 패턴; 및상기 도전 패턴 양측의 인쇄 회로 기판의 제 2 면에 배치되는 접착층을 포함하는 인쇄 회로 기판 구조체.
- 제 3 항에 있어서, 상기 인쇄 회로 기판은,상, 하부 보호막; 및상기 상,하부 보호막 사이에 개재되는 도전 라인을 포함하며,상기 도전 패턴은 상기 도전 라인과 전기적으로 연결되는 것을 특징으로 하는 인쇄 회로 기판 구조체.
- 제 3 항에 있어서, 상기 인쇄 회로 기판은,상, 하부 보호막; 및상기 상, 하부 보호막 사이에 개재되는 도전 라인을 포함하며,상기 도전 라인과 상기 도전 패턴은 일체로 형성되는 것을 특징으로 하는 인쇄 회로 기판 구조체.
- 제 4 항 또는 제 5 항에 있어서, 상기 도전 라인은 구리 배선으로 형성되는 것을 특징으로 하는 인쇄 회로 기판 구조체.
- 제 5 항에 있어서, 상기 도전 패턴의 표면에 금도금층이 피복되어 있는 것을 특징으로 하는 인쇄 회로 기판 구조체.
- 제 3 항에 있어서, 상기 접착층은,제 1 층;상기 제 1 층의 저면에 부착되고, 상기 초음파 및 소정의 온도에 의해 접착력이 발생되는 제 2 층; 및상기 제 2 층을 보호하는 제 3 층을 포함하는 것을 특징으로 하는 인쇄 회로 기판 구조체.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040026206A KR20050100968A (ko) | 2004-04-16 | 2004-04-16 | 접착층을 구비한 인쇄 회로 기판 구조체 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040026206A KR20050100968A (ko) | 2004-04-16 | 2004-04-16 | 접착층을 구비한 인쇄 회로 기판 구조체 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20050100968A true KR20050100968A (ko) | 2005-10-20 |
Family
ID=37279598
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040026206A KR20050100968A (ko) | 2004-04-16 | 2004-04-16 | 접착층을 구비한 인쇄 회로 기판 구조체 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20050100968A (ko) |
-
2004
- 2004-04-16 KR KR1020040026206A patent/KR20050100968A/ko not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7180012B2 (en) | Module part | |
| KR100546374B1 (ko) | 센터 패드를 갖는 적층형 반도체 패키지 및 그 제조방법 | |
| JP4058642B2 (ja) | 半導体装置 | |
| US9760754B2 (en) | Printed circuit board assembly forming enhanced fingerprint module | |
| US10043726B2 (en) | Embedded component substrate with a metal core layer having an open cavity and pad electrodes at the bottom of the cavity | |
| US5869889A (en) | Thin power tape ball grid array package | |
| US7135204B2 (en) | Method of manufacturing a wiring board | |
| US5422515A (en) | Semiconductor module including wiring structures each having different current capacity | |
| US20060103032A1 (en) | Die attach material for TBGA or flexible circuitry | |
| JPH07302859A (ja) | 半導体チップ搭載用多層配線基板の製造方法及び半導体チップ搭載装置の製造方法 | |
| KR20020055687A (ko) | 반도체 패키지 | |
| KR20050100968A (ko) | 접착층을 구비한 인쇄 회로 기판 구조체 | |
| KR0185515B1 (ko) | 칩사이즈의볼그리드어레이 | |
| KR100593763B1 (ko) | 회로 장치 | |
| KR0122757B1 (ko) | 인쇄회로기판을 이용한 멀티 칩 패키지 | |
| KR100524480B1 (ko) | 테이프캐리어패키지 | |
| KR100685169B1 (ko) | 플립칩 본딩용 연성회로기판 | |
| JP2004193634A (ja) | 半導体装置とその製造方法 | |
| JP2004104158A (ja) | 半導体装置 | |
| KR20020005823A (ko) | 테이프 배선기판을 이용한 볼 그리드 어레이 패키지 | |
| JPH0430565A (ja) | 高出力用混成集積回路装置 | |
| JPH07170050A (ja) | 半導体装置 | |
| KR20010076477A (ko) | 패키지기판의 메인기판 연결장치 | |
| JPH10256420A (ja) | 半導体装置用パッケージ及び半導体装置 | |
| JP2001244687A (ja) | 面実装集積回路素子及びプリント回路基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |