KR20050095385A - 슈퍼정션 반도체장치 - Google Patents

슈퍼정션 반도체장치 Download PDF

Info

Publication number
KR20050095385A
KR20050095385A KR1020040020762A KR20040020762A KR20050095385A KR 20050095385 A KR20050095385 A KR 20050095385A KR 1020040020762 A KR1020040020762 A KR 1020040020762A KR 20040020762 A KR20040020762 A KR 20040020762A KR 20050095385 A KR20050095385 A KR 20050095385A
Authority
KR
South Korea
Prior art keywords
pillar
active
edge
pillars
region
Prior art date
Application number
KR1020040020762A
Other languages
English (en)
Other versions
KR101042147B1 (ko
Inventor
이재길
정진영
장호철
Original Assignee
페어차일드코리아반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 페어차일드코리아반도체 주식회사 filed Critical 페어차일드코리아반도체 주식회사
Priority to KR1020040020762A priority Critical patent/KR101042147B1/ko
Publication of KR20050095385A publication Critical patent/KR20050095385A/ko
Application granted granted Critical
Publication of KR101042147B1 publication Critical patent/KR101042147B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78642—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0405—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising semiconducting carbon, e.g. diamond, diamond-like carbon
    • H01L21/041—Making n- or p-doped regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

본 발명의 슈퍼정션 반도체장치는, 둥근 모서리를 갖는 사각 링 형태의 에지 p필러와, 에지 p필러에 의해 둘러싸이는 영역내에서 수직 방향의 스트라이프 형상의 액티브 p필러들이 액티브 n영역들내에 수평방향을 따라 상호 이격되도록 배치되되, 액티브 p필러들의 상단부 및 하단부는 에지 p필러의 상부 및 하부로부터 이격되도록 배치되는 액티브영역과, 그리고 에지 p필러를 둘러싸면서 터미네이션 n필러 및 터미네이션 p필러가 교대로 배치되는 터미네이션영역을 포함한다. 이에 따르면 에지 p필러내의 상부 및 하부에 포함되는 p전하량중 n전하량과의 균형에 기여하지 못하고 남는 p전하량을 제거하거나 n전하량을 보충함으로써 p전하량과 n전하량이 균형을 이루도록 하는 한편, 모서리 부분에서도 보조 p필러를 사용하여 p전하량과 n전하량이 균형을 이루도록 할 수 있다.

Description

슈퍼정션 반도체장치{Superjunction semiconductor device}
본 발명은 반도체장치에 관한 것으로서, 보다 상세하게는 교대 도전형의 드리프트층(alternating conductivity type drift layer)을 갖는 슈퍼정션 반도체장치에 관한 것이다.
일반적으로 수직형 반도체장치는 상호 대향하는 두 평면위에 전극들을 배치시키는 구조를 갖는다. 이 수직형 반도체장치가 온 되면, 드리프트전류는 수직방향을 따라 흐른다. 수직형 반도체장치가 오프되면, 역바이어스 전압의 인가에 의해 만들어지는 디플리션영역들이 수직방향으로 확대된다. 수직형 반도체장치가 높은 브레이크다운 전압을 갖도록 하기 위해서는 상호 대향하는 전극들 사이의 드리프트층의 재질로서 비저항이 높은 물질을 사용하고, 또한 드리프트층의 두께를 증가시키면 된다. 그러나 이 경우 소자의 온저항도 증대된다는 문제가 발생한다. 소자의 온저항이 증대되면 전도손실(conduction loss)이 증가하고 스위칭속도가 저하되는 등 소자의 동작특성에 나쁜 영향을 끼친다. 소자의 온저항은 소자의 브레이크다운 전압의 2.5승에 비례하여 급격하게 증대된다는 것은 잘 알려져 있는 사실이다.
이와 같은 문제를 해결하기 위하여 최근 새로운 정션구조를 갖는 반도체장치가 제안된 바 있다. 이 제안된 반도체장치는, 상호 교대로 배치되는 n영역(이하 n필러)과 p영역(이하 p필러)으로 이루어진 교대 도전형의 드리프트층을 포함하는 구조를 갖는다. 이 교대 도전형의 드리프트층은, 소자의 온상태에서는 전류통로로서 이용되고, 소자의 오프상태에서는 공핍된다. 이와 같이 교대 도전형의 드리프트층을 갖는 반도체장치를 "슈퍼정션 반도체장치"라 한다.
도 1은 일반적인 슈퍼정션 반도체장치를 개략적으로 나타내 보인 레이아웃도이다.
도 1을 참조하면, 슈퍼정션 반도체장치(100)는, 에지 p필러(120)을 경계로 에지 p필러(120)에 의해 둘러싸이는 액티브영역(110)과, 에지 p필러(120)를 둘러싸는 터미네이션영역(130)을 포함한다. 본 명세서에서는 에지 p필러(120)와 터미네이션영역(130)을 구분하여 설명하고 있지만, 경우에 따라서 에지 p필러(120)는 터미네이션영역(130)에 포함되는 것을 생각할 수도 있다. 에지 p필러(120)는 둥근 모서리를 갖는 사각 링 형태를 갖는다. 액티브영역(110)에서는, 도면에 나타내지 않았지만, 복수개의 액티브 p필러들(미도시)과 액티브 n필러들(미도시)이 수평방향을 따라 상호 교대로 배치된다. 이 액티브 p필러들 및 액티브 n필러들은, 모두 수직방향으로 길게 늘어선 스트라이프 형태를 갖는다. 터미네이션영역(130)에서는, 도면에 나타내지 않았지만, 에지 p필러(120)와 동일한 형태를 갖는 복수개의 터미네이션 p필러들(미도시)과 터미네이션 n필러들(미도시)이 에지 p필러(120)를 둘러싸면서 상호 교대로 배치된다.
이와 같은 슈퍼정션 반도체장치(100)를 설계하는데 있어서, 액티브영역(110)에서보다 터미네이션영역(130)에서의 브레이크다운 전압이 더 크도록 하는 것이 일반적이다. 그 이유는 액티브영역(110)에서보다 터미네이션영역(130)에서 먼저 브레이크다운 현상이 발생하는 것은 바람직한 현상이 아니기 때문이다. 이와 같이 액티브영역(110)에서보다 터미네이션영역(130)에서 더 높은 브레이크다운 전압을 갖도록 하기 위해서, 액티브영역(110)에서의 n전하량과 p전하량이 상대적으로 덜 균형을 이루도록 하고 터미네이션영역(130)에서의 n전하량과 p전하량이 더 균형을 이루도록 한다. 그러나 그 차이는 미세한 차이이며 큰 차이는 아니다. 여하튼 액티브영역(110)과 터미네이션영역(130) 모두 n전하량과 p전하량이 균형을 이뤄서 양호한 브레이크다운 특성을 가져야 한다. 여기서 n전하량과 p전하량이 균형을 이룬다는 것은 n전하량과 p전하량이 실질적으로 동일한 양이라는 의미이다. 그런데 액티브영역(110)과 접하는 에지 p필러(120)의 상부, 하부 및 모서리 부분에서는 n전하량과 p전하량의 불균형이 다른 부분들에 비하여 심하게 나타나며, 그 결과 브레이크다운 특성이 열악해진다는 문제가 있다. 이를 도면을 참조하면서 보다 상세히 설명하면 다음과 같다.
도 2는 도 1의 슈퍼정션 반도체장치의 모서리 부분 및 상부 일부만을 나타내 보인 도면이다.
도 2를 참조하면, 액티브영역(110)내의 모서리 부분(도면에서 "C"로 나타낸 빗금친 부분), 상부 및 하부를 제외한 나머지 부분에서는 상호 교대로 배치된 액티브 p필러내의 p전하량과 액티브 n필러내의 n전하량이 균형을 이루도록 배치된다. 예컨대 도면에서 "A"로 표시한 단위셀의 경우, 수직중심축을 기준으로 좌측영역(111-1)과 우측영역(111-2)을 갖는 액티브 p필러(111), 액티브 n필러(112) 및 수직중심축을 기준으로 좌측영역(113-1)과 우측영역(113-2)을 갖는 액티브 p필러(113)가 순차적으로 배치된다. 이때 상기 단위셀(A) 내에서의 액티브 p필러(111)의 우측영역(111-2)에서의 p전하량(Qp1)과 액티브 p필러(113)의 좌측영역(113-1)에서의 p전하량(Qp2)의 합(Qp1+Qp2)은, 액티브 p필러들(111, 113) 사이의 액티브 n필러(112) 내의 n전하량(Qn1)과 균형을 이룬다. 이와 같은 전하량 균형은 액티브영역(110) 내의 다른 부분에도 동일하게 적용된다.
터미네이션영역(130)의 경우에도 상호 교대로 배치되는 터미네이션 p필러내의 p전하량과 터미네이션 n필러내의 n전하량이 균형을 이루도록 배치된다. 예컨대 도면에서 "T"로 표시한 단위셀의 경우, 중심축을 기준으로 내측영역(121)과 외측영역(122)을 갖는 에지 p필러(120) 밖으로 터미네이션 n필러(131) 및 터미네이션 p필러(132)가 순차적으로 배치된다. 터미네이션 p필러(132)의 경우에도 중심축을 기준으로 내측영역(132-1)과 외측영역(132-2)을 갖는다. 이때 상기 단위셀(T) 내에서의 에지 p필러(120)의 외측영역(121)에서의 p전하량(Qpe)과 터미네이션 p필러(132)의 내측영역(132-1)에서의 p전하량(Qpt1)의 합(Qpe+Qpt1)은, 터미네이션 n필러(131) 내의 n전하량(Qnt)과 균형을 이룬다. 터미네이션영역(130) 내의 다른 부분에도 이와 같은 전하량 균형은 동일하게 적용된다.
그러나 에지 p필러(120)와 접하는 액티브영역(110)의 상부, 하부 및 모서리부분에서의 p전하량과 n전하량은 심한 불균형을 이루는데, 그 이유는 에지 p필러(120)의 내측영역(121)내에 포함되는 p전하량과 균형을 이룰 n전하량이 존재하지 않기 때문이다. 보다 구체적으로 설명하면, 에지 p필러(120)의 측면(SIDE) 부분과 나란한 액티브영역(110) 내에서는 에지 p필러(120)의 내측영역(121)과 액티브 p필러들 및 액티브 n필러들에 의해 p전하량과 n전하량이 균형을 이룬다. 그리고 터미네이션영역(130) 내에서는 전 구간에 걸쳐서 에지 p필러(120)의 외측영역(122)과 터미네이션 p필러들 및 터미네이션 n필러들에 의해 p전하량과 n전하량이 균형을 이룬다. 그러나 측면(SIDE) 부분을 제외한 모서리 부분, 상부 및 하부에서의 에지 p필러(120)의 내측영역(121)은 전하량 균형에 기여하지 못하고 잉여의 p전하량을 유발시키기 때문이다. 이 잉여의 p전하량의 인하여 이 부분들에서의 p전하량과 n전하량의 균형이 깨지고 그 결과 브레이크다운 특성이 열악해진다는 문제가 발생한다.
본 발명이 이루고자 하는 기술적 과제는, 전체적으로 p전하량과 n전하량이 균형이 되도록 함으로써 브레이크다운 특성이 특정 영역에서 열화되지 않는 구조의 슈퍼정션 반도체장치를 제공하는 것이다.
상기 기술적 과제를 달성하기 위하여, 본 발명의 일 실시예에 따른 슈퍼정션 반도체장치는, 둥근 모서리를 갖는 사각 링 형태의 에지 p필러; 상기 에지 p필러에 의해 둘러싸이는 영역내에서 수직 방향의 스트라이프 형상의 액티브 p필러들이 액티브 n영역들내에서 수평방향을 따라 상호 이격되도록 배치되되, 상기 액티브 p필러들의 상단부 및 하단부는 상기 에지 p필러의 상부 및 하부로부터 이격되도록 배치되는 액티브영역; 및 상기 에지 p필러를 둘러싸면서 터미네이션 n필러 및 터미네이션 p필러가 교대로 배치되는 터미네이션영역을 포함하는 것을 특징으로 한다.
상기 에지 p필러의 중심축과 상기 액티브 p필러의 상단부 사이의 간격은, 상호 인접되게 배치된 상기 액티브 p필러들의 각 수직 중심축 사이의 간격의 1/2인 것이 바람직하다. 이 경우 상기 에지 p필러의 측면에서의 중심축과 상기 에지 p필러의 측면에 가장 가까운 액티브 p필러의 수직 중심축 사이의 간격은, 상호 인접되게 배치된 상기 액티브 p필러들의 각 수직 중심축 사이의 간격과 동일한 것이 바람직하다.
상기 에지 p필러의 폭과 상기 액티브 p필러의 폭은 동일한 것이 바람직하다.
상기 액티브영역 중 부채꼴 형상의 모서리 부분에서의 상기 액티브 p필러의 상부 및 하부의 폭은 상단부 및 하단부로 갈수록 점점 작아지거나 또는 커지는 것이 바람직하다. 여기서 상기 액티브 p필러의 상부 및 하부의 폭이 점점 작아지는 경우는 p전하량이 n전하량보다 큰 경우이고, 상기 액티브 p필러의 상부 및 하부의 폭이 점점 커지는 경우는 p전하량이 n전하량보다 작은 경우인 것이 바람직하다.
상기 액티브영역 중 부채꼴 형상의 모서리부분에서 감소되는 p전하량을 보상하기 위하여 상기 액티브 n영역내에 배치되는 보조 p필러를 더 포함하는 것이 바람직하다. 이 경우 상기 보조 p필러는, 상기 액티브영역 중 부채꼴 형상의 모서리부분에서의 상기 액티브 n영역내에서 수직 방향으로 길게 배치된 바 형상을 가질 수 있다. 또는 상기 보조 p필러는, 상기 액티브영역 중 부채꼴 형상의 모서리부분에서의 상기 액티브 n영역내에서 복수개가 상호 일정 간격 이격되도록 배치되는 아일랜드 형상을 가질 수도 있다. 또는 상기 보조 p필러는, 상기 액티브영역 중 부채꼴 형상의 모서리부분에서의 상기 액티브 n필러내에서 상기 에지 p필러의 내주면에 접하면서 내주면을 따라 배치되는 구부러진 띠 형상을 가질 수도 있다.
상기 기술적 과제를 달성하기 위하여, 본 발명의 다른 실시예에 따른 슈퍼정션 반도체장치는, 둥근 모서리를 갖는 사각 링 형태를 갖는 제1 폭의 에지 p필러; 상기 에지 p필러에 의해 둘러싸이는 영역내에서 수직 방향의 스트라이프 형상을 가지며 상기 제1 폭의 2배인 제2 폭을 갖는 액티브 p필러들과 액티브 n필러들이 수평방향을 따라 교대로 배치되는 액티브영역; 및 상기 에지 p필러를 둘러싸면서 터미네이션 n필러 및 터미네이션 p필러가 교대로 배치되는 터미네이션영역을 포함하는 것을 특징으로 한다.
상기 에지 p필러의 측면과 상기 에지 p필러의 측면에 가장 가까운 액티브 p필러의 수직 중심축 사이의 간격은, 상호 인접되게 배치된 상기 액티브 p필러들의 각 수직 중심축 사이의 간격의 1/2인 것이 바람직하다.
상기 액티브영역 중 부채꼴 형상의 모서리 부분에서의 상기 액티브 p필러의 상부 및 하부의 폭은 상단부 및 하단부로 갈수록 점점 작아지거나 또는 커지는 것이 바람직하다. 이 경우 상기 액티브 p필러의 상부 및 하부의 폭이 점점 작아지는 경우는 p전하량이 n전하량보다 큰 경우이고, 상기 액티브 p필러의 상부 및 하부의 폭이 점점 커지는 경우는 p전하량이 n전하량보다 작은 경우인 것이 바람직하다.
상기 액티브영역 중 부채꼴 형상의 모서리부분에서 감소되는 p전하량을 보상하기 위하여 상기 액티브 n필러내에 배치되는 보조 p필러를 더 포함하는 것이 바람직하다. 이 경우 상기 보조 p필러는, 상기 액티브영역 중 부채꼴 형상의 모서리부분에서의 상기 액티브 n필러내에서 수직 방향으로 길게 배치된 바 형상을 가질 수 있다. 또는 상기 보조 p필러는, 상기 액티브영역 중 부채꼴 형상의 모서리부분에서의 상기 액티브 n필러내에서 복수개가 상호 이격되도록 배치되는 아일랜드 형상을 가질 수도 있다. 또는 상기 보조 p필러는, 상기 액티브영역 중 부채꼴 형상의 모서리부분에서의 상기 액티브 n필러내에서 상기 에지 p필러의 내주면에 접하면서 내주면을 따라 배치되는 구부러진 띠 형상을 가질 수도 있다.
상기 기술적 과제를 달성하기 위하여, 본 발명의 또 다른 실시예에 따른 슈퍼정션 반도체장치는, 둥근 모서리를 갖는 사각 링 형태를 가지며 모서리부분, 상부 및 하부에서는 외측영역만이 배치되고 측면에서는 상기 외측영역 및 내측영역이 배치되는 에지 p필러; 상기 에지 p필러에 의해 둘러싸이는 영역내에서 수직 방향의 스트라이프 형상을 갖는 액티브 p필러들과 액티브 n필러들이 수평방향을 따라 교대로 배치되는 액티브영역; 및 상기 에지 p필러를 둘러싸면서 터미네이션 n필러 및 터미네이션 p필러가 교대로 배치되는 터미네이션영역을 포함하는 것을 특징으로 한다.
상기 외측영역만이 배치되는 상기 모서리부분, 상부 및 하부에서의 에지 p필러의 폭은 상기 액티브 p필러의 폭의 1/2인 것이 바람직하다. 여기서 상기 외측영역 및 내측영역이 모두 배치되는 상기 측면에서의 에지 p필러의 폭은 상기 액티브 p필러의 폭과 동일한 것이 바람직하다.
상기 외측영역 및 내측영역의 경계로부터 상기 에지 p필러에 가장 가깝게 배치되는 액티브 p필러의 수직 중심축 사이의 간격은, 상호 인접되게 배치된 상기 액티브 p필러들의 각 수직 중심축 사이의 간격과 동일한 것이 바람직하다.
상기 액티브영역 중 부채꼴 형상의 모서리 부분에서의 상기 액티브 p필러의 상부 및 하부의 폭은 상단부 및 하단부로 갈수록 점점 작아지거나 또는 커지는 것이 바람직하다. 이 경우 상기 액티브 p필러의 상부 및 하부의 폭이 점점 작아지는 경우는 p전하량이 n전하량보다 큰 경우이고, 상기 액티브 p필러의 상부 및 하부의 폭이 점점 커지는 경우는 p전하량이 n전하량보다 작은 경우인 것이 바람직하다.
상기 액티브영역 중 부채꼴 형상의 모서리부분에서 감소되는 p전하량을 보상하기 위하여 상기 액티브 n필러내에 배치되는 보조 p필러를 더 포함하는 것이 바람직하다. 이 경우 상기 보조 p필러는, 상기 액티브영역 중 부채꼴 형상의 모서리부분에서의 상기 액티브 n필러내에서 수직 방향으로 길게 배치된 바 형상을 가질 수 있다. 또는 상기 보조 p필러는, 상기 액티브영역 중 부채꼴 형상의 모서리부분에서의 상기 액티브 n필러내에서 복수개가 상호 이격되도록 배치되는 아일랜드 형상을 가질 수도 있다. 또는 상기 보조 p필러는, 상기 액티브영역 중 부채꼴 형상의 모서리부분에서의 상기 액티브 n필러내에서 상기 에지 p필러의 내주면에 접하면서 내주면을 따라 배치되는 구부러진 띠 형상을 가질 수도 있다.
상기 기술적 과제를 달성하기 위하여, 본 발명의 또 다른 실시예에 따른 슈퍼정션 반도체장치는, 둥근 모서리를 갖는 사각 링 형태의 에지 p필러; 및 상기 에지 p필러에 의해 둘러싸이는 영역내에서 수직 방향의 스트라이프 형상의 액티브 p필러들 및 액티브 n필러들이 수평 방향을 따라 교대로 배치되되, 부채꼴 형상의 모서리부분에서는 상기 액티브 n필러와 동일한 불순물 농도의 n영역내에서 상호 이격되도록 배치되는 매트릭스 형태의 아일랜드 p영역들이 배치되는 것을 특징으로 한다.
상기 에지 p필러를 둘러싸면서 터미네이션 n필러 및 터미네이션 p필러가 교대로 배치되는 터미네이션영역을 더 구비하는 것이 바람직하다.
상기 기술적 과제를 달성하기 위하여, 본 발명의 또 다른 실시예에 따른 슈퍼정션 반도체장치는, 둥근 모서리를 갖는 사각 링 형태의 에지 p필러; 및 상기 에지 p필러에 의해 둘러싸이는 영역내에서 수직 방향의 스트라이프 형상의 액티브 p필러들 및 액티브 n필러들이 수평 방향을 따라 교대로 배치되되, 부채꼴 형상의 모서리부분에서는 n전하량보다 상대적으로 적은 p전하량을 보상하기 위하여 상기 액티브 n필러내에 배치되는 보조 p필러를 포함하는 액티브영역을 포함하는 것을 특징으로 한다.
상기 보조 p필러는, 상기 부채꼴 형상의 모서리부분에서의 상기 액티브 n필러내에서 수직 방향으로 길게 배치된 바 형상을 갖는 것이 바람직하다.
상기 보조 p필러는, 상기 부채꼴 형상의 모서리부분에서의 상기 액티브 n필러내에서 복수개가 상호 이격되도록 배치되는 아일랜드 형상을 갖는 것이 바람직하다.
상기 보조 p필러는, 상기 부채꼴 형상의 모서리부분에서의 상기 액티브 n필러내에서 상기 에지 p필러의 내주면에 접하면서 내주면을 따라 배치되는 구부러진 띠 형상을 갖는 것이 바람직하다.
이하 첨부 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 그러나, 본 발명의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예들로 인해 한정되어지는 것으로 해석되어져서는 안된다.
도 3은 본 발명의 제1 실시예에 따른 슈퍼정션 반도체장치를 나타내 보인 레이아웃도이다. 그리고 도 4는 도 3의 슈퍼정션 반도체장치의 모서리 부분을 포함하는 일부를 상세하게 나타내 보인 도면이다.
도 3 및 도 4를 참조하면, 본 실시예에 따른 슈퍼정션 반도체장치(300)는, 둥근 모서리를 갖는 사각 링 형태의 에지 p필러(320)에 의해 둘러싸이는 액티브영역(310)과, 에지 p필러(320)를 둘러싸는 터미네이션영역(330)을 포함한다. 액티브영역(310) 내에는 액티브 n영역(312)이 배치되고, 수직 방향으로 길게 늘어선 스트라이프 형태의 액티브 p필러(311)들이 상기 액티브 n영역(312)내에 상호 이격되도록 배치된다. 여기서 액티브 n영역(312)은 통상의 n형 드리프트층일 수도 있고, 또는 n형 드리프트층 상부에 형성되는 별도의 n형 영역, 즉 액티브 n필러일 수 있다. 상기 액티브 p필러(311)들의 상단부 및 하단부는 에지 p필러(320)로부터 이격된다. 터미네이션영역(330)은 에지 p필러(320)와 동일한 형태의 터미네이션 p필러(331) 및 터미네이션 n필러(332)가 교대로 배치되는 구조로 이루어진다.
인접하게 배치되는 액티브 p필러(311)들의 각 수직 중심축 사이의 간격(d1)은 모두 동일하다. 이 간격(d1)은, 에지 p필러(320)의 측면에서의 중심축과 에지 p필러(320)에 가장 가깝게 위치한 액티브 p필러(311)의 수직 중심축 사이의 간격(d1)과 동일하다. 앞서 언급한 바와 같이, 액티브 p필러(311)의 상단부와 에지 p필러(320)는 상호 이격되는데, 그 결과 액티브영역(310)의 둘레, 즉 에지 p필러(320)와 인접되는 부분에는 에지 p필러(320)와 유사한 형상의 n형 가장자리영역(310')이 배치되는 구조가 만들어진다. 이때 이격거리, 즉 에지 p필러(320)의 중심축과 액티브 p필러(311)의 상단부 사이의 거리(d2)는 액티브영역(310) 내의 액티브 p필러(311)의 수직 중심축 사이의 간격(d1)의 1/2이다. 이와 같은 구조의 슈퍼정션 반도체장치(300)에 있어서, 상기 n형 가장자리영역(310') 내에 포함되는 n전하량은 에지 p필러(320)의 내측영역(321)에 포함되는 p전하량과 균형을 이루며, 따라서 종래의 구조에서 에지 p필러(320)의 내측영역(321)에 포함되어 잉여되었던 p전하량이, 본 발명의 구조에서는 n전하량과의 균형을 이루는데 모두 기여하게 되어 브레이크다운 특성의 열화가 발생하지 않는다.
도 5 내지 도 8은 도 4의 슈퍼정션 반도체장치의 다른 실시예들을 나타내 보인 도면들이다. 도 5 내지 도 8에서 도 4와 동일한 참조부호는 동일한 요소를 나타낸다.
도 5 내지 도 8을 참조하면, 액티브 p필러(311)가 상단부 및 하단부에 걸쳐서 동일한 폭을 갖는 경우 둥근 모서리를 갖는 부분들(c11, c12, c13)에서는 p전하량과 n전하량이 균형이 되지 않는다. 따라서 이 둥근 모서리를 갖는 부분들(c11, c12, c13)에서는 액티브 p필러(311)의 형상을 적절하게 조절하거나 또는 부족한 전하량을 보충할 필요가 있다.
먼저 도 5에 도시된 바와 같이, 부분(c11)에서와 같이 p전하량이 n전하량보다 큰 경우에는, 액티브 p필러(311)의 좌측영역의 폭을 상부로 갈수록 점점 감소되도록 하여 p전하량을 감소시키는 한편 n전하량을 증가시킨다. 그러나 부분(c12, c13)에서와 같이 p전하량이 n전하량보다 작은 경우에는, 액티브 p필러(311)의 좌측영역의 폭을 상부로 갈수록 점점 크게 되도록 하여, p전하량을 증가시키는 한편 n전하량을 감소시킨다.
다음에 도 6에 도시된 바와 같이, 부분들(c12, c13)에서 p전하량이 n전하량보다 작은 경우 스트라이프 형태의 보조 p필러(311a)들을 배치시킨다. 보조 p필러(311a)의 사이즈는, 이 부분들(c12, c13)에서 p전하량과 n전하량이 균형을 이루기 위한 크기로 결정된다. 즉 이 부분들(c12, c13)에서 액티브 p필러(311)의 p전하량과 보조 p필러(311a)의 p전하량의 합과 n영역(312)의 n전하량이 상호 균형이 되도록 할 수 있는 양의 p전하량이 보조 p필러(311a)내에 포함되도록 하면 된다.
다음에 도 7에 도시된 바와 같이, 부분들(c12, c13)에서 p전하량이 n전하량보다 작은 경우 플로팅된 아일랜드(island) 형태의 보조 p필러(311b)들을 배치시킨다. 이 경우에도 각 보조 p필러(311b)의 사이즈는, 이 부분들(c12, c13)에서 p전하량과 n전하량이 균형을 이루기 위한 크기로 결정된다. 즉 이 부분들(c12, c13)에서 액티브 p필러(311)의 p전하량과 보조 p필러(311b)들의 p전하량의 합과 n영역(312)의 n전하량이 상호 균형이 되도록 할 수 있는 양의 p전하량이 보조 p필러(311b)내에 포함되도록 하면 된다.
다음에 도 8에 도시된 바와 같이, 부분들(c12, c13)에서 p전하량이 n전하량보다 작은 경우 둥근 모서리를 따라 길게 형성되는 띠 형태의 보조 p필러(311c)들을 배치시킨다. 보조 p필러(311c)의 사이즈는, 이 부분들(c12, c13)에서 p전하량과 n전하량이 균형을 이루기 위한 크기로 결정된다. 즉 이 부분들(c12, c13)에서 액티브 p필러(311)의 p전하량과 보조 p필러(311c)의 p전하량의 합과 n영역(312)의 n전하량이 상호 균형이 되도록 할 수 있는 양의 p전하량이 보조 p필러(311c)내에 포함되도록 하면 된다.
도 9는 본 발명의 제2 실시예에 따른 슈퍼정션 반도체장치를 나타내 보인 도면이다. 그리고 도 10은 도 9의 슈퍼정션 반도체장치의 모서리 부분을 포함하는 일부를 상세하게 나타내 보인 도면이다.
도 9 및 도 10을 참조하면, 제2 실시예에 따른 슈퍼정션 반도체장치(400)는, 둥근 모서리를 갖는 제1 폭(W1)의 에지 p필러(420)에 의해 둘러싸는 액티브영역(410)과, 에지 p필러(420)를 둘러싸는 터미네이션영역(430)을 포함한다. 액티브영역(410)은 수직 방향으로 길게 늘어선 스트라이프 형태의 액티브 p필러(411)들과 액티브 n필러(412)들이 가로 방향으로 교대로 배치되는 구조로 이루어진다. 터미네이션영역(430)은 에지 p필러(420)와 동일한 형태의 터미네이션 p필러(431) 및 터미네이션 n필러(432)가 교대로 배치되는 구조로 이루어진다.
제1 실시예에 따른 슈퍼정션 반도체장치(300)의 경우, 액티브영역(310)의 액티브 p필러(311)의 상단부(및 하단부)가 에지 p필러(320)와 이격되는 구조를 갖는 반면에, 본 실시예에 따른 슈퍼정션 반도체장치(400)는, 액티브영역(410)의 액티브 p필러(411)의 상단부(및 하단부)가 에지 p필러(420)에 연결되는 구조를 갖는다. 제1 실시예에 따른 슈퍼정션 반도체장치(300)의 경우, 액티브 p필러(311)의 상단부(및 하단부)를 에지 p필러(320)와 이격되도록 함으로써 n형 고리영역(310')을 에지 p필러(320)의 내측영역(321)에 인접하도록 형성시킴으로써, 에지 p필러(320)의 내측영역(321) 내에 포함되는 p전하량도 전하량 균형에 기여하도록 하였다. 이에 대하여 본 실시예에 따른 슈퍼정션 반도체장치(400)의 경우, 액티브 p필러(411)의 상단부(및 하단부)를 에지 p필러(420)에 연결시키고 전하량 균형에 기여하지 못하는 p전하량을 포함하는 에지 p필러(420)의 내측영역을 제거함으로써, 전체적으로 p전하량과 n전하량이 균형을 이루도록 한다. 따라서 에지 p필러(420)의 제1 폭(W1)은 액티브 p필러(411)의 제2 폭(W2)의 1/2이 된다. 에지 p필러(420) 내에 포함되는 p전하량은 터미네이션 n필러(미도시)에 포함되는 n전하량과 함께 균형을 이룬다.
한편 상기 슈퍼정션 반도체장치(400)의 경우, 측면에서는 오히려 p전하량과 n전하량의 균형이 깨지는 문제가 발생할 수 있다. 이를 방지하기 위해서, 에지 p필러(420)의 측면과 첫번째 액티브 p필러(411)의 수직중심축 사이의 간격(d3)이 다른 액티브 p필러(411)의 수직중심축 사이의 간격(d4)의 1/2가 되도록 한다.
도 11 내지 도 14는 도 10의 슈퍼정션 반도체장치의 다른 실시예들을 나타내 보인 도면들이다. 도 11 내지 도 14에서 도 10과 동일한 참조부호는 동일한 요소를 나타낸다.
도 11 내지 도 14을 참조하면, 액티브 p필러(411)가 상단부 및 하단부에 걸쳐서 동일한 폭을 갖는 경우 둥근 모서리를 갖는 부분들(c21, c22, c23)에서는 p전하량과 n전하량이 균형이 되지 않는다. 따라서 이 둥근 모서리를 갖는 부분들(c21, c22, c23)에서는 액티브 p필러(411)의 형상을 적절하게 조절하거나 또는 부족한 전하량을 보충할 필요가 있다.
먼저 도 11에 도시된 바와 같이, 부분(c21)에서와 같이 p전하량이 n전하량보다 큰 경우에는, 액티브 p필러(411)의 좌측영역의 폭을 상부로 갈수록 점점 감소되도록 하여 p전하량을 감소시키는 한편 n전하량을 증가시킨다. 그러나 부분(c22, c23)에서와 같이 p전하량이 n전하량보다 작은 경우에는, 액티브 p필러(411)의 좌측영역의 폭을 상부로 갈수록 점점 크게 되도록 하여, p전하량을 증가시키는 한편 n전하량을 감소시킨다.
다음에 도 12에 도시된 바와 같이, 부분들(c22, c23)에서 p전하량이 n전하량보다 작은 경우 스트라이프 형태의 보조 p필러(411a)들을 배치시킨다. 보조 p필러(411a)의 사이즈는, 이 부분들(c22, c23)에서 p전하량과 n전하량이 균형을 이루기 위한 크기로 결정된다. 즉 이 부분들(c22, c23)에서 액티브 p필러(411)의 p전하량과 보조 p필러(411a)의 p전하량의 합과 액티브 n필러(412)의 n전하량이 상호 균형이 되도록 할 수 있는 양의 p전하량이 보조 p필러(411a)내에 포함되도록 하면 된다.
다음에 도 13에 도시된 바와 같이, 부분들(c22, c23)에서 p전하량이 n전하량보다 작은 경우 플로팅된 아일랜드(dot) 형태의 보조 p필러(411b)들을 배치시킨다. 이 경우에도 각 보조 p필러(411b)의 사이즈는, 이 부분들(c22, c23)에서 p전하량과 n전하량이 균형을 이루기 위한 크기로 결정된다. 즉 이 부분들(c22, c23)에서 액티브 p필러(411)의 p전하량과 보조 p필러(411b)들의 p전하량의 합과 액티브 n필러(412)의 n전하량이 상호 균형이 되도록 할 수 있는 양의 p전하량이 보조 p필러(411b)내에 포함되도록 하면 된다.
다음에 도 14에 도시된 바와 같이, 부분들(c22, c23)에서 p전하량이 n전하량보다 작은 경우 둥근 모서리를 따라 길게 형성되는 띠 형태의 보조 p필러(411c)들을 배치시킨다. 보조 p필러(411c)의 사이즈는, 이 부분들(c22, c23)에서 p전하량과 n전하량이 균형을 이루기 위한 크기로 결정된다. 즉 이 부분들(c22, c23)에서 액티브 p필러(411)의 p전하량과 보조 p필러(411c)의 p전하량의 합과 액티브 n필러(412)의 n전하량이 상호 균형이 되도록 할 수 있는 양의 p전하량이 보조 p필러(411c)내에 포함되도록 하면 된다.
도 15는 본 발명의 제3 실시예에 따른 슈퍼정션 반도체장치를 나타내 보인 도면이다. 그리고 도 16은 도 15의 슈퍼정션 반도체장치의 모서리 부분을 포함하는 일부를 상세하게 나타내 보인 도면이다.
도 15 및 도 16을 참조하면, 본 실시예에 따른 슈퍼정션 반도체장치(500)는, 둥근 모서리를 갖는 사각 링 형태의 에지 p필러(520)에 의해 액티브영역(510) 및 터미네이션영역(530)이 구분된다. 즉 액티브영역(510)은 에지 p필러(520)에 의해 둘러싸인 부분이다. 그리고 터미네이션영역(530)은 에지 p필러(520)를 둘러싸는 부분이다. 액티브영역(510)내에는 수직 방향으로 길게 늘어선 스트라이프 형태의 액티브 p필러(511)들과 액티브 n필러(512)들이 가로 방향으로 교대로 배치된다. 터미네이션영역(530)은, 도면상에 나타내지는 않았지만, 에지 p필러(520)와 동일한 형태의 터미네이션 p필러 및 터미네이션 n필러가 교대로 배치되는 구조로 이루어진다.
에지 p필러(520)는, 중심축을 따라 액티브영역(510)에 인접하는 내측영역(521)과 터미네이션영역(530)에 인접하는 외측영역(522)을 포함하여 구성된다. 이때 외측영역(522)은 전 에지 p필러(520)에 걸쳐서 배치되지만, 내측영역(521)은 에지 p필러(520)의 일부에만 배치된다. 이는 에지 p필러(520)의 외측영역(522)내에 포함되는 p전하량은 터미네이션영역(530) 내의 n전하량과 균형을 이루는데 이용되지만, 에지 p필러(510)의 내측영역(521)내에 포함되는 p전하량은 그 일부만이 액티브영역(510) 내의 n전하량과 균형을 이루는데 이용되기 때문이다.
구체적으로 에지 p필러(520)의 둥근 사각 모서리 부분과 상부, 그리고 하부에서는 내측영역(521)이 존재하지 않으며 단지 외측영역(522)만이 존재한다. 따라서 이 부분들에서의 에지 p필러(520)의 폭(w3)은 외측영역(522)의 폭이며, 액티브영역(510) 내의 액티브 p필러(511)의 폭(w4)의 1/2이다. 이에 반하여 에지 p필러(520)의 측면 부분에는 내측영역(521) 및 외측영역(522)이 모두 존재한다. 이 측면 부분에서 내측영역(521) 내에 포함되는 p전하량은 액티브영역(510) 내의 액티브 n필러(512) 내의 n전하량과 균형을 이루는데 사용되지 때문에, 내측영역(521)이 존재하더라도 잉여의 p전하량은 발생하지 않는다. 이와 같이 에지 p필러(520)의 측면에서의 내측영역(521) 내에 포함되는 p전하량이 전하량 균형에 기여하기 위해서는, 에지 p필러(520)의 중심축과 에지 p필러(520)에 가장 인접하게 배치되는 액티브 p필러(511)의 수직중심축 사이의 간격(d5)이 액티브영역(511)내의 다른 부분에 배치되는 액티브 p필러(511)의 수직중심축 사이의 간격(d6)과 동일하도록 한다.
이와 같은 구조의 슈퍼정션 반도체장치(500)에 있어서도, 모서리 부분에서는 p전하량과 n전하량이 균형을 이룰 수 없으며, 따라서 이 부분에서 부족한 전하량을 보충하여야 한다. 이를 위하여 도 11 내지 도 14를 참조하여 설명한 구조가 본 실시예에 따른 슈퍼정션 반도체장치(500)의 경우에도 동일하게 적용할 수 있다는 것은 당연하다.
도 17은 본 발명의 제4 실시예에 따른 슈퍼정션 반도체장치의 모서리 부분을 포함하는 일부만을 나타내 보인 도면이다.
도 17을 참조하면, 본 실시예에 따른 슈퍼정션 반도체장치(600)는, 제1 내지 제3 실시예에 따른 슈퍼정션 반도체장치들의 구조와 동일할 수 있으며, 단지 액티브영역 내의 모서리 영역(c31)에서의 구조만이 상이하다. 즉 이 모서리 영역(c31)에서는 아일랜드(island) 형태의 p영역들(611a)이 액티브 n필러(612)내에서 상호 이격되는 매트릭스(matrix) 형상으로 배치된다. 이 아일랜드 형태의 p영역들(611a)의 크기는, p영역들(611a)내에 포함되는 p전하량의 모든 합이 모서리 영역(c31) 내의 액티브 n필러(612)내에 포함되는 n전하량과 균형을 이룰수 있도록 결정된다.
이상의 설명에서와 같이, 본 발명에 따른 슈퍼정션 반도체장치에 의하면, 에지 p필러내의 상부 및 하부에 포함되는 p전하량중 n전하량과의 균형에 기여하지 못하고 남는 p전하량을 제거하거나 n전하량을 보충함으로써 p전하량과 n전하량이 균형을 이루도록 하는 한편, 모서리 부분에서도 보조 p필러를 사용하여 p전하량과 n전하량이 균형을 이루도록 함으로써, 전체적으로 브레이크다운 특성이 열악해지는 영역이 발생하지 않도록 하여 소자의 신뢰성을 향상시킬 수 있다는 이점이 제공된다.
이상 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러 가지 변형이 가능함은 당연하다.
도 1은 일반적인 슈퍼정션 반도체장치를 개략적으로 나타내 보인 레이아웃도이다.
도 2는 도 1의 슈퍼정션 반도체장치의 모서리 부분 및 상부 일부만을 나타내 보인 도면이다.
도 3은 본 발명의 제1 실시예에 따른 슈퍼정션 반도체장치를 나타내 보인 레이아웃도이다.
도 4는 도 3의 슈퍼정션 반도체장치의 모서리 부분을 포함하는 일부를 상세하게 나타내 보인 도면이다.
도 5 내지 도 8은 도 4의 슈퍼정션 반도체장치의 다른 실시예들을 나타내 보인 도면들이다.
도 9는 본 발명의 제2 실시예에 따른 슈퍼정션 반도체장치를 나타내 보인 도면이다.
도 10은 도 9의 슈퍼정션 반도체장치의 모서리 부분을 포함하는 일부를 상세하게 나타내 보인 도면이다.
도 11 내지 도 14는 도 10의 슈퍼정션 반도체장치의 다른 실시예들을 나타내 보인 도면들이다.
도 15는 본 발명의 제3 실시예에 따른 슈퍼정션 반도체장치를 나타내 보인 도면이다.
도 16은 도 15의 슈퍼정션 반도체장치의 모서리 부분을 포함하는 일부를 상세하게 나타내 보인 도면이다.
도 17은 본 발명의 제4 실시예에 따른 슈퍼정션 반도체장치의 모서리 부분을 포함하는 일부만을 나타내 보인 도면이다.

Claims (34)

  1. 둥근 모서리를 갖는 사각 링 형태의 에지 p필러;
    상기 에지 p필러에 의해 둘러싸이는 영역내에서 수직 방향의 스트라이프 형상의 액티브 p필러들이 액티브 n영역들내에 수평방향을 따라 교대로 배치되되, 상기 액티브 p필러들의 상단부 및 하단부는 상기 에지 p필러의 상부 및 하부로부터 이격되도록 배치되는 액티브영역; 및
    상기 에지 p필러를 둘러싸면서 터미네이션 n필러 및 터미네이션 p필러가 교대로 배치되는 터미네이션영역을 포함하는 것을 특징으로 하는 슈퍼정션 반도체장치.
  2. 제1항에 있어서,
    상기 에지 p필러의 중심축과 상기 액티브 p필러의 상단부 사이의 간격은, 상호 인접되게 배치된 상기 액티브 p필러들의 각 수직 중심축 사이의 간격의 1/2인 것을 특징으로 하는 슈퍼정션 반도체장치.
  3. 제2항에 있어서,
    상기 에지 p필러의 측면에서의 중심축과 상기 에지 p필러의 측면에 가장 가까운 액티브 p필러의 수직 중심축 사이의 간격은, 상호 인접되게 배치된 상기 액티브 p필러들의 각 수직 중심축 사이의 간격과 동일한 것을 특징으로 하는 슈퍼정션 반도체장치.
  4. 제1항에 있어서,
    상기 에지 p필러의 폭과 상기 액티브 p필러의 폭은 동일한 것을 특징으로 하는 슈퍼정션 반도체장치.
  5. 제1항에 있어서,
    상기 액티브영역 중 부채꼴 형상의 모서리 부분에서의 상기 액티브 p필러의 상부 및 하부의 폭은 상단부 및 하단부로 갈수록 점점 작아지거나 또는 커지는 것을 특징으로 하는 슈퍼정션 반도체장치.
  6. 제5항에 있어서,
    상기 액티브 p필러의 상부 및 하부의 폭이 점점 작아지는 경우는 p전하량이 n전하량보다 큰 경우이고, 상기 액티브 p필러의 상부 및 하부의 폭이 점점 커지는 경우는 p전하량이 n전하량보다 작은 경우인 것을 특징으로 하는 슈퍼정션 반도체장치.
  7. 제1항에 있어서,
    상기 액티브영역 중 부채꼴 형상의 모서리부분에서 감소되는 p전하량을 보상하기 위하여 상기 액티브 n영역내에 배치되는 보조 p필러를 더 포함하는 것을 특징으로 하는 슈퍼정션 반도체장치.
  8. 제7항에 있어서,
    상기 보조 p필러는, 상기 액티브영역 중 부채꼴 형상의 모서리부분에서의 상기 액티브 n영역내에서 수직 방향으로 길게 배치된 바 형상을 갖는 것을 특징으로 하는 슈퍼정션 반도체장치.
  9. 제7항에 있어서,
    상기 보조 p필러는, 상기 액티브영역 중 부채꼴 형상의 모서리부분에서의 상기 액티브 n영역내에서 복수개가 상호 일정 간격 이격되도록 배치되는 아일랜드 형상을 갖는 것을 특징으로 하는 슈퍼정션 반도체장치.
  10. 제7항에 있어서,
    상기 보조 p필러는, 상기 액티브영역 중 부채꼴 형상의 모서리부분에서의 상기 액티브 n필러내에서 상기 엑지 p필러의 내주면에 접하면서 내주면을 따라 배치되는 구부러진 띠 형상을 갖는 것을 특징으로 하는 슈퍼정션 반도체장치.
  11. 둥근 모서리를 갖는 사각 링 형태를 갖는 제1 폭의 에지 p필러;
    상기 에지 p필러에 의해 둘러싸이는 영역내에서 수직 방향의 스트라이프 형상을 가지며 상기 제1 폭의 2배인 제2 폭을 갖는 액티브 p필러들과 액티브 n필러들이 수평방향을 따라 교대로 배치되는 액티브영역; 및
    상기 에지 p필러를 둘러싸면서 터미네이션 n필러 및 터미네이션 p필러가 교대로 배치되는 터미네이션영역을 포함하는 것을 특징으로 하는 슈퍼정션 반도체장치.
  12. 제11항에 있어서,
    상기 에지 p필러의 측면과 상기 에지 p필러의 측면에 가장 가까운 액티브 p필러의 수직 중심축 사이의 간격은, 상호 인접되게 배치된 상기 액티브 p필러들의 각 수직 중심축 사이의 간격의 1/2인 것을 특징으로 하는 슈퍼정션 반도체장치.
  13. 제11항에 있어서,
    상기 액티브영역 중 부채꼴 형상의 모서리 부분에서의 상기 액티브 p필러의 상부 및 하부의 폭은 상단부 및 하단부로 갈수록 점점 작아지거나 또는 커지는 것을 특징으로 하는 슈퍼정션 반도체장치.
  14. 제13항에 있어서,
    상기 액티브 p필러의 상부 및 하부의 폭이 점점 작아지는 경우는 p전하량이 n전하량보다 큰 경우이고, 상기 액티브 p필러의 상부 및 하부의 폭이 점점 커지는 경우는 p전하량이 n전하량보다 작은 경우인 것을 특징으로 하는 슈퍼정션 반도체장치.
  15. 제11항에 있어서,
    상기 액티브영역 중 부채꼴 형상의 모서리부분에서 감소되는 p전하량을 보상하기 위하여 상기 액티브 n필러내에 배치되는 보조 p필러를 더 포함하는 것을 특징으로 하는 슈퍼정션 반도체장치.
  16. 제15항에 있어서,
    상기 보조 p필러는, 상기 액티브영역 중 부채꼴 형상의 모서리부분에서의 상기 액티브 n필러내에서 수직 방향으로 길게 배치된 바 형상을 갖는 것을 특징으로 하는 슈퍼정션 반도체장치.
  17. 제15항에 있어서,
    상기 보조 p필러는, 상기 액티브영역 중 부채꼴 형상의 모서리부분에서의 상기 액티브 n필러내에서 복수개가 상호 이격되도록 배치되는 아일랜드 형상을 갖는 것을 특징으로 하는 슈퍼정션 반도체장치.
  18. 제15항에 있어서,
    상기 보조 p필러는, 상기 액티브영역 중 부채꼴 형상의 모서리부분에서의 상기 액티브 n필러내에서 상기 엑지 p필러의 내주면에 접하면서 내주면을 따라 배치되는 구부러진 띠 형상을 갖는 것을 특징으로 하는 슈퍼정션 반도체장치.
  19. 둥근 모서리를 갖는 사각 링 형태를 가지며 모서리부분, 상부 및 하부에서는 외측영역만이 배치되고 측면에서는 상기 외측영역 및 내측영역이 배치되는 에지 p필러;
    상기 에지 p필러에 의해 둘러싸이는 영역내에서 수직 방향의 스트라이프 형상을 갖는 액티브 p필러들과 액티브 n필러들이 수평방향을 따라 교대로 배치되는 액티브영역; 및
    상기 에지 p필러를 둘러싸면서 터미네이션 n필러 및 터미네이션 p필러가 교대로 배치되는 터미네이션영역을 포함하는 것을 특징으로 하는 슈퍼정션 반도체장치.
  20. 제19항에 있어서,
    상기 외측영역만이 배치되는 상기 모서리부분, 상부 및 하부에서의 에지 p필러의 폭은 상기 액티브 p필러의 폭의 1/2인 것을 특징으로 하는 슈퍼정션 반도체장치.
  21. 제20항에 있어서,
    상기 외측영역 및 내측영역이 모두 배치되는 상기 측면에서의 에지 p필러의 폭은 상기 액티브 p필러의 폭과 동일한 것을 특징으로 하는 슈퍼정션 반도체장치.
  22. 제19항에 있어서,
    상기 외측영역 및 내측영역의 경계로부터 상기 에지 p필러에 가장 가깝게 배치되는 액티브 p필러의 수직 중심축 사이의 간격은, 상호 인접되게 배치된 상기 액티브 p필러들의 각 수직 중심축 사이의 간격과 동일한 것을 특징으로 하는 슈퍼정션 반도체장치.
  23. 제19항에 있어서,
    상기 액티브영역 중 부채꼴 형상의 모서리 부분에서의 상기 액티브 p필러의 상부 및 하부의 폭은 상단부 및 하단부로 갈수록 점점 작아지거나 또는 커지는 것을 특징으로 하는 슈퍼정션 반도체장치.
  24. 제23항에 있어서,
    상기 액티브 p필러의 상부 및 하부의 폭이 점점 작아지는 경우는 p전하량이 n전하량보다 큰 경우이고, 상기 액티브 p필러의 상부 및 하부의 폭이 점점 커지는 경우는 p전하량이 n전하량보다 작은 경우인 것을 특징으로 하는 슈퍼정션 반도체장치.
  25. 제19항에 있어서,
    상기 액티브영역 중 부채꼴 형상의 모서리부분에서 감소되는 p전하량을 보상하기 위하여 상기 액티브 n필러내에 배치되는 보조 p필러를 더 포함하는 것을 특징으로 하는 슈퍼정션 반도체장치.
  26. 제25항에 있어서,
    상기 보조 p필러는, 상기 액티브영역 중 부채꼴 형상의 모서리부분에서의 상기 액티브 n필러내에서 수직 방향으로 길게 배치된 바 형상을 갖는 것을 특징으로 하는 슈퍼정션 반도체장치.
  27. 제25항에 있어서,
    상기 보조 p필러는, 상기 액티브영역 중 부채꼴 형상의 모서리부분에서의 상기 액티브 n필러내에서 복수개가 상호 이격되도록 배치되는 아일랜드 형상을 갖는 것을 특징으로 하는 슈퍼정션 반도체장치.
  28. 제25항에 있어서,
    상기 보조 p필러는, 상기 액티브영역 중 부채꼴 형상의 모서리부분에서의 상기 액티브 n필러내에서 상기 엑지 p필러의 내주면에 접하면서 내주면을 따라 배치되는 구부러진 띠 형상을 갖는 것을 특징으로 하는 슈퍼정션 반도체장치.
  29. 둥근 모서리를 갖는 사각 링 형태의 에지 p필러; 및
    상기 에지 p필러에 의해 둘러싸이는 영역내에서 수직 방향의 스트라이프 형상의 액티브 p필러들 및 액티브 n필러들이 수평 방향을 따라 교대로 배치되되, 부채꼴 형상의 모서리부분에서는 상기 액티브 n필러와 동일한 불순물 농도의 n영역내에서 상호 이격되도록 배치되는 매트릭스 형태의 아일랜드 p영역들이 배치되는 것을 특징으로 하는 슈퍼정션 반도체장치.
  30. 제29항에 있어서,
    상기 에지 p필러를 둘러싸면서 터미네이션 n필러 및 터미네이션 p필러가 교대로 배치되는 터미네이션영역을 더 구비하는 것을 특징으로 하는 슈퍼정션 반도체장치.
  31. 둥근 모서리를 갖는 사각 링 형태의 에지 p필러; 및
    상기 에지 p필러에 의해 둘러싸이는 영역내에서 수직 방향의 스트라이프 형상의 액티브 p필러들 및 액티브 n필러들이 수평 방향을 따라 교대로 배치되되, 부채꼴 형상의 모서리부분에서는 n전하량보다 상대적으로 적은 p전하량을 보상하기 위하여 상기 액티브 n필러내에 배치되는 보조 p필러를 포함하는 액티브영역을 포함하는 것을 특징으로 하는 슈퍼정션 반도체장치.
  32. 제31항에 있어서,
    상기 보조 p필러는, 상기 부채꼴 형상의 모서리부분에서의 상기 액티브 n필러내에서 수직 방향으로 길게 배치된 바 형상을 갖는 것을 특징으로 하는 슈퍼정션 반도체장치.
  33. 제31항에 있어서,
    상기 보조 p필러는, 상기 부채꼴 형상의 모서리부분에서의 상기 액티브 n필러내에서 복수개가 상호 이격되도록 배치되는 아일랜드 형상을 갖는 것을 특징으로 하는 슈퍼정션 반도체장치.
  34. 제31항에 있어서,
    상기 보조 p필러는, 상기 부채꼴 형상의 모서리부분에서의 상기 액티브 n필러내에서 상기 에지 p필러의 내주면에 접하면서 내주면을 따라 배치되는 구부러진 띠 형상을 갖는 것을 특징으로 하는 슈퍼정션 반도체장치.
KR1020040020762A 2004-03-26 2004-03-26 슈퍼정션 반도체장치 KR101042147B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040020762A KR101042147B1 (ko) 2004-03-26 2004-03-26 슈퍼정션 반도체장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040020762A KR101042147B1 (ko) 2004-03-26 2004-03-26 슈퍼정션 반도체장치

Publications (2)

Publication Number Publication Date
KR20050095385A true KR20050095385A (ko) 2005-09-29
KR101042147B1 KR101042147B1 (ko) 2011-06-16

Family

ID=37275913

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040020762A KR101042147B1 (ko) 2004-03-26 2004-03-26 슈퍼정션 반도체장치

Country Status (1)

Country Link
KR (1) KR101042147B1 (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8084815B2 (en) 2005-06-29 2011-12-27 Fairchild Korea Semiconductor Ltd. Superjunction semiconductor device
US8836028B2 (en) 2011-04-27 2014-09-16 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
US8928077B2 (en) 2007-09-21 2015-01-06 Fairchild Semiconductor Corporation Superjunction structures for power devices
US9431481B2 (en) 2008-09-19 2016-08-30 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
CN110121784A (zh) * 2016-12-14 2019-08-13 通用电气公司 用于超结(sj)器件的边缘终端的系统和方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6677626B1 (en) * 1998-11-11 2004-01-13 Fuji Electric Co., Ltd. Semiconductor device with alternating conductivity type layer and method of manufacturing the same
JP4839519B2 (ja) * 2001-03-15 2011-12-21 富士電機株式会社 半導体装置
JP3908572B2 (ja) * 2002-03-18 2007-04-25 株式会社東芝 半導体素子

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8084815B2 (en) 2005-06-29 2011-12-27 Fairchild Korea Semiconductor Ltd. Superjunction semiconductor device
US8928077B2 (en) 2007-09-21 2015-01-06 Fairchild Semiconductor Corporation Superjunction structures for power devices
US9595596B2 (en) 2007-09-21 2017-03-14 Fairchild Semiconductor Corporation Superjunction structures for power devices
US9431481B2 (en) 2008-09-19 2016-08-30 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
US8836028B2 (en) 2011-04-27 2014-09-16 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
CN110121784A (zh) * 2016-12-14 2019-08-13 通用电气公司 用于超结(sj)器件的边缘终端的系统和方法
CN110121784B (zh) * 2016-12-14 2022-05-10 通用电气公司 用于超结(sj)器件的边缘终端的系统和方法

Also Published As

Publication number Publication date
KR101042147B1 (ko) 2011-06-16

Similar Documents

Publication Publication Date Title
US8084815B2 (en) Superjunction semiconductor device
US10868113B2 (en) Trench-based power semiconductor devices with increased breakdown voltage characteristics
TWI455307B (zh) 用於功率元件之電荷平衡技術
KR100994719B1 (ko) 슈퍼정션 반도체장치
US9391193B2 (en) Trench-based power semiconductor devices with increased breakdown voltage characteristics
US7655975B2 (en) Power trench transistor
KR101668918B1 (ko) 반도체 장치
KR20070015309A (ko) 고전압 반도체소자
JP4135941B2 (ja) 耐久性を有するスーパージャンクションデバイス
JP5011611B2 (ja) 半導体装置
JP2000277726A (ja) 高耐圧半導体素子
JP4253558B2 (ja) 半導体装置
KR100847991B1 (ko) 반도체 디바이스
JP2001044431A (ja) 半導体装置
US8901652B2 (en) Power MOSFET comprising a plurality of columnar structures defining the charge balancing region
US20200243505A1 (en) Semiconductor Die
JP7289258B2 (ja) 半導体装置
KR101042147B1 (ko) 슈퍼정션 반도체장치
JP2003078138A (ja) 半導体装置
JP2010087195A (ja) 半導体装置
US20230253448A1 (en) Power semiconductor device
JP2011009630A (ja) 保護ダイオード

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140325

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160509

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170329

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180601

Year of fee payment: 8