KR20050087149A - 웨이퍼 정렬방법 - Google Patents

웨이퍼 정렬방법 Download PDF

Info

Publication number
KR20050087149A
KR20050087149A KR1020040012775A KR20040012775A KR20050087149A KR 20050087149 A KR20050087149 A KR 20050087149A KR 1020040012775 A KR1020040012775 A KR 1020040012775A KR 20040012775 A KR20040012775 A KR 20040012775A KR 20050087149 A KR20050087149 A KR 20050087149A
Authority
KR
South Korea
Prior art keywords
wafer
alignment
alignment mark
reference image
image
Prior art date
Application number
KR1020040012775A
Other languages
English (en)
Other versions
KR100650814B1 (ko
Inventor
반근도
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020040012775A priority Critical patent/KR100650814B1/ko
Priority to US10/998,816 priority patent/US7123362B2/en
Priority to TW093137829A priority patent/TWI247197B/zh
Priority to CNB2004101049295A priority patent/CN1329951C/zh
Publication of KR20050087149A publication Critical patent/KR20050087149A/ko
Application granted granted Critical
Publication of KR100650814B1 publication Critical patent/KR100650814B1/ko

Links

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7003—Alignment type or strategy, e.g. leveling, global alignment
    • G03F9/7019—Calibration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R13/00—Details of coupling devices of the kinds covered by groups H01R12/70 or H01R24/00 - H01R33/00
    • H01R13/66—Structural association with built-in electrical component
    • H01R13/717—Structural association with built-in electrical component with built-in light source
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/70633—Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7003—Alignment type or strategy, e.g. leveling, global alignment
    • G03F9/7007—Alignment other than original with workpiece
    • G03F9/7011—Pre-exposure scan; original with original holder alignment; Prealignment, i.e. workpiece with workpiece holder
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7003—Alignment type or strategy, e.g. leveling, global alignment
    • G03F9/7007—Alignment other than original with workpiece
    • G03F9/7015—Reference, i.e. alignment of original or workpiece with respect to a reference not on the original or workpiece
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H01L21/682—Mask-wafer alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R11/00—Individual connecting elements providing two or more spaced connecting locations for conductive members which are, or may be, thereby interconnected, e.g. end pieces for wires or cables supported by the wire or cable and having means for facilitating electrical connection to some other wire, terminal, or conductive member, blocks of binding posts
    • H01R11/11—End pieces or tapping pieces for wires, supported by the wire and for facilitating electrical connection to some other wire, terminal or conductive member
    • H01R11/12—End pieces terminating in an eye, hook, or fork
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R13/00—Details of coupling devices of the kinds covered by groups H01R12/70 or H01R24/00 - H01R33/00
    • H01R13/62—Means for facilitating engagement or disengagement of coupling parts or for holding them in engagement
    • H01R13/621—Bolt, set screw or screw clamp
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02B—BOARDS, SUBSTATIONS OR SWITCHING ARRANGEMENTS FOR THE SUPPLY OR DISTRIBUTION OF ELECTRIC POWER
    • H02B1/00—Frameworks, boards, panels, desks, casings; Details of substations or switching arrangements
    • H02B1/015—Boards, panels, desks; Parts thereof or accessories therefor

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

본 발명은 웨이퍼 정렬방법에 관한 것으로,
반도체소자의 노광 장비에서 하부층의 정렬에 대한 정보를 얻기 위하여 기준이 되는 레퍼런스 이미지를 잡 파일 ( job file ) 상에 저장하고 웨이퍼 상의 정렬마크를 이미지화 한 다음, 상기 레퍼런스 이미지와 비교하여 매칭 밸류를 측정하고 노광장비에서 규정된 상기 매칭 밸류의 최소 밸류보다 작은 경우 상기 정렬마크 이미지를 상기 레퍼런스 이미지로 치환하여 후속 공정인 중첩도 측정 공정시 사용함으로써 반도체소자의 중첩도를 정확하게 측정할 수 있도록 하여 반도체소자의 제조공정을 용이하게 실시할 수 있도록 하는 기술이다.

Description

웨이퍼 정렬방법{Method for aligning wafer }
본 발명은 웨이퍼 정렬방법에 관한 것으로, 특히 반도체소자의 노광 장비에서 하부층의 정렬에 대한 정보를 얻고자 웨이퍼 상에 형성된 정렬마크 중 잡 파일 ( job file )에서 임의의 정렬마크를 몇 개 선택하여 정렬도를 측정하는 기술에 관한 것이다.
현재 노광장비의 웨이퍼 정렬 알고리즘 ( algorithm ) 은 웨이퍼의 전 다이 ( die ) 마다 형성되어 있는 웨이퍼 정렬 마크 들 중 임의로 선택된 정렬마크들, 즉 잡 파일에서 선택된 정렬마크들을 웨이퍼 정렬 센서가 특정하여 하부층에 대한 옵셋 ( offset ), 웨이퍼 크기 ( wafer scale ), 올소고널리티 ( othogonality ) 및 웨이퍼 회전 ( wafer rotation ) 등의 정렬에 대한 정보를 계산, 이를 웨이퍼 노광시 적용하게 된다.
그런데, 선택된 정렬마크 중 하나만 결함이 있더라도 심하게 손상되어 웨이퍼 정렬 센서에서 신호가 검출되지 않거나 측정된 값이 너무 커서 계산된 하부층의 정렬정보, 예를들면 옵셋 ( offset ), 웨이퍼 크기 ( wafer scale ), 올소고널리티 ( othogonality ) 및 웨이퍼 회전 ( wafer rotation ) 등이 장비에 세팅된 리미트 ( limit ) 값을 넘지 않는 한 그대로 웨이퍼 정렬에 반영되어 정렬도를 저하시키는 문제점이 유발된다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위하여, 화상처리에 의한 웨이퍼 정렬방법에서 이미지 치환 방식에 의해 얻어진 양질의 웨이퍼 정렬마크들을 사용하여 중첩 정확도를 향상시킬 수 있는 웨이퍼 정렬방법을 제공하는데 그 목적이 있다.
이상의 목적을 달성하기 위해 본 발명에 따른 웨이퍼 정렬방법은,
(a) 노광장비에 제1웨이퍼를 정렬하는 단계와,
(b) 상기 제1웨이퍼의 정렬마크 중에서 무결함의 웨이퍼 정렬마크 하나를 선택하고 상기 선택된 웨이퍼 정렬마크를 그레이 레벨 데이터화한 레퍼런스 이미지를 잡 파일 상에 저장하는 단계와,
(c) 제2웨이퍼를 탑재하고 상기 제2웨이퍼에 형성된 정렬마크들을 각각 그레이 레벨 데이터화하여 정렬마크 이미지로 저장하는 단계와,
(d) 상기 레퍼런스 이미지와 정렬마크 이미지를 픽셀 단위로 비교하여 매칭 밸류 ( matching value )를 각각 산출하는 단계와,
(e) 상기 매칭 밸류와 상기 노광장비에 세팅된 최소 밸류 ( minimum value ) 를 각각 비교하는 단계와,
(f) 상기 매칭 밸류가 상기 최소 밸류보다 작은 해당 정렬마크 이미지를 레퍼런스 이미지로 각각 치환하는 단계와,
(g) 웨이퍼 정렬 센서를 이용하여 하부층과의 정렬 정보를 확보하는 단계를 포함하는 것과,
(a) 단계의 상기 제1웨이퍼는 샘플 웨이퍼이고, (c) 단계의 제2웨이퍼는 실제 사용되는 웨이퍼인 것과,
(b) 단계에서 상기 레퍼런스 이미지는 상기 잡 파일 상의 (0,0) 포지션 ( position )으로 이동되어 저장된 것과,
(d) 단계에서 상기 픽셀은 0.62 ㎛2 이상의 크기로 형성하는 것과,
상기 레퍼런스 이미지 및 정렬마크 이미지는 각각 8 비트그레이 레벨 이미지인 것과,
(d) 단계에서 상기 매칭 밸류의 산출 방법은 레퍼런스 이미지에 포함된 픽셀의 그레이 레벨 값에서 정렬마크 이미지에 포함된 픽셀의 그레이 레벨 값을 마이너스한 값이 영(zero)인 픽셀의 비율을 수치화하여 산출하는 단계를 더 포함하는 것을 특징으로 한다.
한편, 본 발명의 원리는 다음과 같다.
먼저, 노광공정의 잡 파일 작성시 선택된 웨이퍼 정렬마크들 중에서 결함이 없고 프로파일이 좋은 정렬마크를 선택해 이를 그레이 레벨 ( gray level ) 화하여 그레이 레벨 데이터로 레퍼런스 이미지 ( reference image )를 저장하고, 실제 웨이퍼 노광공정 전에 웨이퍼 정렬 실행시 노광 잡 파일에서 선택된 각각의 웨이퍼 정열마크들을 그레이 레벨화하여 그레이 레벨 데이터로 이미지화하고 이를 상기 레퍼런스 이미지와 비교하여 웨이퍼 정렬마크에 결함이 있거나 프로파일이 불량하여 레퍼런스 이미지와 크게 차이가 나는 웨이퍼 정렬 마크가 발생하는 경우, 문제가 발생한 웨이퍼 정렬마크의 위치 정보는 그대로 두고 잡 파일에 저장된 상기 레퍼런스 정렬마크의 이미지로 이미지만을 치환하고, 상기 레퍼런스 정렬마크로 선택된 정렬마크 이외의 웨이퍼 정렬마크들을 모두 상기 레퍼런스 정렬마크와 비교하여 문제가 있는 경우는 모두 상기 레퍼런스 정렬마크로 치환함으로써 웨이퍼 정렬 센서를 이용한 웨이퍼 정렬을 실시하여 하부층 ( sub layer )의 정렬 정보를 보다 정확하게 얻을 수 있어 중첩 정확도 ( overlay accuracy )를 향상시킬 수 있도록 한 것이다.
이하, 첨부된 도면을 참고로 하여 본 발명을 상세히 설명하면 다음과 같다.
도 1 내지 도 3 은 본 발명에 따른 웨이퍼 정렬방법을 설명하기 위한 흐름도 및 평면도이다.
도 1 은 본 발명에 따른 웨이퍼 정렬방법을 도시한 흐름도로서, 레퍼런스 이미지 비교 및 치환을 이용한 화상 처리 웨이퍼 정렬 알고리즘을 도시한 것이다.
먼저, 100 단계에서, 레퍼런스 이미지를 선택하기 위한 웨이퍼 정렬을 시작한다.
110 단계에서, 노광장비에 임의의 샘플 웨이퍼를 탑재하고 잡 파일에서 웨이퍼 정렬마크 "n"개(단, n은 자연수)를 선택한다. 이때, 상기 선택된 정렬마크는 전체 다이( die )에서 선택된 것이다.
120 단계에서, 상기 110 단계에서 선택된 웨이퍼 정렬마크 중에서 결함이 없고 프로파일이 양호한 웨이퍼 정렬마크 하나를 선택하고, 선택된 정렬마크를 그레이 레벨화하여 레퍼런스 이미지로 형성하고 이를 상기 노광장비의 잡 파일 상에 저장한다.
이때, 상기 레퍼런스 이미지는 상기 잡 파일 상에 저장할 때 상기 노광장비가 지정하는 (0,0) 포지션 ( position )으로 이동시켜 저장한다.
130 단계에서, 실제 사용될 웨이퍼를 상기 노광장비에 탑재한다.
140 단계에서, m = 0 로 정의한다. 이때, 상기 m 은 상기 레퍼런스 이미지와 비교되는 웨이퍼 정렬마크의 개수이다.
150 단계에서, m = m + 1 로 정의한다.
160 단계에서, 상기 130 단계에서 탑재된 웨이퍼 정렬마크와 상기 레퍼런스 이미지가 비교된 숫자 "m" 이 상기 130 단계에서 탑재된 웨이퍼 정렬마크의 전체 숫자(X)보다 크면 "YES"로 처리되어 200 단계로 진행하고, 작거나 같으면 "NO"로 처리하여 170 단계로 진행시킨다.
170 단계에서, 상기 탑재된 웨이퍼의 X 개 정렬마크 중에서 선택된 웨이퍼 정렬마크와 상기 레퍼런스 이미지를 비교하여 매칭 밸류 ( matching value ) 를 산출한다.
180 단계에서, 노광장비에 세팅된 최소 밸류 ( minimum value ) 와 상기 매칭 밸류의 크기를 비교하여 상기 매칭 밸류가 상기 최소 밸류보다 크거나 같은 경우는 "YES"로 처리되어 150 단계로 진행하고, 작은 경우는 "NO"로 처리된 불량 정렬마크들은 190 단계로 진행한다.
190 단계에서, 상기 180 단계에서 "NO"로 처리된 불량 웨이퍼 정렬마크의 이미지를 상기 레퍼런스 이미지로 치환하고, 150 단계로 한다. 이때, 상기 불량 웨이퍼 정렬마크의 위치정보는 그대로 유지하며 상기 위치정보에 레퍼런스 이미지만을 치환한다.
상기 180 단계 또는 190 단계에서 상기 150 단계로 이동하면, 비교된 정렬마크 숫자 m 의 숫자에 1을 더하고 160 단계로 진행하고, 170 및 180 의 단계를 거쳐 150 단계로 순환하거나 170, 180 및 190 의 단계를 거쳐 150 단계로 순환하게 된다.
이때, 상기 150∼180 단계 또는 150∼190 단계로 순환하여 상기 150 단계에서 처리된 정렬마크의 숫자 m 이 x 보다 크게 되면 200 단계로 진행한다.
200 단계에서, 상기 190 단계에서 치환된 임의의 정렬마크를 포함한 X 개의 웨이퍼 정렬마크를 웨이퍼 정렬 센서로 측정하여 하부층과의 중첩 정확도를 측정함으로써 정렬 정보를 확보한다.
210 단계에서, 노광공정을 실시한다.
도 2a 내지 도 2c 는 상기 도 1 의 170 단계와 180 단계를 도시한 구체적으로 도시한 평면도이다.
도 2a를 참조하면, 상기 도 1 의 110 및 120 단계에서 n 개의 웨이퍼 정렬마크를 선택하고 이들 중에서 제1정렬마크(13)를 선택한다.
이때, 상기 제1정렬마크(13)는 위치를 나타내는 기준선(11)과 일정거리 이격된 중심점을 갖는다. 상기 기준선(11)은 노광장비에 설정된 것으로, 중심이 (0,0) 포지션으로 정해진 것이다.
여기서, 상기 제1정렬마크(13)는 결함이 없고 프로파일이 양호한 정렬마크가 선택된 것이다.
그 다음, 상기 제1정렬마크(13)를 픽셀당 256 레벨, 즉 8 비트 ( bit ) 의 그레이 레벨 데이터로 이미지화시키고 이를 상기 기준선(11)의 (0,0) 위치로 이동시켜 중심이 이동된 레퍼런스 이미지(15)를 형성한다.
이때, 상기 레퍼런스 이미지(15)는 웨이퍼 정렬마크의 패턴 크기가 크므로 쓰루풋 ( throughput ) 에 지장이 없도록 0.62 ㎛2 이상 크기의 픽셀 ( pixel size ) (17)로 형성한다.
도 2b를 참조하면, 상기 130 단계에서 탑재된 웨이퍼의 정렬마크 중에서 임의의 하나인 제2정렬마크(19)를 선택한다.
그 다음, 상기 제2정렬마크(19)의 이미지는 1 바이트의 그레이 레벨 데이터로 이미지화시키고 이를 상기 제2정렬마크(19)의 이미지를 상기 레퍼런스 이미지(15)가 저장된 (0,0) 위치로 이동시킨다.
도 2c를 참조하면, 상기 (0,0) 위치로 이동된 상기 제2정렬마크(19)의 이미지(22)와 상기 레퍼런스 이미지(15)의 그레이 레벨 데이터(21)를 픽셀 단위로 비교하여 레벨 값이 차이가 있는 픽셀(23)과 차이없는 픽셀(25)을 구분한다.
그리고, 상기 차이가 있는 픽셀(23)의 개수와 차이가 없는 픽셀(25)의 개수를 비교하여 전체 픽셀 수에 대해 상기 차이가 없는 픽셀(25)이 차지하는 정도, 즉 매칭 밸류를 산출한다.
여기서, 상기 차이가 없는 픽셀(25)은 상기 레퍼런스 이미지(15)의 그레이 레벨 데이터에서 상기 제2정렬마크 이미지(22)를 마이너스하는 경우 그 값이 영(zero)가 나오고, 상기 차이가 있는 픽셀(25)은 상기 레퍼런스 이미지(15)의 그레이 레벨 데이터에서 상기 제2정렬마크 이미지(22)를 마이너스하는 경우 그 값으로 영(zero)이 나오지 않는 경우를 말한다.
예를 들어, 상기 차이가 없는 픽셀(25)의 숫자가 1000 개이고 상기 차이가 있는 픽셀(23)의 숫자가 300 개인 경우, 상기 레퍼런스 이미지와 매칭된 숫자가 700 개이므로 매칭 밸류는 다음과 같다.
먼저, (1000-300)/1000 × 100 % = 70 % 로 매칭된 이미지 숫자를 퍼센트로 표시하고 여기에 10을 곱하여 수치화시킴으로써 매칭 밸류 700을 구한다.
도 3 은 상기 도 1 의 170, 180, 190, 150, 160 및 200 단계 순으로 레퍼런스 정렬마크(15)를 치환하고 이를 이용한 정렬 정보를 확보하는 것을 도시한 평면도이다.
먼저, 상기 도 2b 에 도시된 바와 같이 상기 130 단계에서 탑재된 웨이퍼에 형성된 제2정렬마크(19)를 1 바이트의 그레이 레벨 데이터로 이미지화시켜 제2 정렬마크 이미지(22)를 형성한다.
상기 제2정렬마크 이미지(22)를 노광장비의 (0,0) 위치로 이동시킨다. 이때, 위치 이동은 잡 파일 상에서 이동된 것이다.
그리고, 상기 제2정렬마크 이미지(22)를 상기 레퍼런스 이미지(15)로 치환하고 이를 상기 제2정렬마크(19)의 위치로 이동시킨다.
후속 공정으로, 상기 200 단계에서 웨이퍼 정렬도를 측정한다.
이상에서 설명한 바와 같이 본 발명에 따른 웨이퍼 정렬방법은, 결함 및 프로파일이 양호한 웨이퍼 정렬마크를 이용하여 결함을 갖는 정렬마크가 수정된 상태로 화상처리를 이용한 웨이퍼 정렬을 실시할 수 있도록 하여 중첩 정확도를 향상시킬 수 있는 효과를 제공한다.
도 1 은 본 발명에 따른 웨이퍼 정렬방법을 도시한 흐름도.
도 2 는 상기 도 1 에서의 매칭 밸류 ( matching value ) 산출방법을 도시한 평면도.
도 3 은 레퍼런스 정렬마크의 치환과 이를 이용한 웨이퍼 정렬 정보를 확보하는 단계를 도시한 평면도.
< 도면의 주요 부분에 대한 부호의 설명 >
11 : 잡 파일 상의 (0,0) 위치 13 : 제1정렬마크
15 : 레퍼런스 이미지 17 : 픽셀
19 : 제2정렬마크 21 : 그레이 레벨 데이터
22 : 제2정렬마크 이미지
23 : 그레이 레벨 데이터 차이가 있는 부분
25 : 그레이 레벨 데이터 차이가 없는 부분
27 : 치환된 레퍼런스 정렬마크의 이미지

Claims (6)

  1. (a) 노광장비에 제1웨이퍼를 정렬하는 단계와,
    (b) 상기 제1웨이퍼의 정렬마크 중에서 무결함의 웨이퍼 정렬마크 하나를 선택하고 상기 선택된 웨이퍼 정렬마크를 그레이 레벨 데이터화한 레퍼런스 이미지를 잡 파일 상에 저장하는 단계와,
    (c) 제2웨이퍼를 탑재하고 상기 제2웨이퍼에 형성된 정렬마크들을 각각 그레이 레벨 데이터화하여 정렬마크 이미지로 저장하는 단계와,
    (d) 상기 레퍼런스 이미지와 정렬마크 이미지를 픽셀 단위로 비교하여 매칭 밸류 ( matching value )를 각각 산출하는 단계와,
    (e) 상기 매칭 밸류와 상기 노광장비에 세팅된 최소 밸류 ( minimum value ) 를 각각 비교하는 단계와,
    (f) 상기 매칭 밸류가 상기 최소 밸류보다 작은 해당 정렬마크 이미지를 레퍼런스 이미지로 각각 치환하는 단계와,
    (g) 웨이퍼 정렬 센서를 이용하여 하부층과의 정렬 정보를 확보하는 단계를 포함하는 것을 특징으로 하는 웨이퍼 정렬방법.
  2. 제 1 항에 있어서,
    (a) 단계의 상기 제1웨이퍼는 샘플 웨이퍼이고, (c) 단계의 제2웨이퍼는 실제 사용되는 웨이퍼인 것을 특징으로 하는 웨이퍼 정렬방법.
  3. 제 1 항에 있어서,
    (b) 단계에서 상기 레퍼런스 이미지는 상기 잡 파일 상의 (0,0) 포지션 ( position )으로 이동되어 저장된 것을 특징으로 하는 웨이퍼 정렬방법.
  4. 제 1 항에 있어서,
    (d) 단계에서 상기 픽셀은 0.62 ㎛2 이상의 크기로 형성하는 것을 특징으로 하는 웨이퍼 정렬방법.
  5. 제 1 항에 있어서,
    상기 레퍼런스 이미지 및 정렬마크 이미지는 각각 8 비트그레이 레벨 이미지인 것을 특징으로 하는 웨이퍼 정렬방법.
  6. 제 1 항에 있어서,
    (d) 단계에서 상기 매칭 밸류의 산출 방법은 레퍼런스 이미지에 포함된 픽셀의 그레이 레벨 값에서 정렬마크 이미지에 포함된 픽셀의 그레이 레벨 값을 마이너스한 값이 영(zero)인 픽셀의 비율을 수치화하여 산출하는 단계를 더 포함하는 것을 특징으로 하는 웨이퍼 정렬방법.
KR1020040012775A 2004-02-25 2004-02-25 웨이퍼 정렬방법 KR100650814B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020040012775A KR100650814B1 (ko) 2004-02-25 2004-02-25 웨이퍼 정렬방법
US10/998,816 US7123362B2 (en) 2004-02-25 2004-11-30 Method for aligning wafer
TW093137829A TWI247197B (en) 2004-02-25 2004-12-07 Method for aligning wafer
CNB2004101049295A CN1329951C (zh) 2004-02-25 2004-12-24 对齐晶片的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040012775A KR100650814B1 (ko) 2004-02-25 2004-02-25 웨이퍼 정렬방법

Publications (2)

Publication Number Publication Date
KR20050087149A true KR20050087149A (ko) 2005-08-31
KR100650814B1 KR100650814B1 (ko) 2006-11-27

Family

ID=34858848

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040012775A KR100650814B1 (ko) 2004-02-25 2004-02-25 웨이퍼 정렬방법

Country Status (4)

Country Link
US (1) US7123362B2 (ko)
KR (1) KR100650814B1 (ko)
CN (1) CN1329951C (ko)
TW (1) TWI247197B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101373930B1 (ko) * 2008-11-14 2014-03-12 우시오덴키 가부시키가이샤 얼라인먼트 마크의 검출 방법 및 장치
KR20170045483A (ko) * 2015-10-19 2017-04-27 주식회사 원익아이피에스 기판 얼라인 방법 및 장치

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100586032B1 (ko) * 2004-07-26 2006-06-01 삼성전자주식회사 기판 정렬 방법 및 장치, 이를 이용한 기판의 패턴 검사방법 및 장치
US7592817B2 (en) * 2007-07-17 2009-09-22 International Business Machines Corporation Alignment correction system and method of use
KR20120000846A (ko) * 2010-06-28 2012-01-04 삼성전자주식회사 웨이퍼의 정렬 방법 및 공정 모니터링 방법
US8489225B2 (en) * 2011-03-08 2013-07-16 International Business Machines Corporation Wafer alignment system with optical coherence tomography
US9735036B2 (en) * 2011-08-19 2017-08-15 Cognex Corporation System and method for aligning a wafer for fabrication
US9360778B2 (en) 2012-03-02 2016-06-07 Taiwan Semiconductor Manufacturing Company, Ltd. System and method for lithography patterning
US9548231B2 (en) 2013-06-05 2017-01-17 Persimmon Technologies, Corp. Robot and adaptive placement system and method
KR101561786B1 (ko) 2014-10-24 2015-10-19 세메스 주식회사 웨이퍼 이미지 정렬 방법 및 웨이퍼 검사 방법
WO2018121987A1 (en) * 2016-12-28 2018-07-05 Asml Holding N.V. Metrology tool and method of using the same

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5696835A (en) * 1994-01-21 1997-12-09 Texas Instruments Incorporated Apparatus and method for aligning and measuring misregistration
JPH1070062A (ja) 1996-08-26 1998-03-10 Fuji Xerox Co Ltd アライメント装置及びアライメントマークの検出方法
JPH10206120A (ja) 1997-01-27 1998-08-07 Sony Corp 重ね合わせ測定器
WO2000019497A1 (fr) * 1998-09-30 2000-04-06 Nikon Corporation Procede d'alignement et procede pour l'obtention d'un dispositif au moyen du procede d'alignement
JP2001168013A (ja) * 1999-12-10 2001-06-22 Nec Corp 電子線露光方法
KR100498706B1 (ko) * 2003-02-04 2005-07-01 동부아남반도체 주식회사 이미지 프로세싱을 이용한 웨이퍼 정렬 방법
KR100514169B1 (ko) * 2003-07-07 2005-09-09 삼성전자주식회사 웨이퍼의 정렬 방법 및 장치

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101373930B1 (ko) * 2008-11-14 2014-03-12 우시오덴키 가부시키가이샤 얼라인먼트 마크의 검출 방법 및 장치
KR20170045483A (ko) * 2015-10-19 2017-04-27 주식회사 원익아이피에스 기판 얼라인 방법 및 장치

Also Published As

Publication number Publication date
CN1329951C (zh) 2007-08-01
US7123362B2 (en) 2006-10-17
TWI247197B (en) 2006-01-11
CN1661771A (zh) 2005-08-31
TW200528933A (en) 2005-09-01
KR100650814B1 (ko) 2006-11-27
US20050185183A1 (en) 2005-08-25

Similar Documents

Publication Publication Date Title
JP7265592B2 (ja) 多層構造体の層間のオーバレイを測定する技法
KR100650814B1 (ko) 웨이퍼 정렬방법
KR20120068128A (ko) 패턴의 결함 검출 방법 및 이를 수행하기 위한 결함 검출 장치
US7133549B2 (en) Local bias map using line width measurements
JP6529590B2 (ja) ウェハにおける臨界寸法問題及びパターン不良の干渉法を用いた予測及び制御
US9589086B2 (en) Method for measuring and analyzing surface structure of chip or wafer
CN107768267B (zh) 重复性缺陷的筛选方法
JP2008165198A (ja) パターン検査装置、及び、パターン検査方法
KR20220019717A (ko) 기판 검사 장치, 기판 검사 시스템 및 기판 검사 방법
JP2004228327A (ja) アライメント方法及び装置並びに露光装置
US6532310B1 (en) Removing noise caused by artifacts from a digital image signal
CN110763696A (zh) 用于晶圆图像生成的方法和系统
US20120106827A1 (en) Wafer inspection method
JP2008058090A (ja) パターン評価方法およびプログラム
JP2006275611A (ja) 試料検査装置、試料検査方法及びプログラム
JP4243268B2 (ja) パターン検査装置、及びパターン検査方法
KR20170105024A (ko) 사전 정렬 측정 장치 및 방법
JP4772815B2 (ja) 補正パターン画像生成装置、パターン検査装置および補正パターン画像生成方法
JP2008046012A (ja) 欠陥検出装置および欠陥検出方法
JP4791998B2 (ja) パターン形状評価方法およびプログラム
US7127359B2 (en) Real-time mathematical model for wafer spin defect detection and for misalignment analyses
JP2006242681A (ja) 外観検査装置
JP2022166688A (ja) 処理システム、処理方法、計測装置、基板処理装置及び物品の製造方法
US20050097764A1 (en) Enhanced visibility of overlay measurement marks
WO2023286518A1 (ja) デブリ判定方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111024

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20121022

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee