KR20050086991A - 포토리쏘그래피 공정 - Google Patents

포토리쏘그래피 공정 Download PDF

Info

Publication number
KR20050086991A
KR20050086991A KR1020040012163A KR20040012163A KR20050086991A KR 20050086991 A KR20050086991 A KR 20050086991A KR 1020040012163 A KR1020040012163 A KR 1020040012163A KR 20040012163 A KR20040012163 A KR 20040012163A KR 20050086991 A KR20050086991 A KR 20050086991A
Authority
KR
South Korea
Prior art keywords
photolithography process
pattern
photoresist
wafer edge
exposure
Prior art date
Application number
KR1020040012163A
Other languages
English (en)
Inventor
문승찬
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020040012163A priority Critical patent/KR20050086991A/ko
Publication of KR20050086991A publication Critical patent/KR20050086991A/ko

Links

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G03F7/2022—Multi-step exposure, e.g. hybrid; backside exposure; blanket exposure, e.g. for image reversal; edge exposure, e.g. for edge bead removal; corrective exposure
    • G03F7/2026—Multi-step exposure, e.g. hybrid; backside exposure; blanket exposure, e.g. for image reversal; edge exposure, e.g. for edge bead removal; corrective exposure for the removal of unwanted material, e.g. image or background correction
    • G03F7/2028—Multi-step exposure, e.g. hybrid; backside exposure; blanket exposure, e.g. for image reversal; edge exposure, e.g. for edge bead removal; corrective exposure for the removal of unwanted material, e.g. image or background correction of an edge bead on wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

본 발명은 포토리쏘그래피(photolithography) 공정에 관한 것으로서, 보다 상세하게는 ArF 또는 F2를 광원으로 사용하는 포토리쏘그래피 공정에 있어서, 웨이퍼 가장자리의 더미 다이 상부의 감광막을 소정의 노광 에너지로 노광하여 수산화기를 발생시키는 단계; 및 상기 감광막을 현상하여 감광막 패턴을 형성하고, 상기 감광막 패턴을 마스크로 식각 공정을 수행하는 단계를 포함하는 포토리쏘그래피 공정에 관한 것이다. 본 발명의 공정을 이용하면 노광이 되지 않는 웨이퍼 가장자리 지역을 부분적으로 노광하여 현상액에 대한 레지스트의 용해도를 향상시킴으로써 인접한 실제 다이의 현상 공정 불량을 개선시키는 동시에 웨이퍼 가장자리 더미(dummy) 지역에는 최초에 의도한대로 잔류 레지스트막을 형성함으로서 공정을 안정화시킬 수 있게 된다.

Description

포토리쏘그래피 공정{Photolithography Process}
본 발명은 포토리쏘그래피(photolithography) 공정에 관한 것으로서, 보다 상세하게는 ArF 또는 F2를 광원으로 사용하는 포토리쏘그래피 공정에 있어서, 웨이퍼 가장자리의 더미 다이 상부의 감광막을 소정의 노광 에너지로 노광하여 수산화기를 발생시키는 단계; 및 상기 감광막을 현상하여 감광막 패턴을 형성하고, 상기 감광막 패턴을 마스크로 식각 공정을 수행하는 단계를 포함하는 포토리쏘그래피 공정에 관한 것이다.
포토레지스트와 현상액간의 용해도(wettibility)는 포토레지스트 물질의 고유 물성, 현상액내에 계면 활성제의 포함 여부 및 포토레지스트의 노광 여부 등에 따라 많은 영향을 받게 된다. 이와 관련하여, 파장 365 nm에서 반응하는 I-선 포토레지스트 및 248 nm에서 반응하는 KrF 포토레지스트의 경우에는 원재료(raw material)에 대한 선택의 폭이 넓기 때문에 현상액의 종류 및/또는 포토레지스트의 노광 유무에 따른 현상액의 용해도에 대한 영향을 거의 무시할 수 있다. 그러나, 193 nm에 반응하는 ArF 포토레지스트 및 157 nm에 반응하는 F2 포토레지스트의 경우에는 단파장의 노광 빛에 대한 흡수계수가 작으며 광 투과율이 큰 원재료에 대한 선택의 폭이 점점 좁아지기 때문에, 상대적으로 현상 공정시 현상액에 대한 용해도가 크게 떨어지는 것이 중요한 문제가 된다.
레지스트 노광시 레지스트에서 수산화기(-OH)를 포함하는 산이 발생하여 현상액의 수산화기와 쉽게 반응하기 때문에 현상액에 대한 레지스트의 용해도가 크게 개선되는데, 웨이퍼 가장자리(edge) 부위에 미노광 지역이 존재할 경우에는 상기 미노광된 레지스트 부위에서 현상액의 용해도가 급격히 감소하여 인접 노광 지역에 있는 실제 다이(die)까지 현상 불량을 유발하는 원인이 될 수 있다. 도 1을 참조하면, SNC 층의 웨이퍼 가장자리 지역의 미노광 부위에서 현상액 용해도의 저하 현상이 발생함으로 인하여 인접 다이의 실제 패턴 현상이 불량하게 됨을 알 수 있다.
반도체 공정 가운데 패터닝을 실시하는 포토(photo) 공정에서 마스크를 사용하여 웨이퍼에 패터닝을 노광하는 맵핑(mapping) 과정은 도 2에 도시한 바와 같이 웨이퍼 전면을 노광하는 경우(A)와, 웨이퍼 가장자리 지역의 일부를 제외시키는 경우(B)로 나누어 질 수 있으며, 각 층별 맵핑은 전체 공정의 집적(process integration) 정도를 고려하여 결함 발생 억제 등의 장단점을 파악한 후 선별 사용하게 된다. DRAM 공정의 경우, 소자분리막, 게이트, LPC 및 비트라인 등은 통상적으로 전면 노광을 실시하게 되며, SNC 및 캐패시터 노드 패터닝 시에는 후속 공정에서 결함이 발생하는 것을 억제하기 위하여 웨이퍼 가장자리 지역에 노광을 실시하지 않게 된다.
한편, 도 3에 도시된 바와 같이 KrF 용 레지스트는 통상적으로 분자 구조 내에 OH 기가 포함되어 있기 때문에(A 참조) 기본적으로 현상액에 대한 우수한 용해도를 가지게 되는 반면에, ArF 용 레지스트의 경우에는 통상적으로 OH 기가 포함되어 있지 않기 때문에(B 참조) 포토레지스트 코팅후 미노광 상태에서는 현상액에 대한 용해도가 현저하게 떨어지게 되며, 노광시에는 노광중에 발생 한 OH 기가 현상액과 쉽게 반응함으로써 용해도가 개선되게 된다. 따라서, 상기에서 기술한 바와 같이 ArF 패터닝 공정시에는 웨이퍼 가장자리 부위에 미노광 지역이 존재함으로써 SNC 및 캐패시터 패터닝시 현상 불량이 발생하게 되며, 상대적으로 전면 노광을 실시하는 소자분리막, 게이트, LPC 및 비트라인 등의 경우에는 용해도가 개선되어 현상 불량이 발생하지 않게 된다.
본 발명은 상기와 같은 웨이퍼 가장자리에 대한 종래 노광 공정시의 문제점을 해결하기 위하여 안출된 것으로서, 상기 부위에 부분적인 노광(partial exposure)을 실시하여 레지스트 표면에 수산화기를 포함하는 산을 발생시켜 현상 공정시 용해도를 개선시킴으로써 인접한 실제 다이의 현상 공정시의 불량을 개선할 수 있는 포토리쏘그래피 공정을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위하여, 본 발명은 ArF 또는 F2를 광원으로 사용하는 포토리쏘그래피 공정에 있어서, 웨이퍼 가장자리의 더미 다이 상부의 감광막을 소정의 노광 에너지로 노광하여 수산화기를 발생시키는 단계; 및 상기 감광막을 현상하여 감광막 패턴을 형성하고, 상기 감광막 패턴을 마스크로 식각 공정을 수행하는 단계를 포함하는 포토리쏘그래피 공정을 제공한다.
이하, 본 발명을 상세히 설명한다.
본 발명은
1) ArF 또는 F2를 광원으로 사용하는 포토리쏘그래피 공정에 있어서, 웨이퍼 가장자리의 더미 다이 상부의 감광막을 소정의 노광 에너지로 노광하여 수산화기를 발생시키는 단계; 및
2) 상기 감광막을 현상하여 감광막 패턴을 형성하고, 상기 감광막 패턴을 마스크로 식각 공정을 수행하는 단계를 포함하는 포토리쏘그래피 공정을 제공한다.
상기에서, 감광막 패턴은 SNC(저장전극 노드 콘택) 패턴, 저장전극 노드 패턴, 메탈 콘택 패턴 및 메탈 레이어 패턴으로 구성된 군으로부터 선택될 수 있으며, 이 중에서 SNC 패턴 또는 저장전극 노드 패턴인 것이 바람직하다. 상기 지역을 부분적으로 노광시킬 때, 노광 에너지는 비 더미 다이 노광시 노광 에너지의 1/10 내지 1/100 정도 되는 아주 작은 에너지로 노광하는 것이 바람직하며, 구체적으로는 2 내지 30 mJ/㎠ 범위의 광원 세기를 가지는 것이 바람직하다.
상기에서 살펴본 바와 같이, 본 발명의 방법에 의하면 SNC 및/또는 캐패시터 노드 패터닝시에도 소자분리막, 게이트, LPC(랜딩 플러그 콘택) 및 비트라인 등에서와 동일한 웨이퍼 맵핑을 사용하여 웨이퍼 가장자리 지역의 더미 다이(dummy die)에 대하여 부분적인 노광을 실시함으로써 레지스트 표면에 수산화기를 포함하는 산을 발생시키고, 결과적으로 현상 공정시 상기 지역에 존재하는 레지스트의 용해도를 개선시켜 인접한 실제 다이의 현상 공정 불량을 개선시키는 동시에 웨이퍼 가장자리 더미 지역에는 최초에 의도한대로 잔류 레지스트막을 형성함으로서 공정을 안정화시킬 수 있게 됨으로써, CD (critical dimension)의 균일성 개선에 유용하게 사용될 수 있다.
도 1은 미노광 부위에서의 패턴이 불량하게 된 결과를 보여주는 사진이고,
A ; 저배율 사진, B ; 고배율 사진
도 2는 전면 노광(A) 및 일부지역을 제외한 노광(B)시 웨이퍼 상에 노광되는 부위(청색선)를 보여주는 모식도이고,
도 3은 KrF(매우 친수성, A) 및 ArF(매우 소수성, B) 레지스트에 사용되는 대표적인 포토레지스트 공중합체 분자의 구조식이다.

Claims (5)

1) ArF 또는 F2를 광원으로 사용하는 포토리쏘그래피 공정에 있어서, 웨이퍼 가장자리의 더미 다이 상부의 감광막을 소정의 노광 에너지로 노광하여 수산화기를 발생시키는 단계; 및
2) 상기 감광막을 현상하여 감광막 패턴을 형성하고, 상기 감광막 패턴을 마스크로 식각 공정을 수행하는 단계를 포함하는 포토리쏘그래피 공정.
제 1항에 있어서, 상기 감광막 패턴은 SNC 패턴, 저장전극 노드 패턴, 메탈 콘택 패턴 및 메탈 레이어 패턴으로 구성된 군으로부터 선택되는 것을 특징으로 하는 포토리쏘그래피 공정.
제 1항에 있어서, 상기 식각 공정은 SNC 또는 저장전극 노드 패터닝 공정인 것을 특징으로 하는 포토리쏘그래피 공정.
제 1항에 있어서, 상기 노광 에너지는 비 더미 다이 노광시 노광 에너지의 1/10 내지 1/100 인 것을 특징으로 하는 포토리쏘그래피 공정.
제 4항에 있어서, 상기 노광 에너지는 2 내지 30 mJ/㎠ 범위인 것을 특징으로 하는 포토리쏘그래피 공정.
KR1020040012163A 2004-02-24 2004-02-24 포토리쏘그래피 공정 KR20050086991A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040012163A KR20050086991A (ko) 2004-02-24 2004-02-24 포토리쏘그래피 공정

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040012163A KR20050086991A (ko) 2004-02-24 2004-02-24 포토리쏘그래피 공정

Publications (1)

Publication Number Publication Date
KR20050086991A true KR20050086991A (ko) 2005-08-31

Family

ID=37270331

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040012163A KR20050086991A (ko) 2004-02-24 2004-02-24 포토리쏘그래피 공정

Country Status (1)

Country Link
KR (1) KR20050086991A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114420560A (zh) * 2022-01-13 2022-04-29 杭州赛晶电子有限公司 一种采用蜂窝状光刻版和刀刮法的gpp二极管芯片生产工艺

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114420560A (zh) * 2022-01-13 2022-04-29 杭州赛晶电子有限公司 一种采用蜂窝状光刻版和刀刮法的gpp二极管芯片生产工艺
CN114420560B (zh) * 2022-01-13 2023-12-08 杭州赛晶电子有限公司 一种采用蜂窝状光刻版和刀刮法的gpp二极管芯片生产工艺

Similar Documents

Publication Publication Date Title
US9012132B2 (en) Coating material and method for photolithography
US6569778B2 (en) Method for forming fine pattern in semiconductor device
KR100268292B1 (ko) 혼성포토레지스트조성물과그제조방법상기조성물을이용한집적회로칩의제조방법및이방법에의해제조된집적회로칩
US20040069745A1 (en) Method for preventing the etch transfer of sidelobes in contact hole patterns
JP2010244041A (ja) 二重露光プロセスにおけるレジスト・パターンの限界寸法変動を緩和する方法
JP2000315647A (ja) レジストパターン形成方法
US7662542B2 (en) Pattern forming method and semiconductor device manufacturing method
JP2004266270A (ja) 微細パターン形成方法
KR20040094706A (ko) 이중 파장을 이용한 자기정렬 패턴 형성 방법
US6632582B2 (en) Pattern formation material and pattern formation method
US6420101B1 (en) Method of reducing post-development defects in and around openings formed in photoresist by use of non-patterned exposure
JP2010156819A (ja) 半導体装置の製造方法
KR20050086991A (ko) 포토리쏘그래피 공정
US7029827B2 (en) Pattern formation method
JP2013057877A (ja) パターン形成方法
JP2000029226A (ja) フォトレジストシステム
KR101168393B1 (ko) 이중 노광 공정을 이용한 미세 패턴 형성 방법
JP2005072230A (ja) パターン形成方法
KR100819647B1 (ko) 반도체 소자의 제조 방법
JP4417090B2 (ja) パターン形成方法、マスクおよび露光装置
JP5008275B2 (ja) 液浸リソグラフィ・プロセスとそのプロセス用構造
KR19980028359A (ko) 반도체소자의 미세 패턴 제조방법
KR100808050B1 (ko) 불화아르곤 노광원을 이용한 패턴 형성 방법
US6576398B2 (en) Pattern formation material and method
KR100272519B1 (ko) 반도체소자의 패터닝방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid