KR20050076646A - 전자부품내장회로기판의 제조방법 - Google Patents

전자부품내장회로기판의 제조방법 Download PDF

Info

Publication number
KR20050076646A
KR20050076646A KR1020050004540A KR20050004540A KR20050076646A KR 20050076646 A KR20050076646 A KR 20050076646A KR 1020050004540 A KR1020050004540 A KR 1020050004540A KR 20050004540 A KR20050004540 A KR 20050004540A KR 20050076646 A KR20050076646 A KR 20050076646A
Authority
KR
South Korea
Prior art keywords
circuit board
electronic component
resin layer
polycarbodiimide
formula
Prior art date
Application number
KR1020050004540A
Other languages
English (en)
Inventor
우와다가즈키
홋타유지
Original Assignee
닛토덴코 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 닛토덴코 가부시키가이샤 filed Critical 닛토덴코 가부시키가이샤
Publication of KR20050076646A publication Critical patent/KR20050076646A/ko

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5387—Flexible insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Polyurethanes Or Polyureas (AREA)
  • Laminated Bodies (AREA)
  • Combinations Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 발명은, 전자부품이 탑재된 2개의 배선회로기판을, 회로기판 각각의 전자부품 탑재면이 서로 마주하도록 배치하는 단계; 상기 회로기판 사이에 수지층을 배치하는 단계; 및 상기 수지층을 회로기판에 압착시키는 단계를 포함하는, 전자부품내장회로기판의 제조방법을 제공한다.

Description

전자부품내장회로기판의 제조방법{PROCESS FOR PRODUCING CIRCUIT BOARD HAVING BUILT-IN ELECTRONIC PART}
본 발명은 전자부품내장회로기판의 제조방법에 관한 것이다.
최근 전자기기의 소형경량화 및 성능발전 추세에 따라 반도체 소자 등의 전자부품의 고밀도 탑재에 대한 요구가 증가하고 있다. 특히 휴대기기 등으로 대표되는 기기의 소형경량화 추세는 앞으로도 더욱 진전될 것으로 고려되고 있다. 따라서 전자부품을 3차원 방향으로 탑재하는 기술의 개발이 요구되고 있다.
상기 요구에 부합하는 기술로서 층간 유전층에 전자부품을 내장시킨 회로기판이 제안되어 있다(예를 들어 일본특허공개공보 제(평)11-312868호 참조). 이러한 전자부품내장회로기판은, 열경화성 수지를 포함하는 재료로부터 형성된 절연층을 갖는 다층 배선기판으로서, 절연층에 형성된 공간에 전자부품을 배치함으로써 구성된 것이다.
그러나, 전자부품이 탑재되는 절연층의 영역에 미리 공간을 형성하는 단계는 번거로운 작업으로서 제조원가를 상승시키는 원인이 된다.
따라서, 본 발명의 목적은 전자부품내장회로기판이 용이하게 제조될 수 있는 방법을 제공하는 것이다.
본 발명의 다른 목적 및 효과는 다음 기술로부터 명확해 질 것이다.
즉, 본 발명은 하기 (1) 내지 (4)의 전자부품내장회로기판의 제조방법에 관한 것이다:
(1) 전자부품이 탑재된 2개의 배선회로기판을, 회로기판 각각의 전자부품 탑재면이 서로 마주하도록 배치하는 단계; 상기 회로기판 사이에 수지층을 배치하는 단계; 및 상기 수지층을 회로기판에 압착시키는 단계를 포함하는, 전자부품내장회로기판의 제조방법.
(2) 2개 이상의 전자부품이 탑재된 배선회로기판을 구부리는(folding) 단계; 전자부품 탑재면이 서로 마주하게 되는 구부러진 회로기판의 구역들 사이에 형성된 공간에 수지층을 배치하는 단계; 및 상기 수지층을 회로기판의 구부러진 구역들로 압착시키는 단계를 포함하는, 전자부품내장회로기판의 제조방법.
(3) 상기 (1) 또는 (2)에 있어서, 수지층이 폴리카보다이이미드를 포함하는 것인 전자부품내장회로기판의 제조방법.
(4) 상기 (3)에 있어서, 폴리카보다이이미드가, 하기 화학식 1의 구조단위 n1개, 화학식 2의 구조단위 n2개 및 화학식 3의 구조단위 n3개를 포함하되, n1+n2는 2 이상의 정수이고, n3은 1 이상의 정수이며, n1+n2+n3은 3 내지 1,500이고 (n1+n2)/(n1+n2+n3)은 1/100 내지 1/3이고; 분자들의 각각의 말단을 모노아이소사이아네이트와 반응시켜서 수득한 말단구조단위를 갖는 것인, 전자부품내장회로기판의 제조방법:
상기 화학식 1 내지 3에서,
a, b 및 c는 각각 0 내지 20의 정수이되, 상기 a, b 및 c 중의 하나 이상은 0이 아니고,
d, e 및 f는 각각 0 내지 20의 정수이되, 상기 d, e 및 f 중의 하나 이상은 0이 아니며,
X는 단일결합 또는 탄소수 1 내지 5의 알킬렌 기를 나타내고,
R은 탄소수 4 내지 40의 2가 유기 기를 나타낸다.
본 발명에 따라 전자부품내장회로기판이 용이하게 제조될 수 있다.
본 발명의 한 양태에 있어서 전자부품내장회로기판의 제조방법은 전자부품이 탑재된 2개의 배선회로기판을, 회로기판 각각의 전자부품 탑재면이 서로 마주하도록 배치하는 단계; 상기 회로기판 사이에 수지층을 배치하는 단계; 및 상기 수지층을 회로기판에 압착시키는 단계를 포함한다. 도 1에는 상기 양태의 방법에 의해 생산되는 전자부품내장회로기판의 일례가 도시되어 있다. 이러한 회로기판은, 2개의 배선회로기판(2)을 포함하되, 상기 회로기판(2) 각각은 그 위에 탑재된 전자부품(1), 및 회로기판(2)들 사이에 배치된 수지층을 가지며, 전자부품(1)들이 수지층 중에 매입(; embedding)되어 있는 구조를 갖는다.
2개의 배선회로기판 사이에 배치된 수지층 중에 전자부품들을 매입시키는 경우 종래기술에 있어서의 배선회로기판의 절연층에 탑재되는 전자부품을 위한 공간을 형성하는 단계를 생략할 수 있다. 이리하여 공정단계의 간략화를 기할 수 있다.
이러한 양태에 사용되는 배선회로기판(2)은 그것이 절연층(4) 및 상기 절연층 위에 직접 또는 접착제를 통해 적층된 도체층(5)을 포함하는 한 제한되지는 않으며, 공지의 회로기판이 사용될 수 있다.
배선회로기판에 제공된 절연층은 특별히 제한되지 않는다. 그러나, 절연층은 후술하는 것으로 수지층에 사용되는 열경화성 수지의 경화온도보다 높은 유리전이온도를 갖는 필름이 바람직하다. 이러한 필름으로는 폴리이미드 수지, 아라미드 수지, 플루오로 수지 및 폴리(에틸렌 테레프탈레이트) 수지의 필름을 예시(例示)할 수 있다.
배선회로기판에 있어서의 도체층은 그것이 도체층으로서 통상 사용되는 것 중의 하나인 이상 특별히 제한되지 않는다. 그러나, 가공 용이성 및 단가 절감의 관점에서는 구리박(copper foil)이 바람직하다. 통상, 도체층은 신호배선 및 전극 등의 배선패턴을 갖도록 형성되어 왔으며 절연층의 한 면 또는 각면에 형성될 수 있었다. 배선패턴을 갖도록 도체층을 형성하는 것은 서브스트랙티브법(substrative method) 또는 애디티브법(additive method) 등의 공지의 기법에 의해 수행될 수 있다.
전자부품(1)으로는 반도체 소자, 저항소자, 및 캐퍼시터 소자를 예시할 수 있다. 이러한 전자부품은 공지 기술에 의해 형성된 도체층에 전자부품을 결합시키는 플립 칩 결합(flip chip bonding)과 같은 공지기술을 이용하여 배선회로기판에 탑재될 수 있다. 배선회로기판이 그의 각면에 도체층을 갖는 경우에는 배선회로기판의 각면에 전자부품이 탑재될 수 있다.
내열성 확보의 관점에서는 수지층(3)으로 사용되는 수지로는 바람직하게는 열경화성 수지, 보다 바람직하게는 폴리카보다이이미드이다.
전자부품의 요철(凹凸)에 대한 높은 추종성을 구현한다는 관점에서 특히 바람직한 폴리카보다이이미드는, 하기 화학식 1의 구조단위 n1개, 화학식 2의 구조단위 n2개 및 화학식 3의 구조단위 n3개를 포함하되, n1+n2는 2 이상의 정수이고, n3은 1 이상의 정수이며, n1+n2+n3은 3 내지 1,500이고 (n1+n2 )/(n1+n2+n3)은 1/100 내지 1/3이고; 분자들의 각각의 말단을 모노아이소사이아네이트와 반응시켜서 수득한 말단구조단위를 갖는 것인 폴리이미드이다:
화학식 1
화학식 2
화학식 3
상기 화학식 1 내지 3에서,
a, b 및 c는 각각 0 내지 20의 정수이되, 상기 a, b 및 c 중의 하나 이상은 0이 아니고,
d, e 및 f는 각각 0 내지 20의 정수이되, 상기 d, e 및 f 중의 하나 이상은 0이 아니며,
X는 단일결합 또는 탄소수 1 내지 5의 알킬렌 기를 나타내고,
R은 탄소수 4 내지 40의 2가 유기 기를 나타낸다.
전자부품의 요철에 대한 높은 추종성을 구현한다는 관점에서 기호 a, b 및 c는 바람직하게는 0 내지 150, 보다 바람직하게는 0 내지 100이다. 전자부품의 요철에 대한 높은 추종성을 구현한다는 관점에서 기호 d, e 및 f는 바람직하게는 0 내지 150, 보다 바람직하게는 0 내지 100이다.
X는 바람직하게는 단일결합 또는 탄소수 1 내지 5의 일킬렌 기를 나타낸다. 탄소수 1 내지 5의 알킬렌으로는 에틸렌 및 프로필렌을 예시할 수 있다.
R은 바람직하게는 탄소수 4 내지 40의 2가 유기 기 예를 들어 탄소수 4 내지 40의 알킬렌 또는 아릴렌을 포함한다. 탄소수 4 내지 40의 알킬렌으로는 헥사메틸렌, 4,4'-다이사이클로헥실메탄 다이아이소사이아네이트 잔기 기를 예시할 수 있다. 탄소수 4 내지 40의 아릴렌 기로는 톨릴렌 및 4,4'-다이페닐메탄 다이아이소사이아네이트 잔기 기를 예시할 수 있다.
전자부품의 요철에 대한 추종성을 구현한다는 관점에서 n1, n2 및 n3은 다음과 같다. n1 + n2의 값은 바람직하게는 2 내지 1,000, 보다 바람직하게는 2 내지 100, 특히 바람직하게는 2 내지 10의 정수이다. 기호 n3은 바람직하게는 1 내지 500, 보다 바람직하게는 1 내지 300, 특히 바람직하게는 70 내지 100의 정수이다. n1+n2+n3은 바람직하게는 70 내지 100의 정수이다. (n1+n2 )/(n1+n2+n3)의 값은 바람직하게는 1/15 내지 1/3이다.
모노아이소사이아네이트를 반응시킴으로써 수득한 말단구조단위로는 치환되거나 치환되지 않은 아릴 또는 알킬 기를 예시할 수 있다. 치환된 아릴 기로는 톨릴, 이소프로필페닐, 메톡시페닐 및 클로로페닐을 예시할 수 있다. 치환되지 않은 아릴 기로는 페닐 및 나프틸을 예시할 수 있다. 치환된 알킬 기로는 2,2,4-트라이메틸헥실을 포함한다. 치환되지 않은 알킬 기의 예는 탄소수 1 내지 10의 알킬 기 예를 들어 n-부틸, n-헥실 및 n-옥틸을 예시할 수 있다.
본 발명에 있어서 폴리카보다이이미드는 하기 화학식 1a 및/또는 2a의 이작용성 액체 고무[본원의 명세서에서는 이러한 고무를 "2작용성 액체 고무"라 한다] 하나 이상을 다이아이소사이아네이트 하나이상과 축합반응시킨 다음 생성된 축합물의 말단을 모노아이소사이아네이트로 차단시킴으로써 얻어진다:
상기 화학식 1a 및 2a에서,
a, b 및 c는 0 내지 200의 정수이되, 상기 a, b 및 c 중의 하나 이상은 0이 아니고,
d, e 및 f는 0 내지 200의 정수이되, 상기 d, e 및 f 중의 하나 이상은 0이 아니며,
X는 단일결합 또는 탄소수 1 내지 5의 알킬렌 기를 나타낸다.
화학식 1a의 2작용성 액체 고무로는 액체 폴리부타디엔[예: Ube Industries, Ltd.에 의해 제조된 Hycar CTB(상표명), 및 Nippon Soda Co., Ltd.에 의해 제조된 C-1000(상표명)] 및 액체 폴리부타디엔/아크릴로니트릴 공중합체[예: Ube Industries, Ltd.에 의해 제조된 Hycar CTBN(상표명)]를 예시할 수 있다. 화학식 2a의 2작용성 액체 고무로는 액체 수소화된 폴리부타디엔[예: Nippon Soda Co., Ltd.에 의해 제조된 CI-1000]을 예시할 수 있다. 각각의 2작용성 액체 고무는 단독으로 사용하거나 둘 이상의 2작용성 액체 고무를 조합하여 사용할 수 있다.
출발물질로서 사용되는 다이아이소사이아네이트로는 방향족 다이아이소사이아네이트 및 지방족 다이아이소사이아네이트를 예시할 수 있다. 이들은 단독으로 또는 둘 이상을 조합하여 사용할 수 있다.
방향족 다이아이소사이아네이트로는 하기 화학식 4의 화합물 예를 들어 2,4-톨릴렌 다이아이소사이아네이트, 2,6-톨릴렌 다이아이소사이아네이트, 6-메톡시-2,4-페닐렌 다이아이소사이아네이트 및 5-브로모-2,4-톨릴렌 다이아이소사이아네이트를 예시할 수 있다:
상기 화학식 4에서,
X1은 탄소수 1 내지 5의 알킬 또는 알콕시 기, 또는 할로겐 원자를 나타낸다.
방향족 다이아이소사이아네이트로는 추가적으로 하기 화학식 5의 화합물 예를 들어 4,4'-다이페닐메탄 다이아이소사이아네이트, 3,3',5,5'-테트라에틸-4,4'-다이페닐메탄 다이아이소사이아네이트, 4,4'-다이페닐아이소프로필리덴 다이아이소사이아네이트, 4,4'-다이페닐 에테르 다이아이소사이아네이트, 4,4'-다이페닐 설파이드 다이아이소사이아네이트, 4,4'-다이페닐 설폭사이드 다이아이소사이아네이트, 3,3',5,5'-테트라메틸-4,4'-바이페닐 다이아이소사이아네이트, 3,3'-다이메톡시-4,4'-바이페닐 다이아이소사이아네이트 및 3,3'-다이브로모-4,4'-바이페닐 다이아이소사이아네이트를 예시할 수 있다:
상기 화학식 5에서,
X2는 단일결합, 탄소수 1 내지 5의 알킬렌 기, 산소원자, 황원자 또는 S(=O)를 나타내고,
X3 및 X4는 각각 탄소수 1 내지 5의 알킬 또는 알콕시 기, 또는 할로겐 원자를 나타낸다.
지방족 다이아이소사이아네이트로는 하기 화학식 6의 화합물 예를 들어 4,4'-다이사이클로헥실메탄 다이아이소사이아네이트, 노르보네인 다이아이소사이아네이트, 4,4'-사이클로헥산 다이아이소사이아네이트, 아이소포론 다이아이소사이아네이트, 메틸사이클로헥산 2,4-다이아이소사이아네이트, 및 2,4-비스(아이소사이아네이토메틸)사이클로헥산을 예시할 수 있다:
상기 화학식 6에서,
X5 및 X6은 각각 단일결합 또는 탄소수 1 내지 5의 알킬렌 기를 나타내고,
X7은 탄소수 1 내지 8의 지방족 탄화수소 기를 나타낸다.
지방족 다이아이소사이아네이트로는 추가적으로 하기 화학식 7의 화합물 예를 들어 헥사메틸렌 다이아이소사이아네이트, 2,2,4-트라이메틸헥사메틸렌 다이아이소사이아네이트, 옥타메틸렌 다이아이소사이아네이트 및 도데카메틸렌 다이아이소사이아네이트를 예시할 수 있다:
OCN-X8-NCO
상기 화학식 7에서,
X8은 탄소수 1 내지 18의 알킬렌 기를 나타낸다.
또한, 지방족 다이아이소사이아네이트로는 하기 화학식 8의 화합물 예를 들어 자일릴렌 다이아이소사이아네이트, α,α,α',α'-테트라메틸자일릴렌 다이아이소사이아네이트, 및 4-아이소사이아네이토메틸페닐 아이소사이아네이트를 예시할 수 있다.
화학식 1a 및 2의 이작용성 액체 고무 각각은 n1 및 n2의 값을 만족할 수 있는 몰량으로 사용된다. 2종의 고무가 조합으로 사용되는 경우 이들 사이의 몰 비, 즉 n2에 대한 n1의 비(n1/n2)는 특별히 제한되지 않는다. 다이아이소사이아네이트에 대한 이작용성 액체 고무의 몰 비(이작용성 액체 고무/다이아이소사이아네이트)는 바람직하게는 1/99 내지 1/2, 보다 바람직하게는 1/10, 보다 바람직하게는 1/2이다.
다이아이소사이아네이트로서 방향족 다이아이소사이아네이트 및 지방족 다이아이소사이아네이트를 조합하여 사용하는 경우 지방족 다이아이소사이아네이트에 대한 방향족 다이아이소사이아네이트의 몰 비(방향족 다이아이소사이아네이트/지방족 다이아이소사이아네이트)는 바람직하게는 3/2 내지 99/1, 보다 바람직하게는 4/1 내지 99/1이다.
출발물질로서 사용되는 모노아이소사이아네이트로는 치환되거나 치환되지 않은 아릴 기를 갖는 아이소사이아네이트 예를 들어 페닐 아이소사이아네이트, 나프틸 아이소사이아네이트, 톨릴 아이소사이아네이트, 이소프로필페닐 아이소사이아네이트, 메톡시페닐 아이소사이아네이트 및 클로로페닐 아이소사이아네이트; 및 탄소수 1 내지 10의 알킬 아이소사이아네이트 예를 들어 n-부틸 아이소사이아네이트, n-헥실 아이소사이아네이트, 및 n-옥틸 아이소사이아네이트를 예시할 수 있다. 이들은 단독으로 또는 둘 이상의 조합으로 사용될 수 있다.
모노아이소사이아네이트는 사용되는 다이아이소사이아네이트 성분 100mol당 1 내지 40mol의 양으로 사용되는 것이 바람직하다. 다이아이소사이아네이트 성분 100mol당 모노아이소사이아네이트를 1mol 이상의 양으로 사용하는 경우 수득된 폴리카보다이이미드가 너무 높은 분자량을 갖지도 않고 가교결합반응이 일어나지도 않으므로 바람직하다. 즉, 예를 들어 수득된 폴리카보다이이미드는 점도증가나 고형화 또는 보존 안정성의 저하 어느 것도 초래하지 않는다. 한편, 다이아이소사이아네이트 성분 100mol 당 모노다이아이소사이아네이트를 40mol 이상의 양으로 사용하는 경우 생성된 폴리카보다이이미드 용액이 적절한 점도를 가지며 예를 들어 도포에 의한 성막 및 용액의 건조가 만족스럽게 실행될 수 있어서 바람직하다. 특히 다이아이소사이아네이트 성분의 양에 대한 상기 범위내의 양으로 사용된 모노아이소사이아네이트로 말단 차단을 통해 수득된 폴리카보다이이미드는 탁월한 보존 안정성을 갖는다.
성분들을 위에서 언급한 각각의 비율로 사용함으로써 n1, n2 및 n3이 그 각각의 범위내에 속하는 폴리카보다이이미드가 수득될 수 있다.
특히 폴리카보다이이미드는 출발물질인 2작용성 액체 고무(들)를 또다른 출발물질인 다이아이소사이아네이트와 비양자성 용매 중에서 반응시킨 다음 반응 생성물을 카보다이이미드 형성을 위한 촉매의 존재하에 축합반응시켜서 카보다이이미드를 형성하고, 이어서 카보다이이미드의 말단을 모노아이소사이아네이트로 차단시킴으로써 제조된다.
전술한 폴리카보다이이미드 제조는 바람직하게는 하기 방식으로 실행된다. 톨루엔 용매 중에서 70중량부의 2작용성 액체 고무를 30중량부의 톨릴렌 다이아이소사이아네이트와 혼합한다. 이러한 혼합물을 50℃에서 1시간동안 교반한 후 1-나프틸 아이소사이아네이트를 톨릴렌 다이아이소사이아네이트 100mol 당 2mol의 양으로 혼합한다. 상기 혼합물에 카보다이이미드 형성을 위한 촉매를 첨가한다. 생성된 혼합물의 온도를 100℃로 상승시키고 이 온도에서 카보다이이미드 형성반응을 약 2시간동안 실시하여 폴리카보다이이미드를 제조한다. 반응시간을 선택함에 있어서 카보다이이미드 형성반응의 종말점은 예를 들어 후술하는 방법에 의해 결정될 수 있다.
2작용성 액체 고무와 다이아이소사이아네이트 사이의 반응을 위한 온도는 반응온도의 단축 및 액체 고무의 열적 열화의 방지라는 관점에서는 바람직하게는 10 내지 50℃, 보다 바람직하게는 30 내지 50℃이다. 반응시간은 약 30분 내지 2시간일 수 있으며 통상적으로는 약 1시간이다. 반응의 종말점은 2작용성 액체 고무의 말단 카복실 기에 기여할 수 있는 OH 신축진동(3,000cm-1)에 의한 흡수의 소실로부터 확인된다.
카보다이이미드 형성반응을 위한 온도는 바람직하게는 10 내지 150℃, 보다 바람직하게는 40 내지 110℃이다. 10℃ 이상의 카보다이이미드 형성반응 온도는 반응에 지나치게 장시간을 요하지 아니하며 잔류하는 작용성 아이소사이아네이트 기가 존재하지 않는 폴리카보다이이미드 용액을 제공한다는 점에서 바람직하다. 이러한 폴리카보다이이미드 용액은 예를 들어 개선된 보존 안정성을 갖는다. 150℃ 이하의 반응온도는 지나치게 빠르지 않고 부반응이 겔화를 일으키지 않으며 예를 들어 개선된 보존 안정성을 갖는 폴리카보다이이미드 용액을 생성한다는 점에서 바람직하다.
카보다이이미드 형성을 위한 촉매로는 3-메틸-1-페닐-2-포스폴렌 1-옥사이드, 1-페닐-2-포스폴렌 1-옥사이드, 1-페닐-2-포스폴렌 1-설파이드, 1-에틸-3-메틸-2-포스폴렌 1-옥사이드, 3-메틸-1-페닐-1-포스파-3-사이클로펜텐 1-옥사이드, 2,5-다이하이드로-3-메틸-1-페닐포스폴렌 1-옥사이드, 2,5-다이하이드로-3-메틸-1-페닐포스폴렌 1-옥사이드 및 이들의 3-포스폴렌 이성체를 예시할 수 있다. 또한, 포스핀 옥사이드 예를 들어 트라이페닐포스핀 옥사이드, 트라이톨릴포스핀 옥사이드 및 비스(옥사다이페닐포스피노)에탄을 사용할 수도 있다. 이들은 단독으로 또는 둘 이상의 조합으로 사용될 수 있다.
카보다이이미드 형성을 위한 촉매는 사용되는 아이소사이아네이트 성분들의 총량 100mol 당 0.001 내지 5mol의 범위의 양으로 사용되는 것이 바람직하다. 0.001mol 이상의 촉매량은 반응에 지나치게 장시간을 요하지 않는다는 점에서 바람직하다. 5mol 이하의 촉매량은 지나치게 높은 겔화가 발생시키지 않으며 상기 촉매량은 예를 들어 폴리카보다이이미드 용액의 보존 안정성을 개선시킨다는 점에서 바람직하다.
모노아이소사이아네이트로 말단을 차단시키는 것은 카보다이이미드 형성의 초기단계, 중간단계 또는 최종단계에서 또는 카보다이이미드 형성과정 전반에 걸쳐서 반응혼합물에 모노아이소사이아네이트를 첨가함으로써 달성될 수 있다.
폴리카보다이이미드를 제조하는데 사용되는 비양자성 용매로는 톨루엔, 자일렌, 탄소수 3 내지 5의 알킬톨루엔, 벤젠, 탄소수 3 내지 6의 알킬벤젠, 나프탈렌, 테트라하이드로푸란, 다이옥산, 아세톤, 부타논, 사이클로헥사논, N-메틸피롤리돈, N,N-다이메틸포름아미드 및 N,N-다이메틸아세트아미드를 예시할 수 있다. 이들은 단독으로 또는 둘 이상의 조합으로 사용될 수 있다.
비양자성 용매는 생성되는 폴리카보다이이미드 용액 중의 폴리카보다이이미드 농도가 1 내지 90중량%의 범위로 되는 양으로 사용하는 것이 바람직하다. 1중량% 이상의 폴리카보다이이미드의 농도는 수득된 폴리카보다이이미드의 성형에 있어서 용매제거가 용이하다는 점에서 바람직하다. 90중량% 이하의 폴리카보다이이미드 농도는 폴리카보다이이미드 용액이 적당한 점도 및 개선된 보존 안정성을 갖는다는 점에서 바람직하다.
카보다이이미드 형성 반응의 종말점은 적외분광분석(IR 분석)에 의해 생성된 폴리카보다이이미드 중의 원자단 N=C=N의 신축진동(2,135cm-1)에 의한 흡수의 관측, 아이소사이아네이트 중의 원자단 N=C=O의 신축진동(2,270cm-1)에 의한 흡수의 소멸, 및 2작용성 액체 고무와 다이아이소사이아네이트 사이의 결합부분에서의 아미드 기 중의 C=O(1,695cm-1)의 신축진동에 의한 흡수의 관측에 의해 확인될 수 있다.
카보다이이미드 형성반응의 종료후, 폴리카보다이이미드는 통상적으로는 용액의 형태로 수득된다. 그러나, 수득된 용액은 빈용매(貧溶媒) 예를 들어 메탄올, 에탄올, 이소프로필 알콜 또는 헥산으로 투입되어 폴리카보다이이미드를 침전시키고 미반응 단량체 및 촉매를 제거시킨다.
침전으로서 회수된 폴리카보다이이미드의 용액을 제조함에 있어서는 주어진 방식으로 침전을 세척하고 건조시킨 다음 비양자성 용매 중에 재차 용해시킨다. 이러한 조작을 실행함으로써 폴리카보다이이미드 용액의 보존 안정성을 개선시킬 수 있다.
폴리카보다이이미드 용액이 부산물을 함유하는 경우에 용액은 예를 들어 그 부산물을 적절한 흡착제로 흡착 제거시킴으로써 정제할 수 있다. 흡착제로는 알루미나 겔, 실리카 겔, 활성탄, 제올라이트, 활성화된 마그네슘 옥사이드, 활성화된 보크사이트, 풀러스 어쓰(Fuller's earth), 활성백토, 및 분자체 카본을 예시할 수 있다. 이들은 단독으로 또는 둘 이상의 조합으로 사용될 수 있다.
이렇게 하여 수득된 폴리카보다이이미드를 포함하는 수지는 바람직하게는 120 내지 250℃의 경화온도 및 바람직하게는 150 내지 250℃의 유리전이온도를 갖는다.
이러한 양태에 사용되는 수지층은 열경화성 수지를 일반적으로는 10 내지 100중량%, 바람직하게는 30 내지 100중량% 포함한다.
이러한 양태에 있어서의 수지층은 사용되는 수지의 형태가 특별히 제한되는 것은 아니지만 수지 필름으로서 사용하는 것이 바람직하다. 필름은 폴리카보다이이미드를 위에서 열거한 비양자성 용매 중의 어느 하나에 용해시키고, 예를 들어 캐스팅, 스핀 피복, 또는 롤 피복과 같은 공지기법에 의하여 생성되는 용액을 기재에 도포하고 그 피복물을 가열 건조시킴으로써 얻어진다. 용액의 도포는 바람직하게는 10 내지 30㎛의 두께를 갖는 필름을 제공하는 양으로 수행된다.
기재는 내열성 및 내약품성을 갖는 필름일 수 있다. 이의 예로는 폴리이미드, 폴리에스터, 및 폴리(에틸렌 테레프탈레이트)를 들 수 있다. 기재로서 사용되는 필름으로는 박리제 예를 들어 불소화된 실리콘 등으로 처리한 것이 바람직하다.
기재에 도포된 폴리카보다이이미드 용액의 가열 건조는 바람직하게는 폴리카보다이이미드의 경화 반응을 과도하게 진행시키지 않고 용액을 건조시키기 위하여 용매를 제거시킬 수 있는 온도 및 시간 조건하에서 수행하는 것이 바람직하다. 특히, 건조온도는 바람직하게는 30 내지 200℃, 보다 바람직하게는 50 내지 175℃, 특히 바람직하게는 70 내지 150℃이다. 30℃ 이상의 건조온도는 생성되는 수지 필름이 잔류 용매를 함유하지 않으며 높은 신뢰성을 갖는다는 점에서 바람직하다. 200℃ 이하의 건조온도는 수지 필름이 열적 경화를 억제하면서 충분히 건조될 수 있으므로 바람직하다. 건조시간은 30초 내지 30분, 보다 바람직하게는 1 내지 10분, 특히 바람직하게는 2 내지 5분이다. 30초 이상의 건조시간은 생성되는 필름이 잔여 용매를 함유하지 않으며 높은 신뢰성을 갖는다는 점에서 바람직하다. 30분 이하의 건조시간은 수지 필름이 열적 경화를 억제하면서 충분히 건조될 수 있다는 점에서 바람직하다.
수지 필름을 제조함에 있어서 각종 부도전성(不導電性) 유기 분말 예를 들어 알루미나, 실리카, 마그네시아 및 질화규소와 같은 세라믹 분말이 탄성률 조정의 필요성에 따라 혼입될 수 있다. 상기 분말들은 단독으로 또는 둘 이상의 조합으로 사용될 수 있다.
수지 필름은 적당하게는 층의 가공성 및 내열성을 훼손시키지 않는 한 무기 충전제를 추가적으로 함유할 수 있다. 또한, 각종 첨가제 예를 들어 표면 평활성(平滑性)을 얻기 위한 평활제(平滑劑) 또는 탈포제, 접착력을 향상시키기 위한 실란 커플링제 또는 티타네이트 커플링제, 비이온성 계면활성제, 불소계 계면활성제, 및 실리콘 첨가제가 필요에 따라 첨가될 수 있다. 첨가되는 이들 첨가제의 양은 폴리카보다이이미드 100중량부당 바람직하게는 0.1 내지 100중량부, 보다 바람직하게는 0.2 내지 50중량부이다.
배선회로판들의 배선을 서로 전기 접속시키기 위해 도전통로(6)가 수지 필름 중에 형성될 수 있다. 도전통로는 예를 들어 레이저, 펀칭(punching), 드릴링(drilling) 등의 수단으로 수지 필름의 두께 방향으로 연장하는 관통공을 형성시키고 그 관통공을 분배기(dispenser), 흡인처리, 스크린 인쇄에 의하여 페이스트 함유 금속 입자 예를 들어 구리 입자 또는 은 입자로 충전시킴으로써 형성될 수 있다.
이러한 양태에 있어서 전자부품내장회로기판(7)은 각각의 회로기판들의 전자부품 탑재면들이 서로 마주하도록 각각에 전자부품(1)을 탑재시킨 2개의 배선회로기판(2)을 배치하고, 상기 회로기판들 사이에 수지층(3)을 배치하며, 상기 수지층을 예를 들어 진공 프레스에 의하여 회로기판에 압착시킴으로써 제조한다.
배선회로기판들 사이에 수지층을 배치하기 위해서 회로기판 및 수지 필름에 위치를 맞추기 위한 관통공을 미리 형성시키고 위치를 맞추기 위한 핀을 사용하여 수지 필름을 배치하는 방법이 사용될 수 있다.
회로기판에 수지층을 압착시키는 것은 바람직하게는 9.8×10-3 내지 9.8×10-1MPa, 보다 바람직하게는 9.8×10-2 내지 4.9×10-1MPa의 압력에서 바람직하게는 100 내지 200℃, 보다 바람직하게는 140 내지 170℃의 온도에서 바람직하게는 5초 내지 10분, 보다 바람직하게는 10초 내지 1분동안 가열하여 실시될 수 있다. 이러한 압착조작에 있어서는 수지층에 전자부품들이 매입되고 배선회로기판들이 최상의 위치의 방향에서 도전통로에 의해 서로 전기 접속된다.
이후 탑재된 전자부품 및 수지층을 갖는 배선회로기판은 도 2에 도시된 바와 같이 제조된 전자부품내장회로기판에 추가적으로 적층될 수 있다. 적층되는 회로기판의 수는 의도된 용도에 따라 조정될 수 있다.
배선회로기판을 전술한 방식으로 수지층에 압착시킨 후 폴리카보다이이미드를 수지층에 완전하게 경화시키기 위해서 생성되는 구조를 약 120 내지 200℃의 온도에서 약 1 내지 5시간동안 추가적으로 가열시키는 것이 바람직하다.
본 발명의 또다른 양태에 있어서 전자부품내장회로기판의 제조방법은 2개 이상의 전자부품이 탑재된 배선회로기판을 구부리는 단계; 전자부품 탑재면이 서로 마주하게 되는 구부러진 회로기판의 구역들 사이에 형성된 공간에 수지층을 배치하는 단계; 및 상기 수지층을 회로기판의 구부러진 구역들로 압착시키는 단계를 포함한다.
상기 양태의 방법으로 제조되는 전자부품내장회로기판의 예는 도 3에 도시되어 있다. 이러한 회로기판은 둘 이상의 전자부품(1)이 탑재되고 구부러진 배선회로기판(2); 상기 회로기판의 구부러진 구역들 사이에 배치되고 전자부품(1)이 매입되는 수지층(3)을 포함하는 구조를 갖는다. 배선회로기판의 굴곡부의 수는 의도된 용도에 따라 결정될 수 있다.
이러한 양태에 있어서 사용되는 배선회로기판, 전자부품 및 수지층은 상기 양태에 대해 기술된 것과 동일한 것일 수 있다. 그러나, 전술한 공정과는 달리 이러한 방법은 통상적인 하나의 배선회로기판만이 사용되기 때문에 배선회로기판의 배선들을 전기 접속시키기 위한 수지층에서 도전통로의 형성을 요구하지 않는다.
이러한 양태에 있어서 전자부품내장회로기판(7)은 둘 이상의 전자부품(1)이 탑재된 배선회로기판(2)를 제조하고, 수지층(3)을 전자부품 탑재면 상의 주어진 위치에 수지층(3)을 배치시키고, 전자부품 탑재면들이 서로 마주하도록 배선회로기판(2)를 구부리고, 예를 들어 진공 프레스에 의해 수지층을 회로기판에 압착시킴으로써 제조된다.
전술한 공정에서와 같이 배선회로기판 상의 수지층의 배치는 회로기판 및 수지 필름에 위치를 맞추기 위한 관통공을 미리 형성시키고 위치를 맞추기 위한 핀을 사용하여 수지 필름을 배치하는 방법에 의해 실시될 수 있다.
회로기판에 수지층을 압착시키는 것은 바람직하게는 9.8×10-3 내지 9.8×10-1MPa, 보다 바람직하게는 9.8×10-2 내지 4.9×10-1MPa의 압력에서 바람직하게는 100 내지 200℃, 보다 바람직하게는 140 내지 170℃의 온도에서 바람직하게는 5초 내지 10분, 보다 바람직하게는 10초 내지 1분동안 가열하여 실시될 수 있다. 이러한 압착 조작에서 전자부품들은 수지층에 매입된다.
또다른 회로기판 및 수지층은 상기 양태에서 제조된 전자부품내장회로기판 상에 추가적으로 적층될 수 있다. 이와 같은 전자부품내장회로기판은 의도된 용도에 따라 제조될 수 있다.
전술한 방식으로 회로기판을 수지층에 압착시킨 후 수지층에 폴리카보다이이미드를 완전히 경화시키기 위해서 생성되는 구조를 약 120 내지 200℃의 온도에서 약 1 내지 5시간동안 추가적으로 가열시키는 것이 바람직하다.
실시예
본 발명은 하기 실시예를 참조로 하여 보다 구체적으로 기술되어 지지만, 이로써 본 발명이 제한되는 것으로 해석되어서는 않된다.
하기 실시예에 있어서 모든 합성반응은 질소 스트림에서 수행된다. IR 분석은 FT/IR-230(제조원: JEOL Ltd.)로 행해진다.
교반기, 적하깔때기, 환류응축기 및 온도계가 구비된 500mL 용적의 4구 플라스크에 4,4'-다이페닐메탄 다이아이소사이아네이트 70.57g(282mmol), Hycar CTB2000X162(제조원: B.F. Goodrich) 27.34g(5.70mmol), NISSO-PB CI-1000(제조원: Nippon Soda Co., Ltd.) 54.68g(39.06mmol) 및 사이클로헥사논 217.96g을 도입시켰다. 내용물을 40℃에서 1시간동안 교반시켰다.
여기에 p-이소프로필페닐 아이소사이아네이트 10.91g(67.68mmol) 및 3-메틸-1-페닐-2-포스폴렌 2-옥사이드 0.54g(2.28mmol)을 첨가하였다. 교반하면서 생성되는 혼합물을 100℃로 가열시키고 2시간동안 유지시켰다.
IR 분석에 의해 반응의 진행을 확인하였다. 특히 아이소사이아네이트 중의 원자단 N=C=O의 신축진동(2,270cm-1)의 흡수의 감소 및 폴리카보다이이미드 중의 원자단 N=C=N의 신축진동(2,135cm-1)의 흡수의 증가를 관측하였다. 추가로, 각각의 2작용성 액체 고무 및 다이아이소사이아네이트 사이의 각각의 결합부에서 아미드 기 중의 C=O의 신축진동(1,695cm-1)에 의한 흡수가 관측되었다. IR 분석에 의해 반응의 종말점을 확인한 후 반응혼합물을 실온으로 냉각시켰다. 이렇게 해서 폴리카보다이이미드 용액을 수득하였다.
수득된 폴리카보다이이미드에 있어서 n1+n2는 3 내지 5이었고, n3는 71 내지 91이었으며 (n1+n2)/(n1+n2+n3)는 5/74 내지 3/96이었다.
후속적으로, 수득된 풀로카보다이이미드 용액을 박리제(불소화된 실리콘)로 처리한 폴리(에틸렌 테레프탈레이트) 필름으로 이루어진 세퍼레이터(separator) 상에서 롤 피복기로 250㎛ 두께의 수지 필름을 제공하는 양으로 도포시켰다. 이러한 피복물을 130℃에서 1분동안 및 150℃에서 1분동안 가열시켜서 세퍼레이터에 접착된 수지 필름을 수득하였다.
수득된 수지 필름에 펀칭하여 직경 0.3mm의 관통공을 형성시켰다. 이들 관통공에는 분배기를 이용하여 구리 입자를 함유하는 페이스트를 충전시켜 도전통로를 형성하였다.
절연층으로서의 폴리이미드 수지, 및 절연층의 각면에 도체층으로서 적층된 구리 박을 포함하는 양면 부착된 구리 클래드 기재를 제조하였다. 구리박을 에칭시켜 각각의 면에 주어진 패선패턴을 갖는 배선회로기판을 제조하였다. 이러한 2개의 배선회로기판을 제조하였다.
후속적으로, 2개의 배선회로기판 각각을 반도체 소자가 서로 마주하도록 수지 필름의 양 면에 각각 배치시켰다. 이러한 조립물을 2,660Pa의 진공, 150℃의 온도 및 2.94×10-1MPa의 압력하에서 30초동안 진공 프레스 기(VH1-572, 제조원: Kitagawa Seiki)로 가압하여 압착을 수행하고 반도체 소자들을 매입시켰다.
이어서 생성되는 구조를 175℃에서 5시간동안 가열하여 수지 층 중의 폴리카보다이이미드를 경화시켰다. 이렇게 해서 전자부품내장회로기판을 제조하였다.
본 발명의 방법은 반도체 소자와 같은 전자부품의 고밀도 탑재를 필요로 하는 전자기기의 제조에 사용될 수 있다.
본 발명은 특정한 양태를 참조로 하여 구체적으로 기술되었지만, 당업자들에게는 본 발명의 정신 및 범주를 벗어남이 없이 여기에 다양한 변화와 변형이 가해질 수 있음을 알 수 있을 것이다.
본원은 2004년 1월 19일자 일본특허출원 제2004-010372호에 기초한 것으로 상기 특허출원의 내용은 본원에서 참조로 인용된다.
도 1은 본 발명의 방법의 한 양태에 따라 제조한 전자부품내장회로기판의 일례의 단면도이다.
도 2는 본 발명의 방법의 다른 양태에 따라 제조한 전자부품내장회로기판의 일례의 단면도이다.
도 3은 본 발명의 방법의 또다른 양태에 따라 제조한 전자부품내장회로기판의 일례의 단면도이다.
도면부호의 설명
1: 전자부품
2: 배선회로기판(配線回路基板)
3: 수지층(樹脂層)
4: 절연층(絶緣層)
5: 도체층
6: 도전통로(導電通路)
7: 전자부품내장회로기판(電子部品內藏回路基板)

Claims (4)

  1. 전자부품이 탑재된 2개의 배선회로기판을, 회로기판 각각의 전자부품 탑재면이 서로 마주하도록 배치하는 단계;
    상기 회로기판 사이에 수지층을 배치하는 단계; 및
    상기 수지층을 회로기판에 압착시키는 단계를 포함하는,
    전자부품내장회로기판의 제조방법.
  2. 2개 이상의 전자부품이 탑재된 배선회로기판을 구부리는(folding) 단계;
    전자부품 탑재면이 서로 마주하게 되는 구부러진 회로기판의 구역들 사이에 형성된 공간에 수지층을 배치하는 단계; 및
    상기 수지층을 회로기판의 구부러진 구역들로 압착시키는 단계를 포함하는,
    전자부품내장회로기판의 제조방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    수지층이 폴리카보다이이미드를 포함하는 것인,
    전자부품내장회로기판의 제조방법.
  4. 제 3 항에 있어서,
    폴리카보다이이미드가, 하기 화학식 1의 구조단위 n1개, 화학식 2의 구조단위 n2개 및 화학식 3의 구조단위 n3개를 포함하되, n1+n2는 2 이상의 정수이고, n3은 1 이상의 정수이며, n1+n2+n3은 3 내지 1,500이고 (n1+n2)/(n 1+n2+n3)은 1/100 내지 1/3이고; 분자들의 각각의 말단을 모노아이소사이아네이트와 반응시켜서 수득한 말단구조단위를 갖는 것인,
    전자부품내장회로기판의 제조방법:
    화학식 1
    화학식 2
    화학식 3
    상기 화학식 1 내지 3에서,
    a, b 및 c는 각각 0 내지 20의 정수이되, 상기 a, b 및 c 중의 하나 이상은 0이 아니고,
    d, e 및 f는 각각 0 내지 20의 정수이되, 상기 d, e 및 f 중의 하나 이상은 0이 아니며,
    X는 단일결합 또는 탄소수 1 내지 5의 알킬렌 기를 나타내고,
    R은 탄소수 4 내지 40의 2가 유기 기를 나타낸다.
KR1020050004540A 2004-01-19 2005-01-18 전자부품내장회로기판의 제조방법 KR20050076646A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004010372A JP2005203674A (ja) 2004-01-19 2004-01-19 電子部品内蔵基板の製造方法
JPJP-P-2004-00010372 2004-01-19

Publications (1)

Publication Number Publication Date
KR20050076646A true KR20050076646A (ko) 2005-07-26

Family

ID=34616935

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050004540A KR20050076646A (ko) 2004-01-19 2005-01-18 전자부품내장회로기판의 제조방법

Country Status (4)

Country Link
US (1) US20050158911A1 (ko)
EP (1) EP1555862A3 (ko)
JP (1) JP2005203674A (ko)
KR (1) KR20050076646A (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4619807B2 (ja) * 2004-01-30 2011-01-26 パナソニック株式会社 部品内蔵モジュールおよび部品内蔵モジュールを備えた電子機器
JP4285339B2 (ja) * 2004-06-15 2009-06-24 パナソニック株式会社 回路モジュールおよび回路モジュールの製造方法
US20060223227A1 (en) * 2005-04-04 2006-10-05 Tessera, Inc. Molding method for foldover package
US7767543B2 (en) 2005-09-06 2010-08-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a micro-electro-mechanical device with a folded substrate
TW200721216A (en) * 2005-09-22 2007-06-01 Murata Manufacturing Co Packaging method of electronic component module, method for manufacturing electronic apparatus using it, and electronic component module
JP2009016626A (ja) * 2007-07-06 2009-01-22 Panasonic Corp 半導体モジュール装置および半導体モジュール装置の製造方法ならびにフラットパネル型表示装置，プラズマディスプレイパネル
US20110105079A1 (en) * 2007-11-14 2011-05-05 Mark Randall Levea Liberty phone and liberty phone system
JP2011035345A (ja) * 2009-08-06 2011-02-17 Fujitsu Ltd 半導体素子モジュール、電子回路ユニット、電子デバイス、及び、半導体素子モジュールの製造方法
JP7044007B2 (ja) * 2018-07-31 2022-03-30 株式会社オートネットワーク技術研究所 回路構成体
CN115315071A (zh) * 2021-05-07 2022-11-08 鹏鼎控股(深圳)股份有限公司 内埋元件电路板及其制造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62155546A (ja) * 1985-12-27 1987-07-10 Toshiba Corp メモリ−モジユ−ル
JPH02164096A (ja) * 1988-12-19 1990-06-25 Matsushita Electric Ind Co Ltd 多層電子回路基板とその製造方法
JP3733153B2 (ja) * 1994-11-24 2006-01-11 日清紡績株式会社 多層プリント配線板
US6180261B1 (en) * 1997-10-21 2001-01-30 Nitto Denko Corporation Low thermal expansion circuit board and multilayer wiring circuit board
JP2001217388A (ja) * 2000-02-01 2001-08-10 Sony Corp 電子装置およびその製造方法
JP2002171071A (ja) * 2000-12-04 2002-06-14 Ibiden Co Ltd 多層配線基板、及びその製造方法
FR2822338B1 (fr) * 2001-03-14 2003-06-27 Sagem Procede pour connecter electriquement des plots de contact d'un composant microelectronique directement a des pistes de circuits imprimes, et plaque a circuits imprimes ainsi constituee
TW550997B (en) * 2001-10-18 2003-09-01 Matsushita Electric Ind Co Ltd Module with built-in components and the manufacturing method thereof
TW200302685A (en) * 2002-01-23 2003-08-01 Matsushita Electric Ind Co Ltd Circuit component built-in module and method of manufacturing the same
JP2004269691A (ja) * 2003-03-07 2004-09-30 Nitto Denko Corp ポリカルボジイミド共重合体およびその製造方法

Also Published As

Publication number Publication date
EP1555862A2 (en) 2005-07-20
US20050158911A1 (en) 2005-07-21
EP1555862A3 (en) 2007-08-08
JP2005203674A (ja) 2005-07-28

Similar Documents

Publication Publication Date Title
KR20050076646A (ko) 전자부품내장회로기판의 제조방법
US6420018B1 (en) Low thermal expansion circuit board and multilayer wiring circuit board
WO2006129560A1 (ja) 多層配線板
US6492484B2 (en) Polycarbodiimide
JP3506413B2 (ja) プリプレグ、多層プリント配線板及びその製造方法
EP1598908A2 (en) Optical semiconductor device
KR20020059404A (ko) 고도로 안정한 패키징 기판 및 브롬화 인단 유도체
KR100310924B1 (ko) 방향족폴리카보디이미드및이를사용한시트
US5891540A (en) Adhesive tape for electronic parts
US6045886A (en) Adhesive tape for electronic parts
US6846550B2 (en) Adhesive film for underfill and semiconductor device using the same
US7018718B2 (en) Adhesive film for underfill and semiconductor device using the same
JP4736671B2 (ja) プリプレグ、金属箔張積層板及びこれらを使用した印刷回路板
JP3839887B2 (ja) 電子部品用接着テープ
US7487586B2 (en) Process for producing semiconductor device
KR20050021893A (ko) 열경화성 수지
KR100586107B1 (ko) 폴리이미드 유연성 절연필름을 포함하는 연성금속박막적층필름
JP2005116624A (ja) 半導体素子の実装方法
JP3733153B2 (ja) 多層プリント配線板
KR101099397B1 (ko) 초음파 접합용 적층판 및 이것을 사용한 초음파 접합 방법
JP2002265887A (ja) アンダーフィル用接着フィルム及びこれを用いた半導体装置
JPH10183079A (ja) 電子部品用接着テープ
JP2003218543A (ja) 多層配線基板
JP2003174264A (ja) 絶縁フィルムおよびこれを用いた多層配線基板
JP2005335342A (ja) ポリカルボジイミドシート

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid