KR20050068605A

KR20050068605A - Method for driving lcd

Info

Publication number: KR20050068605A
Application number: KR1020030100221A
Authority: KR
Inventors: 서보미; 박민석
Original assignee: 비오이 하이디스 테크놀로지 주식회사
Priority date: 2003-12-30
Filing date: 2003-12-30
Publication date: 2005-07-05

Abstract

본 발명은 각 게이트 라인에서의 데이터 챠징 시간(Data charging time)을 조절함으로써, 픽셀 전압의 차이를 최소화하는 것에 의해 액정표시장치의 화면 품위를 향상시키는데 적당한 액정표시장치의 구동방법을 제공하기 위한 것으로서, 본 발명의 액정표시장치의 구동방법은 2라인 도트 인버젼 방식의 액정표시장치의 구동방법에 있어서, n번째 게이트 라인과 n+1번째 게이트 라인의 데이터 챠징 시간을 다르게 하는 것을 특징으로 한다.The present invention provides a method of driving a liquid crystal display device suitable for improving the screen quality of the liquid crystal display device by minimizing the difference in pixel voltage by adjusting the data charging time at each gate line. The driving method of the liquid crystal display device of the present invention is characterized in that the charging time of the n-th gate line and the n + 1-th gate line is different in the driving method of the liquid crystal display device of the two-line dot inversion method.

Description

Driving method of liquid crystal display device {METHOD FOR DRIVING LCD}

본 발명은 액정표시장치(LCD: Liquid Crystal Display)에 관한 것으로서, 특히 데이터 챠징 시간을 조절하여 2라인 도트 인버젼 구동방식에서의 호리젠탈 딤(Horizontal Dim)을 해결하는데 적당한 액정표시장치의 구동방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to a liquid crystal display (LCD), and in particular, to drive a liquid crystal display device suitable for solving a horizontal dim in a two-line dot inversion driving method by adjusting a data charging time. It is about a method.

일반적으로, 액정표시장치는 두 장의 유리 기판과 그 사이에 봉입된 액정층으로 구성되는 평판형 디스플레이 장치로서, 하부 기판에는 화소영역을 정의하는 게이트 라인과 데이터 라인이 상호 교차 배치되고, 각 화소영역에는 화소전극과 상기 게이트 라인의 구동신호에 의해 스위칭되어 데이터 라인의 신호를 화소 전극으로 인가하는 박막트랜지스터가 배치되며, 상부 기판에는 화소 전극을 제외한 영역으로 빛이 투과되는 것을 차단하기 위한 블랙매트릭스가 형성되고, 상기 블랙매트릭스를 사이에 두고 각 화소영역마다 컬러필터층이 형성되며, 전면에는 공통전극이 형성된다.In general, a liquid crystal display device is a flat panel display device composed of two glass substrates and a liquid crystal layer enclosed therebetween. In the lower substrate, a gate line and a data line defining a pixel region are intersected and each pixel region is disposed. A thin film transistor is arranged to switch the pixel electrode and the gate line driving signal to apply a signal of the data line to the pixel electrode, and a black matrix is formed on the upper substrate to block light from being transmitted to the region except the pixel electrode. The color filter layer is formed in each pixel region with the black matrix interposed therebetween, and a common electrode is formed on the entire surface.

이와 같은 액정표시장치는 크게 복수의 게이트 라인과 데이터 라인이 교차 배치되고, 각 게이트 라인과 데이터 라인이 교차하는 부위에 박막트랜지스터가 배치되어 화상을 디스플레이 하는 액정패널과, 상기 액정패널의 데이터 라인을 구동하기 위한 구동전압을 인가하는 소스 드라이버 IC와, 상기 액정패널의 게이트 라인을 구동하기 위한 구동전압을 인가하는 게이트 드라이버 IC로 구성된다.Such a liquid crystal display device includes a liquid crystal panel in which a plurality of gate lines and data lines are largely intersected, and a thin film transistor is disposed at a portion where each gate line and data line intersect to display an image, and a data line of the liquid crystal panel. A source driver IC for applying a driving voltage for driving and a gate driver IC for applying a driving voltage for driving the gate line of the liquid crystal panel.

상기와 같은 액정표시장치는 그 구동방법에 따라 도트 인버젼 방식, 라인 인버젼 방식 등 다양한 방식이 있는데, 1 도트 스킵 패턴에서 플리커(Flicker)를 없애기 위해 데이터를 2라인 도트 인버젼 방식으로 구동한다.According to the driving method, the liquid crystal display device has various methods such as a dot inversion method and a line inversion method. The data is driven by a two line dot inversion method to eliminate flicker in a single dot skip pattern. .

이하, 첨부된 도면을 참조하여 종래 기술에 따른 액정표시장치의 구동방법을 설명하기로 한다.Hereinafter, a driving method of a liquid crystal display according to the related art will be described with reference to the accompanying drawings.

도 1은 1라인 도트 인버젼 방식을 설명하기 위한 도면이고, 도 2는 도 1과 대비되는 2라인 도트 인버젼 방식을 설명하기 위한 도면으로서, 도 1의 1라인 도트 인버젼 방식의 액정표시장치에서는 포지티브 데이터(+)와 네가티브 데이터(-)가 매 라인마다 상호 교번하여 인가되지만, 도 2의 2라인 도트 인버젼 방식의 액정표시장치는 2라인씩 포지티브 데이터(+)와 네가티브 데이터(-)가 인가되는 것을 볼 수 있다.FIG. 1 is a view for explaining a one-line dot inversion method, and FIG. 2 is a view for explaining a two-line dot inversion method as compared to FIG. 1, and the liquid crystal display device of the one-line dot inversion method of FIG. 1. In FIG. 2, positive data (+) and negative data (−) are alternately applied to each line. However, in the two-line dot inversion type liquid crystal display of FIG. 2, positive data (+) and negative data (−) are provided every two lines. You can see that is applied.

이와 같은 2라인 도트 인버젼 방식의 액정표시장치에서는 도 3에 도시된 1 도트 스킵 패턴에서 보이는 플리커를 없애기 위해서 데이터를 2라인 도트 인버젼 방식으로 구동하게 되는데, 이와 같이, 2라인 도트 인버젼 방식으로 데이터 라인을 구동할 경우에는 1도트 인버젼 스킵 패턴에서 포지티브 데이터와 네가티브 데이터가 서로 상쇄되어 프레임간 포지티브 데이터와 네가티브 데이터간의 편향이 생기지 않으므로 어느 정도 플리커를 감소시킬 수가 있다.In the liquid crystal display of the two-line dot inversion method, the data is driven by the two-line dot inversion method in order to eliminate flicker seen in the one-dot skip pattern shown in FIG. 3. In the case of driving the data line, the flicker can be reduced to some extent because the positive data and the negative data cancel each other in the 1-dot inversion skip pattern so that the deflection between the positive data and the negative data between frames does not occur.

그러나 상기와 같은 2라인 도트 인버젼 방식으로 액정표시장치를 구동할 경우에는 다음과 같은 문제점이 발생한다.However, the following problem occurs when the LCD is driven in the two-line dot inversion method as described above.

즉, 2라인 도트 인버젼 방식으로 액정표시장치를 구동할 경우에는 n번째 게이트 라인과 n+1번째 게이트 라인의 데이터 챠징량이 달라지게 된다. That is, when the liquid crystal display device is driven by the 2-line dot inversion method, the data charging amount of the n-th gate line and the n + 1-th gate line is changed.

도 4는 종래 액정표시장치의 구동방법에 따른 n번째와 n+1번째 게이트 라인의 충전 시간을 비교 설명하기 위한 그래프이다. 도 4에 도시된 바와 같이, 게이트 온(ON) 구간 동안 n번째 게이트 라인은 데이터가 라이징(Rising)되면서 챠징이 되는 반면에, n+1번째 게이트 라인의 경우는 이미 제 레벨에 도달한 데이터가 챠징되므로 픽셀(Pixel) 전압에 있어서 서로 차이가 발생하게 된다.4 is a graph for comparing and comparing the charging times of the nth and n + 1th gate lines according to the driving method of the conventional LCD. As shown in FIG. 4, during the gate-on period, the n-th gate line is charged with data rising, whereas in the case of the n + 1-th gate line, the data that has already reached the first level is stored. Since charging is performed, a difference occurs in the pixel voltage.

따라서, n번째 게이트 라인과 n+1번째 게이트 라인간의 휘도차가 발생하게 되고, 이는 액정표시장치의 화면 품위를 저하시키는 요인으로 작용하게 된다.Therefore, the luminance difference between the n-th gate line and the n + 1-th gate line is generated, which acts as a factor to reduce the screen quality of the liquid crystal display device.

물론, 상기와 같은 문제를 해결할 목적으로 출력 로드에 커런트(Current) 용량을 증가시켜 데이터 라이징(Rising)을 빠르게 하여 챠징량의 차이를 줄이는 방법을 사용하고 있으나, 데이터 라인의 배선 저항이 큰 경우에는 그 차이를 줄이는데 한계가 있었다. Of course, in order to solve the above problem, the current load is increased by increasing the current capacity in the output load to reduce the difference in the charging amount. However, when the wiring resistance of the data line is large, There was a limit to narrowing the gap.

본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위해 안출한 것으로서, 각 게이트 라인에서의 데이터 챠징 시간을 조절함으로써, 픽셀 전압의 차이를 최소화하는 것에 의해 액정표시장치의 화면 품위를 향상시키는데 적당한 액정표시장치의 구동방법을 제공하는데 그 목적이 있다.SUMMARY OF THE INVENTION The present invention has been made to solve the above problems of the prior art, and by adjusting the data charging time at each gate line, a liquid crystal suitable for improving the screen quality of the liquid crystal display by minimizing the difference in pixel voltage. It is an object of the present invention to provide a method of driving a display device.

상기의 목적을 달성하기 위한 본 발명의 액정표시장치의 구동방법은 2라인 도트 인버젼 방식의 액정표시장치의 구동방법에 있어서, n번째 게이트 라인과 n+1번째 게이트 라인의 데이터 챠징 시간을 다르게 하는 것을 특징으로 한다.The driving method of the liquid crystal display device of the present invention for achieving the above object is a method of driving a two-line dot inversion type liquid crystal display device, the data charging time of the n-th gate line and the n + 1-th gate line is different Characterized in that.

이때, 상기 데이터 챠징 시간은 데이터 출력 인에이블 신호의 폭을 달리하되, n+1번째가 n번째 보다 더 큰 폭을 갖도록 하는 것이 바람직하다.In this case, the data charging time is different from the width of the data output enable signal, it is preferable that the n + 1 th has a width larger than the n th.

또한, 상기 데이터 챠징 시간은 게이트 출력 인에이블 신호의 폭을 달리하여도 좋으며, 이때에는 n+1번째가 n번째 보다 더 큰 폭을 갖도록 하는 것이 바람직하다.In addition, the data charging time may vary the width of the gate output enable signal, and in this case, it is preferable that the n + 1th has a width larger than the nth.

(실시예)(Example)

이하, 첨부된 도면을 참조하여 본 발명에 따른 액정표시장치의 구동방법을 설명하기로 한다.Hereinafter, a driving method of a liquid crystal display according to the present invention will be described with reference to the accompanying drawings.

먼저, 본 발명에 따른 액정표시장치의 구동방법은 n+1번째 데이터 출력 인에이블(Data output enable)신호를 n번째보다 늦게 인가하여 n+1번째 데이터의 챠징 시간을 n번째 보다 줄이는 방법과, n+1번째의 게이트 출력 인에이블 신호를 n번째 보다 길게 하여 n+1번째 데이터의 챠징 시간을 줄이는 방법을 이용하는 것을 기술적 특징으로 한다.First, a method of driving a liquid crystal display according to the present invention includes applying a n + 1 th data output enable signal later than the n th to reduce the charging time of the n + 1 th data than the n th, The technical feature is to use a method of reducing the charging time of the n + 1th data by making the n + 1th gate output enable signal longer than the nth.

이와 같은 본 발명에 따른 액정표시장치의 구동방법을 보다 구체적으로 설명하면 다음과 같다.The driving method of the liquid crystal display device according to the present invention will be described in more detail as follows.

도 5는 본 발명의 제 1 실시 예에 따른 액정표시장치의 구동방법을 설명하기 위한 동작 타이밍도이다.5 is an operation timing diagram for describing a method of driving a liquid crystal display according to a first embodiment of the present invention.

도 5는 n번째와 n+1번째의 데이터 출력 인에이블 신호(TP)를 다르게 인가하여 출력의 챠징 시간을 다르게 하기 위한 방법으로서, 이 방법을 이용하면 n번째와 n+1번째의 데이터 출력의 챠징량을 동일하게 맞출 수가 있게 된다.FIG. 5 illustrates a method for different charging times of an output by applying different nth and n + 1th data output enable signals TP, and using this method, an nth and n + 1th data output The charging amount can be equally adjusted.

즉, 도 5에 도시한 바와 같이, 데이터 출력 인에이블 신호(TP)를 살펴보면, n번째에서의 폴링 타이밍과 n+1번째에서의 폴링 타이밍이 서로 다름을 알 수 있으며, 상기 n+1번째의 데이터 출력 인에이블 신호의 폴링 타이밍을 n번째의 데이터 출력 인에이블 신호의 폴링 타이밍보다 더 길게 가져감으로써, n번째와 n+1번째의 데이터 차징량을 동일하게 할 수 있다.That is, as shown in FIG. 5, when looking at the data output enable signal TP, it can be seen that the polling timing in the nth and the polling timing in the n + 1th are different from each other. By bringing the polling timing of the data output enable signal longer than the polling timing of the nth data output enable signal, the nth and n + 1th data charging amounts can be made equal.

참고로, 액정표시장치의 픽셀에 공급되는 전압은 데이터 출력 인에이블 신호가 폴링 에지에서 출력된다.For reference, the voltage supplied to the pixel of the liquid crystal display is output at the falling edge of the data output enable signal.

도 6a는 본 발명 제 1 실시 예의 구동방법에 따른 n번째 게이트 온(ON) 구간 동안의 데이터 출력의 챠징 시간을 나타낸 그래프이고, 도 6b는 본 발명 제 1 실시 예의 구동방법에 따른 n+1번째 게이트 온(ON) 구간 동안의 데이터 출력 챠징 시간을 나타낸 그래프로서, 도 6a 및 6b에서 알 수 있듯이, n번째 게이트 온 구간 동안의 데이터 출력은 라이징(Rising)이 느리기 때문에 이미 제 레벨 전압에 도달한 채로 챠징되는 n+1번째보다 챠징량이 작다. 6A is a graph showing the charging time of the data output during the n-th gate ON period according to the driving method of the first embodiment of the present invention, and FIG. 6B is the n + 1 th according to the driving method of the first embodiment of the present invention. 6A and 6B, the data output during the nth gate-on period has already reached the first level voltage due to the slow rising of the data output charging time during the gate-on period. The charging amount is smaller than the n + 1 th charged.

하지만, n번째 게이트 온 구간 동안의 데이터 출력의 챠징 시간이 상대적으로 n+1번째보다 길기 때문에 느린 라이징(Rising)에 의한 감소를 보상할 수가 있게 된다.However, since the charging time of the data output during the n-th gate-on period is relatively longer than the n + 1th, it is possible to compensate for the decrease due to the slow rising.

따라서, 데이터 출력 인에이블 신호(TP)의 폭을 변화시킴으로써, 폴링 에지를 컨트롤하는 방법을 통해 n번째와 n+1번째의 데이터 출력 챠징량을 동일하게 맞추어 호리젠탈 딤(Horizontal Dim) 현상을 해결할 수 있게 된다.Accordingly, by changing the width of the data output enable signal TP, a horizontal dim phenomenon is generated by equally adjusting the charging amount of the nth and n + 1th data by controlling the falling edge. It can be solved.

참고로, 상기의 호리젠탈 딤(Horizontal Dim) 현상이란, n번째와 n+1번째 게이트 라인간의 휘도차가 시인되어 수평으로 딤이 보이는 현상을 말한다.For reference, the horizontal dim phenomenon refers to a phenomenon in which a dim is seen horizontally because the luminance difference between the nth and n + 1th gate lines is visually recognized.

한편, 도 7은 본 발명의 제 2 실시 예에 따른 액정표시장치의 구동방법을 설명하기 위한 동작 타이밍도로서, 전술한 제 1 실시 예에서는 n번째와 n+1번째의 데이터 출력 인에이블 신호를 조절하여 n번째와 n+1번째의 데이터 출력 챠징량을 동일하게 하였으나, 본 발명의 제 2 실시 예에서는 n번째와 n+1번째 게이트 출력 인에이블 신호(OE)를 조절하여 출력의 챠징 시간을 다르게 하는 것에 의해 n번째와 n+1번째 데이터 출력의 챠징량을 동일하게 하는 방법이다.7 is an operation timing diagram illustrating a method of driving a liquid crystal display according to a second exemplary embodiment of the present invention. In the first exemplary embodiment, the nth and n + 1th data output enable signals are provided. By adjusting the nth and n + 1th data output charging amounts, in the second embodiment of the present invention, the charging time of the output is adjusted by adjusting the nth and n + 1th gate output enable signals OE. By varying, the charging amount of the nth and n + 1th data outputs is equalized.

즉, 도 7에 도시한 바와 같이, 데이터 출력 인에이블 신호가 n번째와 n+1번째에서 모두 동일한 상태에서, 게이트 출력 인에이블 신호(OE)는 n번째와 n+1번째에서 하이 구간이 서로 상이함을 알 수 있는데, 도면에 나타난 바와 같이, n+1번째에서 게이트 출력 인에이블 신호(OE)의 하이 구간이 n번째에서의 게이트 출력 인에이블 신호의 하이 구간에 비해 훨씬 길다는 것을 알 수 있다.That is, as shown in FIG. 7, in the state where the data output enable signal is the same in both the nth and n + 1th, the gate output enable signal OE has a high interval in the nth and n + 1th. As shown in the figure, it can be seen that the high section of the gate output enable signal OE in the n + 1 th is much longer than the high section of the gate output enable signal in the n th. have.

참고로, 상기 게이트 출력은 게이트 출력 인에이블 신호가 하이 구간 동안에 Voff로 동작한다.For reference, the gate output is operated at Voff during the high period of the gate output enable signal.

도 8a는 본 발명 제 2 실시 예의 구동방법에 따른 n번째 게이트 온 구간 동안의 데이터 출력 챠징 시간을 나타낸 그래프이고, 도 8b는 본 발명 제 2 실시 예의 구동방법에 따른 n+1번째 게이트 온 구간 동안의 데이터 출력 챠징 시간을 나타낸 그래프이다.FIG. 8A is a graph illustrating a data output charging time during an n-th gate-on period according to the driving method of the second embodiment of the present invention, and FIG. 8B is a n + 1-th gate on period according to the driving method of the second embodiment of the present invention. This graph shows the data output charging time.

상기 도 8a 및 8b에 나타난 바와 같이, n번째 게이트 온 구간 동안의 데이터 출력은 라이징(Rising)이 느리기 때문에 이미 제 레벨 전압에 도달한 채로 챠징이 되는 n+1번째보다 챠징량이 작다. As shown in FIGS. 8A and 8B, the data output during the n-th gate-on period has a smaller rising amount than the n + 1 th charge, which is charged while reaching the first level voltage because the rising is slow.

하지만, n번째 게이트 출력 인에이블 신호(OE)의 하이 구간이 n+1번째보다 짧아서 상대적으로 n+1번째보다 데이터 챠징 시간이 길기 때문에 느린 라이징(Rising)에 의한 감소를 보상할 수가 있게 된다.However, since the high period of the n-th gate output enable signal OE is shorter than the n + 1 th and the data charging time is relatively longer than the n + 1 th, it is possible to compensate for the decrease caused by the slow rising.

결국, 게이트 출력 인에이블 신호(OE)의 폭을 변화시켜 하이 구간을 달리하면 n번째와 n+1번째의 데이터 출력 챠징 시간을 동일하게 맞출 수가 있게 된다.As a result, when the width of the gate output enable signal OE is changed to vary the high period, the nth and n + 1th data output charging times can be equally matched.

이상에서 본 발명의 바람직한 실시 예를 설명하였으나, 본 발명은 다양한 변화와 변경 및 균등물을 사용할 수가 있고, 상기 실시 예들을 적절히 변형하여 동일하게 응용할 수가 있음이 명확하다. 따라서 상기 기재 내용은 하기의 특허청구범위의 한계에 의해 정해지는 본 발명의 범위를 한정하는 것이 아니다.Although preferred embodiments of the present invention have been described above, it is clear that the present invention can use various changes, modifications, and equivalents, and that the above embodiments can be appropriately modified and applied in the same manner. Accordingly, the above description does not limit the scope of the invention as defined by the limitations of the following claims.

이상에서 상술한 바와 같이, 본 발명에 따른 액정표시장치의 구동회로는 다음과 같은 효과가 있다.As described above, the driving circuit of the liquid crystal display according to the present invention has the following effects.

데이터 출력 인에이블 신호 또는 게이트 출력 인에이블 신호를 적절히 조정함으로써, n번째와 n+1번째의 데이터 출력 챠징 시간을 동일하게 맞추는 것에 의해 n번째와 n+1번째 게이트 라인에서의 픽셀 전압의 차를 동일하게 하고, 그로 인해 상기 n번째와 n+1번째 게이트 라인의 휘도를 동일하게 가져갈 수가 있다.By appropriately adjusting the data output enable signal or the gate output enable signal, the difference in pixel voltage at the nth and n + 1th gate lines is adjusted by equally adjusting the nth and n + 1th data output charging times. By doing the same, the luminance of the nth and n + 1th gate lines can be brought to be the same.

따라서, 2라인 도트 인버젼 방식으로 구동하는 액정표시장치에서 픽셀 전압의 차로 인하여 나타나는 호리젠탈 딤 현상을 제거함으로써, 액정표시장치의 화면 품위가 떨어지는 것을 방지할 수가 있다.Therefore, by eliminating the horizontal dim phenomenon caused by the difference in pixel voltage in the liquid crystal display device driven by the 2-line dot inversion method, it is possible to prevent the screen quality of the liquid crystal display device from deteriorating.

도 1은 종래 액정표시장치의 구동방법에 따른 1라인 도트 인버젼 방식을 설명하기 위한 도면.1 is a view for explaining a one-line dot inversion method according to a driving method of a conventional liquid crystal display device.

도 2는 종래 액정표시장치의 구동방법에 따른 2라인 도트 인버젼 방식을 설명하기 위한 도면.2 is a view for explaining a two-line dot inversion method according to a driving method of a conventional liquid crystal display device.

도 3은 종래 액정표시장치의 구동방법에 따른 2라인 도트 인버젼 구동시 1 도트 스킵 패턴을 도시한 도면.FIG. 3 is a diagram illustrating a 1 dot skip pattern when driving a 2-line dot inversion according to a driving method of a conventional liquid crystal display. FIG.

도 4는 종래 액정표시장치의 구동방법에 따른 n번째와 n+1번째 게이트 라인의 충전 시간을 비교 설명하기 위한 그래프.4 is a graph for comparing and comparing the charging times of the nth and n + 1th gate lines according to a conventional method of driving a liquid crystal display.

도 5는 본 발명의 제 1 실시 예에 따른 액정표시장치의 구동방법을 설명하기 위한 동작 타이밍도.5 is an operation timing diagram for explaining a method of driving a liquid crystal display according to a first embodiment of the present invention;

도 6a는 본 발명 제 1 실시 예의 구동방법에 따른 n번째 게이트 온 구간 동안의 데이터 출력 챠징 시간을 나타낸 그래프.6A is a graph illustrating a data output charging time during an nth gate-on period according to the driving method of the first embodiment of the present invention;

도 6b는 본 발명 제 1 실시 예의 구동방법에 따른 n+1번째 게이트 온 구간 동안의 데이터 출력 챠징 시간을 나타낸 그래프.6B is a graph illustrating a data output charging time during an n + 1 th gate-on period according to the driving method of the first embodiment of the present invention;

도 7은 본 발명의 제 2 실시 예에 따른 액정표시장치의 구동방법을 설명하기 위한 동작 타이밍도.7 is an operation timing diagram illustrating a method of driving a liquid crystal display according to a second embodiment of the present invention.

도 8a는 본 발명 제 2 실시 예의 구동방법에 따른 n번째 게이트 온 구간 동안의 데이터 출력 챠징 시간을 나타낸 그래프.8A is a graph illustrating a data output charging time during an nth gate-on period according to a driving method of a second exemplary embodiment of the present invention.

도 8b는 본 발명 제 2 실시 예의 구동방법에 따른 n+1번째 게이트 온 구간 동안의 데이터 출력 챠징 시간을 나타낸 그래프.8B is a graph illustrating a data output charging time during an n + 1 th gate-on period according to a driving method of a second embodiment of the present invention;

Claims

In the driving method of a 2-line dot inversion type liquid crystal display device,

and a data charging time of the n-th gate line and the n + 1th gate line.

2. The method of claim 1, wherein the data charging time varies in width of a data output enable signal.

3. The method of claim 2, wherein the width of the data output enable signal is such that n + 1th has a width greater than nth.

2. The method of claim 1, wherein the data charging time varies in width of a gate output enable signal.

5. The method of claim 4, wherein the width of the gate output enable signal is such that n + 1th has a width greater than nth.