JP4480821B2

JP4480821B2 - Liquid crystal display

Info

Publication number: JP4480821B2
Application number: JP30665599A
Authority: JP
Inventors: 英智助則; 高英伊藤
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 1999-10-28
Filing date: 1999-10-28
Publication date: 2010-06-16
Anticipated expiration: 2019-10-28
Also published as: JP2001125069A

Description

【０００１】
【発明の属する技術分野】
本発明は、静電気等によるＴＦＴ（Thin Film Transistor：薄膜トランジスタ）の特性変化を補償する機能を備えた液晶表示装置に関する。
【０００２】
【従来の技術】
近年、液晶表示装置は、携帯型コンピュータのディスプレイだけでなく、ディスクトップ型コンピュータのディスプレイやテレビ、及び携帯端末のディスプレイなど、種々の電子機器に使用されるようになった。
一般的な液晶パネルでは、２枚の透明基板の間に液晶を封入した構造を有している。それらの透明基板の相互に対向する２つの面のうち、一方の面側には対向電極、カラーフィルタ及び配向膜等が形成され、他方の面側にはＴＦＴ、画素電極及び配向膜等が形成されている。各透明基板の対向面と反対側の面には、それぞれ偏光板が貼り付けられている。これらの２枚の偏光板は、例えば偏光軸が互いに直交するように配置されており、画素電極と対向電極との間に電圧をかけない状態では光が透過して明表示となり、電圧を印加した状態では遮光して暗表示となる。また、２枚の偏光板の偏光軸を互いに平行に配置した場合は、画素電極と対向電極との間に電圧をかけない状態では暗表示となり、電圧を印加した状態では明表示となる。以下、画素電極及びＴＦＴが形成された基板をＴＦＴ基板、対向電極が形成された基板を対向基板という。
【０００３】
図１３は従来の液晶表示装置を示すブロック図である。液晶表示装置は、タイミングコントローラ５１と、データドライバ５２と、ゲートドライバ５３と、液晶パネル５５と、基準電圧発生回路５６とにより構成されている。液晶パネル５５には、マトリクス状に配列された複数の画素と、複数本のデータバスライン及び複数本のゲートバスラインとが形成されている。各画素にはそれぞれ画素電極及びＴＦＴが設けられており、ＴＦＴのゲートに所定の信号（走査信号）が供給されると、ＴＦＴはオンになってデータバスラインに供給された信号（画像データ信号）を画素電極に伝達する。
【０００４】
タイミングコントローラ５１には、パーソナルコンピュータ等の画像生成装置から画像信号ＲＧＢ、水平同期信号Ｈ-sync 及び垂直同期信号Ｖ-sync が供給される。タイミングコントローラ５１は、これらの信号から画像データ信号ＤＲ，ＤＧ，ＤＢを生成するとともに、１水平同期期間の始まりを示すデータスタート信号DSI や、画像データ信号ＤＲ，ＤＧ，ＤＢの同期信号であるデータクロックDCLK、１垂直同期期間の始まりを示すゲートスタート信号GSI 、水平同期信号Ｈ-sync に同期したゲートクロック信号GCLK、及び輝度傾斜信号Ｖgd2 を生成する。データドライバ５２は、画像データ信号ＤＲ，ＤＧ，ＤＢ、データスタート信号DSI 及びデータクロックDCLKを入力し、液晶パネル５５の各データバスラインに所定のタイミングで画像データ信号ＤＲ，ＤＧ，ＤＢを供給する。
【０００５】
ゲートドライバ５３は、タイミングコントローラ５１からゲートスタート信号GSI 、ゲートクロックGCLK及び輝度傾斜信号Ｖgd2 を入力し、これらの信号から走査信号を生成し、液晶パネル５５の各ゲートバスラインに所定のタイミングで順番に走査信号を供給する。
基準電圧発生回路５６は、タイミングコントローラ５１、データドライバ５２、ゲートドライバ５３を駆動するための電圧を供給する。
【０００６】
図１４は、ゲートドライバ５３の動作を示すタイミングチャートである。この図１４に示すように、ゲートバスラインに供給される走査信号（ＴＡＢ出力）は矩形のパルスではなく、一定の電圧を維持した後、電圧が経時的かつ連続的に低下し、その後基準電位まで降下するパルスが用いられる。これは、ゲートバスラインによる信号の遅延に起因する輝度のぱらつきを抑制するためである。以下、走査信号のうち、電圧が経時的かつ連続的に低下する部分を輝度傾斜という。
【０００７】
ゲートドライバ５３には、タイミングコントローラ５１からゲートスタート信号GSI 、ゲートクロックGCLK及び輝度傾斜信号Ｖgd2 が入力され、基準電圧発生回路５６から基準電圧Ｖeeが入力される。この図１４に示すように、輝度傾斜信号Ｖgd2 は走査信号の輝度傾斜を決める信号である。ゲートドライバ５３は、輝度傾斜信号Ｖgd2 と、基準電圧Ｖeeと、ゲートクロックGCLKとにより輝度傾斜を有する走査信号を生成する。また、ゲートドライバ５３は、ゲートスタート信号GSI により１番目のゲートバスラインを選択し、そのゲートバスラインに走査信号を供給する。その後、ゲートドライバ５３はゲートクロックGCLKに同期したタイミングで次のゲートバスラインを選択し、その選択したゲートバスラインに走査信号を供給する。このようにして、ゲートクロックGCLKに同期したタイミングで順番にゲートバスラインの１つが選択され、選択されたゲートバスラインに走査信号が供給される。
【０００８】
一方、液晶パネル５５のデータバスラインには、データドライバ５２から所定のタイミングで画像データ信号が供給される。ゲートバスライン５２を介して走査信号が供給された画素のＴＦＴはオン状態となり、データバスラインに供給された画像データ信号が画素電極に供給される。これにより、画素電極と対向電極との間の液晶分子が電界に沿った方向に配列し、光の透過率が変化する。画素毎に光の透過率を制御することにより、所望の画像が表示される。
【０００９】
【発明が解決しようとする課題】
ところで、液晶パネルの製造工程において発生した静電気がＴＦＴに印加されて、ＴＦＴの特性が変化することがある。図１５は横軸にゲート−ソース間電圧（Ｖgs）をとり、縦軸にドレイン電流（Ｉd ）をとって、ＴＦＴの電流−電圧特性（Ｉ−Ｖ特性）を示す図である。正常なＴＦＴの特性が図１５中に実線で示すものであるとすると、静電気により、ドレイン電流が増える方向（図中Ａで示す方向）又はドレイン電流が減る方向（図中Ｂで示す方向）に変化する。このため、ＴＦＴの特性が変化した画素では、同じ電圧の画像データ信号を供給しても、他の画素と輝度が異なってしまう。静電気はバスラインを伝わっていくため、バスラインに沿った数〜数百の画素のＴＦＴの特性が同時に変化する。
【００１０】
一般的に、ゲートバスラインに静電気が印加された場合にＴＦＴの特性が変化することが多く、横方向にはしる線状の表示欠陥となる。
以上から本発明の目的は、静電気等によるＴＦＴの特性変化を補償し、表示品質の低下を回避できる液晶表示装置を提供することである。
【００１１】
【課題を解決するための手段】
上記した課題は、上記した課題は、図２、図４、図６、図８に例示するように、複数の画素と、これらの画素に画像データ信号及び走査信号を供給する複数のデータバスライン１３及び複数の走査バスライン（ゲートバスライン１２）とを有するＴＦＴ方式の液晶表示装置において、特性の変化したＴＦＴと接続されている走査バスライン１２に供給する走査信号の波形を他の走査バスライン１２に供給する走査信号の波形と異なるものとする波形調整手段（輝度傾斜変更回路３４及びゲートドライバ３３）を有することを特徴とする液晶表示装置により解決する。
【００１２】
静電気によるＴＦＴの特性変化は、同一の走査バスラインに接続されている複数のＴＦＴで同時に発生する。また、ＴＦＴの特性が変化しても、データ電圧を調整することにより、画素電圧を正常な値とすることができる。そこで、本発明においては、静電気等により特性が変化したＴＦＴと接続されている走査バスライン（特定の走査バスライン）に、他の走査バスラインに供給する走査信号と異なる波形の走査信号を供給する。これにより、画素電圧を正常な値とすることができて、表示欠陥を修正することができる。
【００１３】
一般的に、走査信号には、輝度傾斜をもつパルスが用いられる。例えば、走査信号の輝度傾斜の部分の波形を変えることにより、ＴＦＴの特性変化を補償し、表示品質の低下を回避することができる。また、上記した課題は、図２、図４、図６に例示するように、複数の画素と、これらの画素に画像データ信号及び走査信号を供給する複数のデータバスライン１３及び複数の走査バスライン（ゲートバスライン１２）と、前記複数の走査バスライン１２のうちの特性の変化したＴＦＴと接続されているバスラインと接続される輝度補償用配線１９とを有するＴＦＴ方式の液晶パネル３５と、第１のタイミング信号（DSI ，DCLK）、第２のタイミング信号(GSI，GCLK）及び輝度傾斜タイミング信号GVを生成するタイミングコントローラ３１と、前記第１のタイミング信号に基づくタイミングで前記データバスライン１３に前記画像データ信号を供給するデータドライバ３２と、前記輝度補償用配線１９と接続され、前記輝度傾斜タイミング信号GVに基づいて輝度傾斜信号Ｖgd1 を生成し、前記輝度補償用配線１９からの信号により前記輝度傾斜信号Ｖgd1 の波形を変更する輝度傾斜変更回路３４と、前記第２のタイミング信号(GSI，GCLK）により前記複数の走査バスライン１２から１つの走査バスラインを順次選択し、前記第２のタイミング信号(GSI，GCLK）及び前記輝度傾斜信号Ｖgd1 により前記輝度傾斜信号Ｖgd1 の波形に応じた波形の走査信号を生成して選択した走査バスライン１２に供給するゲートドライバ３３とを有することを特徴とする液晶表示装置により解決する。
【００１４】
本発明においては、液晶パネルの複数の走査バスラインのうちの特定の走査バスラインに接続される輝度補償用配線を有している。そして、例えば複数の走査バスラインに交差するように輝度補償用配線を形成しておき、レーザ光を照射して、輝度補償用配線と、特性変化したＴＦＴが接続されている特定の走査バスラインとを電気的に接続する。これにより、特定の走査バスラインに走査信号の供給が開始されると、輝度傾斜変更回路に信号が入力され、輝度傾斜信号の波形を変更する。ゲートドライバでは、輝度傾斜信号の波形の基づいて、走査信号の立ち下がり部の波形を変更する。これにより、特定の走査バスラインに接続されたＴＦＴの特性変化を補償することができて、表示品質が良好な画像を表示することができる。
【００１５】
【発明の実施の形態】
以下、本発明の実施の形態について、添付の図面を参照して説明する。
（１）液晶パネルの構造
図１は本発明の実施の形態の液晶表示装置の液晶パネルの構造を示す断面図、図２は同じくその液晶パネルのＴＦＴ基板を示す平面図である。
【００１６】
液晶パネルは、対向して配置されたＴＦＴ基板１０及び対向基板２０と、これらのＴＦＴ基板１０と対向基板２０との間に封入された液晶２９とにより構成されている。
ＴＦＴ基板１０は、ガラス基板１１と、ガラス基板１１上に形成されたゲートバスライン１２、データバスライン１３、画素電極１４及びＴＦＴ１５等により構成される。各ゲートバスライン１２はガラス基板１１上に相互に平行に形成されている。また、ガラス基板１１上には、蓄積容量を構成するバスラインＣs が形成されている。これらのゲートバスライン１２及びバスラインＣs の上には絶縁膜１６（図２参照）が形成されており、絶縁膜１６上には、データバスライン１３がゲートバスライン１２に対し直角に交差するように形成されている。また、ゲートバスライン１２上には絶縁膜１６を介してシリコン膜（図示せず）が形成されており、このシリコン膜と、ソース電極１５ａ及びドレイン電極１５ｂとによりＴＦＴ１５が構成されている。ドレイン電極１５ｂは、ドレインバスライン１３に接続されている。
【００１７】
これらのドレインバスライン１３、ソース電極１５ａ及びドレイン電極１５ｂの上には絶縁膜１７が形成されており、絶縁膜１７上にはインジウム酸化スズ（indium-tin oxide：以下、ＩＴＯという）からなる透明の画素電極１４が形成されている。この画素電極１４は、絶縁膜１７に設けられたコンタクトホールを介してソース電極１５ａに電気的に接続されている。また、画素電極１４の上には、ポリイミド等からなる配向膜１８が形成されている。この配向膜１８の表面には、電圧を印加していないときの液晶分子の配向方向を決定するために、配向処理が施されている。配向処理の代表的な方法としては、布製のローラーにより配向膜の表面を一方向に擦るラビング法が知られている。
【００１８】
一方、対向基板２０は、ガラス基板２１と、ガラス基板２１の下面側に形成されたブラックマトリクス２２、カラーフィルタ２３、対向電極２４及び配向膜２５等により構成されている。カラーフィルタ２３には、赤色（Ｒ）、緑色（Ｇ）及び青色（Ｂ）の３種類あり、１つの画素電極１４に１つのカラーフィルタ２３が対向している。これらのカラーフィルタ２３の間にはブラックマトリクス２２が形成されている。このブラックマトリクス２２は、例えばクロム（Ｃｒ）のように光が透過しない金属薄膜からなる。
【００１９】
カラーフィルタ２３の下には、ＩＴＯからなる透明の対向電極２４が形成されている。この対向電極２４の下には配向膜２５が形成されている。この配向膜２５の表面にも配向処理が施されている。
ＴＦＴ基板１０と対向基板２０との間には、球形のスペーサ（図示せず）が配置され、これによりＴＦＴ基板１０と対向基板２０との間隔が一定に維持される。また、ＴＦＴ基板１０の下及び対向基板２０の上にはそれぞれ偏光板（図示せず）が配置される。これらの偏光板は、例えば偏光軸が相互に直交するように配置される。
【００２０】
このように構成された液晶パネルにおいて、データバスライン１３にデータ信号を供給し、ゲートバスライン１２に走査信号を供給すると、ＴＦＴ１５がオンになって画素電極１４にデータ信号が供給される。これにより、画素電極１４と対向電極２４との間に電界が発生する。この電界によって液晶２９中の液晶分子の向きが変化し、画素の光透過率が変化する。各画素毎に画素電極１４に印加する電圧を制御することにより、液晶パネル４０に所望の画像を表示することができる。
【００２１】
本実施の形態においては、上述したように、液晶パネルの表示領域内の構成は基本的に従来と同様である。但し、本実施の形態の液晶パネルでは、図３に示すように、表示領域の外側に輝度補償用配線１９が形成されている。この輝度補償用配線１９はゲートバスライン１２の下方又は上方（図では上方）に、ゲートバスライン１２と交差するように形成されている。通常、ゲートバスライン１２と輝度補償用配線１９とは、両者の間に形成された絶縁膜により電気的に絶縁されている。しかし、ゲートバスライン１２と輝度補償用配線１９とが交差する部分にレーザ光を照射することにより、ゲートバスライン１２と輝度補償用配線１９とを電気的に接続することができる。
【００２２】
（２）液晶表示装置の回路構成
図４は本実施の形態の液晶表示装置の回路構成を示すブロック図である。
本実施の形態の液晶表示装置は、タイミングコントローラ３１と、データドライバ３２と、ゲートドライバ３３と、輝度傾斜変更回路３４と、液晶パネル３５と、基準電圧発生回路３６とにより構成されている。タイミングコントローラ３１には、パーソナルコンピュータ等の画像生成装置から画像信号ＲＧＢと、水平同期信号Ｈ-sync 及び垂直同期信号Ｖ-sync が供給される。タイミングコントローラ３１は、これらの信号から所定の信号を生成し、データドライバ３２、データドライバ３３及び輝度傾斜変更回路３４に出力する。タイミングコントローラ３１からデータドライバ３２に供給される信号としては、例えば、画像データ信号ＤＲ，ＤＧ，ＤＢ、１水平同期期間の始まりを示すデータスタート信号DSI 及び画像データ信号ＤＲ，ＤＧ，ＤＢの転送タイミングを示すデータクロックDCLKなどがある。データドライバ３２は、これらの信号を入力し、所定のタイミングでデータバスライン１３に画像データ信号ＤＲ，ＤＧ，ＤＢを出力する。
【００２３】
また、タイミングコントローラ３１からゲートドライバ３３に出力される信号としては、例えば１垂直同期期間の始まりを示すゲートスタート信号GSI 、水平同期信号に同期したゲートクロックGCLKなどがある。更に、タイミングコントローラ３１から輝度傾斜変更回路３４に出力される信号としては、輝度傾斜タイミング信号GVがある。なお、本実施の形態においては、輝度傾斜変更回路３４を独立した回路としたが、タイミングコントローラ３１又はゲートドライバ３３に内蔵されていてもよい。
【００２４】
基準電圧発生回路３６は、発生タイミングコントローラ３１、データドライバ３２、ゲートドライバ３３、輝度傾斜変更回路３４及び液晶パネル３５に、駆動電圧を供給するとともに、所定の基準電圧を発生する。輝度傾斜変更回路３４には、基準電圧Ｖgdが供給され、ゲートドライバ３３には基準電圧Ｖeeが供給される。
【００２５】
データドライバ３２及びゲートバスドライバ３３の基本的な構成は従来と同様である。また、データドライバ３２及びゲートドライバ３３は液晶パネル３５と一体的に形成されていてもよい。
（３）輝度傾斜変更回路３４の構成
図５は輝度傾斜変更回路３４の構成を示す回路図である。この輝度傾斜変更回路３４は、入力端子４１と、出力端子４２と、レベルシフト回路４３と、インバータ４４と、ＡＮＤゲート４５，４６と、スイッチＳＷ1 〜ＳＷ3 と、抵抗Ｒa ，Ｒb とにより構成されている。
【００２６】
スイッチＳＷ1 の一端側は入力端子４１に接続されており、他端側は出力端子４２に接続されている。入力端子４１には、基準電圧発生回路３６から基準電圧Ｖgdが供給される。また、出力端子４２から出力される輝度傾斜信号Ｖgd1 は、ゲートドライバ３３に供給される。
抵抗Ｒa の一端側は出力端子４２に接続されており、抵抗Ｒa の他端側と接地（０Ｖ）との間にはスイッチＳＷ2 が接続されている。また、抵抗Ｒb の一端側も出力端子４２に接続されており、抵抗Ｒb の他端側と接地との間にはスイッチＳＷ3 が接続されている。抵抗Ｒa は通常時にゲートバスラインに供給する走査信号の輝度傾斜を決める抵抗であり、抵抗Ｒb は静電気等によりＴＦＴの特性が変化したときにゲートバスラインに供給する走査信号の輝度傾斜を決める抵抗である。この例では、抵抗Ｒb の抵抗値は抵抗Ｒa の抵抗値よりも大きく設定されているものとする。
【００２７】
タイミングコントローラ３１から出力される輝度傾斜タイミング信号GVは、ＡＮＤ回路４５，４６のそれぞれ一方の入力端に入力される。また、レベルシフト回路４３の入力端は輝度補償用配線１９に接続され、レベルシフト回路４３の出力端はＡＮＤ回路４６の他方の入力端に接続されとともに、インバータ４４の入力端に接続されている。このインバータ４４の出力端はＡＮＤ回路４５の他方の入力端に接続されている。スイッチＳＷ2 はＡＮＤ回路４５の出力信号GV1 によりオン−オフし、スイッチＳＷ3 はＡＮＤ回路４６の出力信号GV2 によりオン−オフする。スイッチＳＷ1は、スイッチＳＷ2又はスイッチＳＷ3のいずれか一方がオンのときにオフとなる。つまり、スイッチＳＷ1は、信号GV が“Ｈ”のときにオフ、信号GV が“Ｌ”のときにオンとなる。
【００２８】
輝度傾斜変更回路３４は、図６に示すように、輝度補償用配線１９に接続される。この例では、輝度補償用配線１９がＮ番目のゲートバスライン１２と接続されているものとする。なお、輝度補償用配線１９とゲートバスライン１２との接続に使用するレーザ光の大きさは、例えば２０×２０μｍ〜２００×２００μｍである。
【００２９】
以下、輝度傾斜変更回路３４の動作について、図７のタイミングチャートを参照して説明する。但し、この例では、時刻ｔ1 において、ゲートドライバ３３ではＮ−１番目のゲートバスラインが選択されているものとする。
輝度傾斜変更回路３４には、基準電圧発生回路３６から基準電圧Ｖgdが与えられる。時刻ｔ1 で、タイミングコントローラ３１から出力される輝度傾斜タイミング信号GVが“Ｈ”になると、レベルシフト回路４３の出力が“Ｌ”であるので，ＡＮＤ回路４５の出力GV1 が“Ｈ”、ＡＮＤ回路４６の出力GV2 が“Ｌ”になる。従って、スイッチＳＷ2 がオン、スイッチＳＷ3 がオフとなる。これにより、出力信号Ｖgd1 の電位は、抵抗Ｒa と配線等の容量成分とにより決まる時定数で減少する。時刻ｔ2 になると、輝度傾斜タイミング信号GVが“Ｌ”になり、輝度傾斜信号Ｖgd1 の電位は基準電圧Ｖgdの電位と同じになる。
【００３０】
時刻ｔ3 で輝度傾斜タイミング信号GVが“Ｈ”になると、レベルシフト回路４３の出力が“Ｈ”になるので、ＡＮＤ回路４５の出力ＧV1が“Ｌ”、ＡＮＤ回路４６の出力ＧV2が“Ｈ”となる。従って、スイッチＳＷ2 がオフ、スイッチＳＷ3 がオンとなる。これにより、輝度傾斜信号Ｖgs1 の電位は、抵抗Ｒb と配線等の容量成分とにより決まる時定数で減少する。但し、本実施の形態では、抵抗Ｒb の抵抗値が抵抗Ｒa の抵抗値よりも大きいので、スイッチＳＷ3 がオンのときの電位の低下速度は、スイッチＳＷ2 がオンのときよりも遅くなる。
【００３１】
時刻ｔ4 で輝度傾斜タイミング信号GVが“Ｌ”になると、スイッチＳＷ3 がオフになり、輝度傾斜Ｖgd1 の電位は基準電圧Ｖgdと同じになる。
時刻ｔ5 で輝度傾斜タイミング信号GVが“Ｈ”になると、レベルシフト回路４３の出力が“Ｌ”であるので、ＡＮＤゲート４５の出力ＧV1が“Ｈ”、ＡＮＤゲート４６の出力ＧV2が“Ｌ”になる。これにより、スイッチＳＷ2 がオン、スイッチＳＷ3 がオフになって、出力信号Ｖgd1 の電位が抵抗Ｒa と配線等の容量成分とにより決まる時定数で減少する。
【００３２】
時刻ｔ6 が輝度傾斜タイミング信号GVが“Ｌ”になると、輝度傾斜信号Ｖgd1 の電位は基準電圧Ｖgdと同じになる。
図８はゲートドライバの動作を示すタイミングチャートである。ゲートドライバ３３は、輝度傾斜変更回路３４の出力信号Ｖgd1 と、基準電圧発生回路３６から与えられる基準電圧Ｖeeと、タイミングコントローラ３１から出力されたゲートスタート信号GSI 及びゲートクロックGCLKとにより走査信号を生成し、ゲートクロックGCLKに同期したタイミングで順番に各ゲートバスラインに走査信号を供給する。走査信号は，輝度傾斜変更回路３４の出力Ｖgd1 の波形に応じた輝度傾斜を有している。本実施の形態では、図８に示すように、輝度傾斜変更回路３４の出力Ｖgd1 の時刻ｔ3 〜ｔ4 における電圧降下が時刻ｔ1 〜ｔ2 及び時刻ｔ5 〜ｔ6 における電圧降下よりも小さいので、時刻ｔ2 〜ｔ4 のタイミングでＮ番目のゲートバスラインに供給される走査信号は、他のゲートバスラインに供給される走査信号の輝度傾斜よりも小さいものとなっている。
【００３３】
図９は液晶表示装置の画素の等価回路図である。この図９において、Ｃ1cは画素電極の容量、Ｃs は蓄積容量、ＣgsはＴＦＴのゲート−ソース間容量である。図１０はＴＦＴ１５のゲート電位、ドレイン電位及びソース電位の変化を示す図である。これらの図９，図１０を参照して、走査信号の輝度傾斜と輝度補償との関係について説明する。
【００３４】
図１０のようにゲートバスライン１２に走査信号として矩形波を供給し、その後、ドレインバスライン１３に所定の電圧を供給したとする。そうすると、図中破線で示すように、ソース電位（画素電位）は、容量Ｃs ，Ｃ1cに電荷が蓄積されるのに伴ってドレイン電位に近づき、一定の電位となる。その後、ゲート電位の立ち下りによりソース電位は若干（ΔＶs ）低下し、容量Ｃs ，Ｃ1cに蓄積されている電荷に応じた一定の電位となる。この場合の電圧降下量ΔＶs は、下記（１）式により求めることができる。
【００３５】
【数１】

【００３６】
図１１に示すように、ゲートバスラインに輝度傾斜をもつ走査信号を供給した場合、ＴＦＴ１５のソース電位はΔＶs だけ下降した後、ΔＶSRだけ上昇する。この輝度傾斜による電位の上昇（ΔＶSR）を再書き込みという。ソース電位のピーク値に対する電圧降下量ΔＶs'は、下記（２）式に示すようになる。
【００３７】
【数２】

【００３８】
輝度傾斜の時間ｔ0 が一定であるとすると、輝度傾斜の大きさＶにより、ΔＶs ，ΔＶSR，ΔＶs'は下記表１のように変化する。但し、表１中のαは一定の値である。
【００３９】
【表１】

【００４０】
即ち、ΔＶs は電圧Ｖに関係せず一定であり、ΔＶs'はＶに対して単調に増加又は減少するわけではない。また、輝度傾斜の角度が適度であると、ＴＦＴのオン時間が長くなるため、ΔＶSRが大きくなる。
本実施の形態においては、輝度傾斜、すなわち電圧降下量Ｖを変化させることにより、ΔＶSRの値を変化させる。これにより、再書き込み量を調整することが可能であり、特性変化したＴＦＴの輝度を補償できる。従って、液晶表示装置の品質の低下が回避され、製造歩留まりが向上する。
【００４１】
なお、上記の例では１本の輝度補償用配線１９が形成されており、この１本の輝度補償用配線１９が全てのゲートバスライン１２に交差している場合について説明したが、変形例として図１２に模式的に示すように、所定数のゲートバスライン１２を１組とし、各組毎にそれぞれ輝度補償用配線１９を形成してもよい。また、上記の実施の形態では輝度傾斜変更回路３４を独立した回路としたが、タイミングコントローラ３１又はゲートドライバ３３内に組み込んでもよい。更に、輝度傾斜変更回路３４内の抵抗Ｒb の抵抗値を変化させることができるようにしてもよい。例えば、抵抗Ｒb として可変抵抗器を使用してもよく、また複数の固定抵抗を用意しておき、ＴＦＴの特性の変化に応じてこれらの固定抵抗を直列又は並列に接続して抵抗値を調整できるようにしてもよい。
【００４２】
【発明の効果】
以上説明したように、本発明によれば、波形調整手段により、特定の走査バスラインに供給される走査信号の波形を他の走査信号の波形と異なるものとする。静電気等により特性が変化したＴＦＴが接続されている走査バスラインに、他の走査バスラインに供給する走査信号と異なる波形の走査信号を供給することにより、ＴＦＴの特性変化を補償し、良好な表示品質で画像を表示することができる。
【図面の簡単な説明】
【図１】図１は本発明の実施の形態の液晶表示装置の液晶パネルの構造を示す断面図である。
【図２】図２は同じくその液晶パネルのＴＦＴ基板を示す平面図である
【図３】図３は輝度補償用配線を示す平面図である。
【図４】図４は実施の形態の液晶表示装置の回路構成を示すブロック図である。
【図５】図５は輝度傾斜変更回路の構成を示す回路図である。
【図６】図６は輝度傾斜変更回路と輝度補償用配線との接続を示すブロック図である。
【図７】図７は輝度傾斜変更回路の動作を示すタイミングチャートである。
【図８】図８はデータドライバの動作を示すタイミングチャートである。
【図９】図９は画素の等価回路を示す図である。
【図１０】図１０はＴＦＴ各部の電位を示す波形図である。
【図１１】図１１は輝度傾斜をもつ走査信号を供給したときのソース電位の変化を示す波形図である。
【図１２】図１２は実施の形態の変形例を示す模式図である。
【図１３】図１３は従来の液晶表示装置を示すブロック図である。
【図１４】図１４は従来の液晶表示装置のゲートドライバの動作を示すタイミングチャートである。
【図１５】図１５は静電気等によるＴＦＴの特性の変化を示す図である。
【符号の説明】
１０ＴＦＴ基板、
１１，２１ガラス基板、
１２ゲートバスライン、
１３データバスライン、
１４画素電極、
１５ＴＦＴ、
１９輝度補償用配線、
２０対向基板、
２３カラーフィルタ、
２４対向電極、
２９液晶、
３１，５１タイミングコントローラ、
３２，５２データドライバ、
３３．５３ゲートドライバ、
３４輝度傾斜変更回路、
３５，５５液晶パネル、
３６，５６基準電圧発生回路。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a liquid crystal display device having a function of compensating for a change in characteristics of a TFT (Thin Film Transistor) due to static electricity or the like.
[0002]
[Prior art]
In recent years, liquid crystal display devices have come to be used not only for portable computer displays, but also for various electronic devices such as desktop computer displays, televisions, and portable terminal displays.
A general liquid crystal panel has a structure in which liquid crystal is sealed between two transparent substrates. Of the two opposing surfaces of the transparent substrate, a counter electrode, a color filter, an alignment film, etc. are formed on one surface side, and a TFT, a pixel electrode, an alignment film, etc. are formed on the other surface side. Has been. A polarizing plate is attached to a surface opposite to the facing surface of each transparent substrate. These two polarizing plates are arranged, for example, so that the polarization axes are orthogonal to each other, and light is transmitted and brightly displayed in a state where no voltage is applied between the pixel electrode and the counter electrode, and a voltage is applied. In this state, the light is shielded and dark display is obtained. When the polarization axes of the two polarizing plates are arranged in parallel to each other, dark display is obtained when no voltage is applied between the pixel electrode and the counter electrode, and bright display is obtained when a voltage is applied. Hereinafter, the substrate on which the pixel electrode and the TFT are formed is referred to as a TFT substrate, and the substrate on which the counter electrode is formed is referred to as a counter substrate.
[0003]
FIG. 13 is a block diagram showing a conventional liquid crystal display device. The liquid crystal display device includes a timing controller 51, a data driver 52, a gate driver 53, a liquid crystal panel 55, and a reference voltage generation circuit 56. In the liquid crystal panel 55, a plurality of pixels arranged in a matrix, a plurality of data bus lines, and a plurality of gate bus lines are formed. Each pixel is provided with a pixel electrode and a TFT. When a predetermined signal (scanning signal) is supplied to the gate of the TFT, the TFT is turned on and a signal (image data signal) supplied to the data bus line is turned on. ) Is transmitted to the pixel electrode.
[0004]
The timing controller 51 is supplied with an image signal RGB, a horizontal synchronization signal H-sync, and a vertical synchronization signal V-sync from an image generation device such as a personal computer. The timing controller 51 generates image data signals DR, DG, and DB from these signals, and at the same time, a data start signal DSI indicating the start of one horizontal synchronization period and data that is a synchronization signal of the image data signals DR, DG, and DB. A clock DCLK, a gate start signal GSI indicating the start of the vertical synchronization period, a gate clock signal GCLK synchronized with the horizontal synchronization signal H-sync, and a luminance gradient signal Vgd2 are generated. The data driver 52 receives the image data signals DR, DG, DB, the data start signal DSI and the data clock DCLK, and supplies the image data signals DR, DG, DB to each data bus line of the liquid crystal panel 55 at a predetermined timing. .
[0005]
The gate driver 53 receives the gate start signal GSI, the gate clock GCLK, and the luminance gradient signal Vgd2 from the timing controller 51, generates a scanning signal from these signals, and sequentially applies each gate bus line of the liquid crystal panel 55 at a predetermined timing. A scanning signal is supplied to.
The reference voltage generation circuit 56 supplies a voltage for driving the timing controller 51, the data driver 52, and the gate driver 53.
[0006]
FIG. 14 is a timing chart showing the operation of the gate driver 53. As shown in FIG. 14, the scanning signal (TAB output) supplied to the gate bus line is not a rectangular pulse, and after maintaining a constant voltage, the voltage decreases with time and continuously, and then the reference potential Pulses down to are used. This is in order to suppress luminance fluctuation caused by signal delay caused by the gate bus line. Hereinafter, a portion of the scanning signal where the voltage continuously and continuously decreases is referred to as luminance gradient.
[0007]
The gate driver 53 receives a gate start signal GSI, a gate clock GCLK, and a luminance gradient signal Vgd2 from the timing controller 51, and receives a reference voltage Vee from the reference voltage generation circuit 56. As shown in FIG. 14, the luminance gradient signal Vgd2 is a signal that determines the luminance gradient of the scanning signal. The gate driver 53 generates a scanning signal having a luminance gradient based on the luminance gradient signal Vgd2, the reference voltage Vee, and the gate clock GCLK. The gate driver 53 selects the first gate bus line by the gate start signal GSI and supplies a scanning signal to the gate bus line. Thereafter, the gate driver 53 selects the next gate bus line at a timing synchronized with the gate clock GCLK, and supplies a scanning signal to the selected gate bus line. In this manner, one of the gate bus lines is sequentially selected at a timing synchronized with the gate clock GCLK, and a scanning signal is supplied to the selected gate bus line.
[0008]
On the other hand, an image data signal is supplied from the data driver 52 to the data bus line of the liquid crystal panel 55 at a predetermined timing. The TFT of the pixel to which the scanning signal is supplied via the gate bus line 52 is turned on, and the image data signal supplied to the data bus line is supplied to the pixel electrode. Thereby, the liquid crystal molecules between the pixel electrode and the counter electrode are arranged in the direction along the electric field, and the light transmittance is changed. A desired image is displayed by controlling the light transmittance for each pixel.
[0009]
[Problems to be solved by the invention]
By the way, static electricity generated in the manufacturing process of the liquid crystal panel is applied to the TFT, and the characteristics of the TFT may change. FIG. 15 is a diagram showing the current-voltage characteristics (IV characteristics) of the TFT, with the horizontal axis representing the gate-source voltage (Vgs) and the vertical axis representing the drain current (Id). Assuming that the normal TFT characteristics are shown by a solid line in FIG. 15, in a direction in which the drain current increases due to static electricity (direction indicated by A in the figure) or a direction in which the drain current decreases (direction indicated by B in the figure). Change. For this reason, even if an image data signal having the same voltage is supplied to a pixel whose TFT characteristics have changed, the luminance differs from other pixels. Since static electricity travels along the bus line, the characteristics of TFTs of several to several hundred pixels along the bus line change simultaneously.
[0010]
In general, when static electricity is applied to the gate bus line, the TFT characteristics often change, resulting in a linear display defect in the horizontal direction.
In view of the above, an object of the present invention is to provide a liquid crystal display device that can compensate for changes in TFT characteristics due to static electricity or the like and can avoid deterioration in display quality.
[0011]
[Means for Solving the Problems]
The above issues are the above issues , 2, 4, 6, and 8, a plurality of pixels, a plurality of data bus lines 13 that supply image data signals and scanning signals to these pixels, and a plurality of scanning bus lines (gate buses). In the TFT type liquid crystal display device having the line 12), the waveform of the scanning signal supplied to the scanning bus line 12 connected to the TFT having changed characteristics is changed to the waveform of the scanning signal supplied to the other scanning bus line 12. The problem is solved by a liquid crystal display device having different waveform adjusting means (brightness gradient changing circuit 34 and gate driver 33).
[0012]
Changes in TFT characteristics due to static electricity occur simultaneously in a plurality of TFTs connected to the same scanning bus line. Even if the characteristics of the TFT change, the pixel voltage can be set to a normal value by adjusting the data voltage. Therefore, in the present invention, a scanning signal having a waveform different from that of a scanning signal supplied to another scanning bus line is supplied to a scanning bus line (specific scanning bus line) connected to a TFT whose characteristics have been changed due to static electricity or the like. To do. Thereby, a pixel voltage can be made into a normal value and a display defect can be corrected.
[0013]
In general, a pulse having a luminance gradient is used for the scanning signal. For example, by changing the waveform of the luminance gradient portion of the scanning signal, it is possible to compensate for a change in TFT characteristics and to avoid deterioration in display quality. The above issues , 2, 4, and 6, a plurality of pixels, a plurality of data bus lines 13 that supply image data signals and scanning signals to these pixels, and a plurality of scanning bus lines (gate bus lines 12). A TFT-type liquid crystal panel 35 having a luminance compensation wiring 19 connected to a bus line connected to a TFT whose characteristics have changed among the plurality of scanning bus lines 12, and a first timing signal ( DSI, DCLK), a second timing signal (GSI, GCLK) and a luminance gradient timing signal GV, and the image data signal to the data bus line 13 at a timing based on the first timing signal. A data driver 32 to be supplied and the luminance compensation wiring 19 are connected, and the luminance gradient signal Vgd1 is based on the luminance gradient timing signal GV. A luminance gradient changing circuit 34 that generates and changes the waveform of the luminance gradient signal Vgd1 by a signal from the luminance compensation wiring 19 and the plurality of scanning bus lines 12 by the second timing signals (GSI, GCLK). One scanning bus line is sequentially selected, and a scanning signal having a waveform corresponding to the waveform of the luminance gradient signal Vgd1 is generated by the second timing signal (GSI, GCLK) and the luminance gradient signal Vgd1 and selected. The problem is solved by a liquid crystal display device having a gate driver 33 for supplying to the line 12.
[0014]
In the present invention, the luminance compensation wiring connected to a specific scanning bus line among the plurality of scanning bus lines of the liquid crystal panel is provided. Then, for example, a luminance compensation wiring is formed so as to cross a plurality of scanning bus lines, and a specific scanning bus line in which the luminance compensation wiring and the TFT whose characteristics are changed are connected by irradiating laser light. And electrically connect. As a result, when supply of a scanning signal to a specific scanning bus line is started, a signal is input to the luminance gradient changing circuit, and the waveform of the luminance gradient signal is changed. The gate driver changes the waveform of the falling portion of the scanning signal based on the waveform of the luminance gradient signal. Thereby, it is possible to compensate for a change in characteristics of the TFT connected to the specific scanning bus line, and it is possible to display an image with good display quality.
[0015]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to the accompanying drawings.
(1) Structure of liquid crystal panel
FIG. 1 is a sectional view showing the structure of a liquid crystal panel of a liquid crystal display device according to an embodiment of the present invention, and FIG. 2 is a plan view showing the TFT substrate of the liquid crystal panel.
[0016]
The liquid crystal panel includes a TFT substrate 10 and a counter substrate 20 that are disposed to face each other, and a liquid crystal 29 that is sealed between the TFT substrate 10 and the counter substrate 20.
The TFT substrate 10 includes a glass substrate 11, a gate bus line 12, a data bus line 13, a pixel electrode 14, and a TFT 15 formed on the glass substrate 11. Each gate bus line 12 is formed on the glass substrate 11 in parallel with each other. On the glass substrate 11, a bus line Cs constituting a storage capacitor is formed. An insulating film 16 (see FIG. 2) is formed on the gate bus line 12 and the bus line Cs, and the data bus line 13 intersects the gate bus line 12 at a right angle on the insulating film 16. It is formed as follows. A silicon film (not shown) is formed on the gate bus line 12 via an insulating film 16, and the silicon film, the source electrode 15a, and the drain electrode 15b constitute a TFT 15. The drain electrode 15 b is connected to the drain bus line 13.
[0017]
An insulating film 17 is formed on the drain bus line 13, the source electrode 15a, and the drain electrode 15b, and the insulating film 17 is made of indium tin oxide (hereinafter referred to as ITO) and is transparent. The pixel electrode 14 is formed. The pixel electrode 14 is electrically connected to the source electrode 15 a through a contact hole provided in the insulating film 17. An alignment film 18 made of polyimide or the like is formed on the pixel electrode 14. The surface of the alignment film 18 is subjected to an alignment process in order to determine the alignment direction of the liquid crystal molecules when no voltage is applied. As a typical method of alignment treatment, a rubbing method is known in which the surface of an alignment film is rubbed in one direction with a cloth roller.
[0018]
On the other hand, the counter substrate 20 includes a glass substrate 21, a black matrix 22 formed on the lower surface side of the glass substrate 21, a color filter 23, a counter electrode 24, an alignment film 25, and the like. There are three types of color filters 23, red (R), green (G), and blue (B), and one color filter 23 faces one pixel electrode 14. A black matrix 22 is formed between the color filters 23. The black matrix 22 is made of a metal thin film that does not transmit light, such as chromium (Cr).
[0019]
Under the color filter 23, a transparent counter electrode 24 made of ITO is formed. An alignment film 25 is formed under the counter electrode 24. An alignment process is also applied to the surface of the alignment film 25.
A spherical spacer (not shown) is disposed between the TFT substrate 10 and the counter substrate 20, so that the distance between the TFT substrate 10 and the counter substrate 20 is kept constant. Further, a polarizing plate (not shown) is disposed below the TFT substrate 10 and above the counter substrate 20. These polarizing plates are arranged, for example, such that the polarization axes are orthogonal to each other.
[0020]
In the liquid crystal panel configured as described above, when a data signal is supplied to the data bus line 13 and a scanning signal is supplied to the gate bus line 12, the TFT 15 is turned on and the data signal is supplied to the pixel electrode 14. As a result, an electric field is generated between the pixel electrode 14 and the counter electrode 24. This electric field changes the orientation of the liquid crystal molecules in the liquid crystal 29 and changes the light transmittance of the pixel. A desired image can be displayed on the liquid crystal panel 40 by controlling the voltage applied to the pixel electrode 14 for each pixel.
[0021]
In the present embodiment, as described above, the configuration in the display area of the liquid crystal panel is basically the same as the conventional one. However, in the liquid crystal panel of the present embodiment, as shown in FIG. 3, the luminance compensation wiring 19 is formed outside the display area. The luminance compensation wiring 19 is formed below or above the gate bus line 12 (upward in the drawing) so as to intersect the gate bus line 12. Usually, the gate bus line 12 and the luminance compensation wiring 19 are electrically insulated by an insulating film formed therebetween. However, the gate bus line 12 and the luminance compensation wiring 19 can be electrically connected by irradiating the laser beam to the portion where the gate bus line 12 and the luminance compensation wiring 19 intersect.
[0022]
(2) Circuit configuration of liquid crystal display device
FIG. 4 is a block diagram showing a circuit configuration of the liquid crystal display device of the present embodiment.
The liquid crystal display device according to the present embodiment includes a timing controller 31, a data driver 32, a gate driver 33, a luminance gradient changing circuit 34, a liquid crystal panel 35, and a reference voltage generating circuit 36. The timing controller 31 is supplied with an image signal RGB, a horizontal synchronization signal H-sync, and a vertical synchronization signal V-sync from an image generation apparatus such as a personal computer. The timing controller 31 generates a predetermined signal from these signals and outputs it to the data driver 32, the data driver 33, and the luminance gradient changing circuit 34. Signals supplied from the timing controller 31 to the data driver 32 include, for example, the image data signals DR, DG, DB, the data start signal DSI indicating the start of the horizontal synchronization period, and the transfer timing of the image data signals DR, DG, DB. There is a data clock DCLK or the like. The data driver 32 inputs these signals and outputs image data signals DR, DG, DB to the data bus line 13 at a predetermined timing.
[0023]
The signals output from the timing controller 31 to the gate driver 33 include, for example, a gate start signal GSI indicating the start of one vertical synchronization period, a gate clock GCLK synchronized with the horizontal synchronization signal, and the like. Further, as a signal output from the timing controller 31 to the luminance gradient changing circuit 34, there is a luminance gradient timing signal GV. In the present embodiment, the luminance gradient changing circuit 34 is an independent circuit, but may be incorporated in the timing controller 31 or the gate driver 33.
[0024]
The reference voltage generation circuit 36 supplies a drive voltage to the generation timing controller 31, the data driver 32, the gate driver 33, the luminance gradient changing circuit 34, and the liquid crystal panel 35, and generates a predetermined reference voltage. A reference voltage Vgd is supplied to the luminance gradient changing circuit 34, and a reference voltage Vee is supplied to the gate driver 33.
[0025]
The basic configuration of the data driver 32 and the gate bus driver 33 is the same as the conventional one. Further, the data driver 32 and the gate driver 33 may be formed integrally with the liquid crystal panel 35.
(3) Configuration of luminance gradient changing circuit 34
FIG. 5 is a circuit diagram showing a configuration of the luminance gradient changing circuit 34. The luminance gradient changing circuit 34 includes an input terminal 41, an output terminal 42, a level shift circuit 43, an inverter 44, AND

gates

45 and 46, switches SW1 to SW3, and resistors Ra and Rb. Yes.
[0026]
One end side of the switch SW 1 is connected to the input terminal 41, and the other end side is connected to the output terminal 42. A reference voltage Vgd is supplied to the input terminal 41 from the reference voltage generation circuit 36. The luminance gradient signal Vgd1 output from the output terminal 42 is supplied to the gate driver 33.
One end side of the resistor Ra is connected to the output terminal 42, and a switch SW2 is connected between the other end side of the resistor Ra and the ground (0V). One end side of the resistor Rb is also connected to the output terminal 42, and a switch SW3 is connected between the other end side of the resistor Rb and the ground. The resistor Ra is a resistor that determines the luminance gradient of the scanning signal supplied to the gate bus line at normal times, and the resistor Rb is a resistor that determines the luminance gradient of the scanning signal supplied to the gate bus line when the characteristics of the TFT change due to static electricity or the like. It is. In this example, it is assumed that the resistance value of the resistor Rb is set larger than the resistance value of the resistor Ra.
[0027]
The luminance gradient timing signal GV output from the timing controller 31 is input to one input terminal of each of the AND

circuits

45 and 46. The input terminal of the level shift circuit 43 is connected to the luminance compensation wiring 19, and the output terminal of the level shift circuit 43 is connected to the other input terminal of the AND circuit 46 and to the input terminal of the inverter 44. . The output terminal of the inverter 44 is connected to the other input terminal of the AND circuit 45. The switch SW2 is turned on / off by the output signal GV1 of the AND circuit 45, and the switch SW3 is turned on / off by the output signal GV2 of the AND circuit 46. The switch SW1 is turned off when either the switch SW2 or the switch SW3 is on. That is, the switch SW1 is turned off when the signal GV is “H” and turned on when the signal GV is “L”.
[0028]
The luminance gradient changing circuit 34 is connected to the luminance compensation wiring 19 as shown in FIG. In this example, it is assumed that the luminance compensation wiring 19 is connected to the Nth gate bus line 12. The size of the laser beam used for connecting the luminance compensation wiring 19 and the gate bus line 12 is, for example, 20 × 20 μm to 200 × 200 μm.
[0029]
Hereinafter, the operation of the luminance gradient changing circuit 34 will be described with reference to the timing chart of FIG. However, in this example, it is assumed that the N−1th gate bus line is selected in the gate driver 33 at time t1.
The reference voltage Vgd is supplied from the reference voltage generation circuit 36 to the luminance gradient changing circuit 34. When the luminance gradient timing signal GV output from the timing controller 31 becomes “H” at time t1, the output of the level shift circuit 43 is “L”, so that the output GV1 of the AND circuit 45 is “H”, and the AND circuit The output GV2 of 46 becomes “L”. Accordingly, the switch SW2 is turned on and the switch SW3 is turned off. As a result, the potential of the output signal Vgd1 decreases with a time constant determined by the resistance Ra and the capacitance component such as wiring. At time t2, the luminance gradient timing signal GV becomes “L”, and the potential of the luminance gradient signal Vgd1 becomes the same as the potential of the reference voltage Vgd.
[0030]
When the luminance gradient timing signal GV becomes “H” at time t 3, the output of the level shift circuit 43 becomes “H”, so that the output GV 1 of the AND circuit 45 is “L” and the output GV 2 of the AND circuit 46 is “H”. It becomes. Accordingly, the switch SW2 is turned off and the switch SW3 is turned on. As a result, the potential of the luminance gradient signal Vgs1 decreases with a time constant determined by the resistor Rb and the capacitance component such as the wiring. However, in this embodiment, since the resistance value of the resistor Rb is larger than the resistance value of the resistor Ra, the rate of decrease in potential when the switch SW3 is on is slower than when the switch SW2 is on.
[0031]
When the luminance gradient timing signal GV becomes “L” at time t4, the switch SW3 is turned off, and the potential of the luminance gradient Vgd1 becomes the same as the reference voltage Vgd.
When the luminance gradient timing signal GV becomes “H” at time t5, the output of the level shift circuit 43 is “L”, so that the output GV1 of the AND gate 45 is “H” and the output GV2 of the AND gate 46 is “L”. become. As a result, the switch SW2 is turned on and the switch SW3 is turned off, so that the potential of the output signal Vgd1 decreases with a time constant determined by the resistor Ra and the capacitance component such as wiring.
[0032]
When the luminance gradient timing signal GV becomes "L" at time t6, the potential of the luminance gradient signal Vgd1 becomes the same as the reference voltage Vgd.
FIG. 8 is a timing chart showing the operation of the gate driver. The gate driver 33 generates a scanning signal based on the output signal Vgd1 of the luminance gradient changing circuit 34, the reference voltage Vee supplied from the reference voltage generating circuit 36, and the gate start signal GSI and gate clock GCLK output from the timing controller 31. Then, a scanning signal is supplied to each gate bus line in order at a timing synchronized with the gate clock GCLK. The scanning signal has a luminance gradient corresponding to the waveform of the output Vgd1 of the luminance gradient changing circuit 34. In the present embodiment, as shown in FIG. 8, the voltage drop at the time t3 to t4 of the output Vgd1 of the luminance gradient changing circuit 34 is smaller than the voltage drop at the times t1 to t2 and t5 to t6. The scanning signal supplied to the Nth gate bus line at the timing t4 is smaller than the luminance gradient of the scanning signal supplied to the other gate bus lines.
[0033]
FIG. 9 is an equivalent circuit diagram of a pixel of the liquid crystal display device. In FIG. 9, C1c is the capacitance of the pixel electrode, Cs is the storage capacitance, and Cgs is the gate-source capacitance of the TFT. FIG. 10 is a diagram showing changes in the gate potential, drain potential, and source potential of the TFT 15. The relationship between the luminance gradient of the scanning signal and the luminance compensation will be described with reference to FIGS.
[0034]
Assume that a rectangular wave is supplied as a scanning signal to the gate bus line 12 as shown in FIG. 10 and then a predetermined voltage is supplied to the drain bus line 13. Then, as indicated by a broken line in the figure, the source potential (pixel potential) approaches the drain potential as the charges are accumulated in the capacitors Cs and C1c, and becomes a constant potential. Thereafter, the source potential slightly decreases (ΔVs) due to the fall of the gate potential, and becomes a constant potential according to the charges accumulated in the capacitors Cs and C1c. The voltage drop amount ΔVs in this case can be obtained by the following equation (1).
[0035]
[Expression 1]

[0036]
As shown in FIG. 11, when a scanning signal having a luminance gradient is supplied to the gate bus line, the source potential of the TFT 15 decreases by ΔVs and then increases by ΔVSR. This potential increase (ΔVSR) due to the luminance gradient is called rewriting. The voltage drop amount ΔVs ′ with respect to the peak value of the source potential is as shown in the following equation (2).
[0037]
[Expression 2]

[0038]
Assuming that the luminance gradient time t0 is constant, ΔVs, ΔVSR, and ΔVs ′ vary as shown in Table 1 below depending on the luminance gradient magnitude V. However, α in Table 1 is a constant value.
[0039]
[Table 1]

[0040]
That is, ΔVs is constant regardless of the voltage V, and ΔVs ′ does not increase or decrease monotonously with respect to V. On the other hand, if the angle of brightness inclination is moderate, the on-time of the TFT becomes long, and ΔVSR becomes large.
In the present embodiment, the value of ΔVSR is changed by changing the luminance gradient, that is, the voltage drop amount V. As a result, the rewriting amount can be adjusted, and the luminance of the TFT whose characteristics have changed can be compensated. Therefore, the deterioration of the quality of the liquid crystal display device is avoided, and the manufacturing yield is improved.
[0041]
In the above example, one luminance compensation wiring 19 is formed and this one luminance compensation wiring 19 intersects all the gate bus lines 12. However, as a modification example, As schematically shown in FIG. 12, a predetermined number of gate bus lines 12 may be set as one set, and a luminance compensation wiring 19 may be formed for each set. In the above embodiment, the luminance gradient changing circuit 34 is an independent circuit, but may be incorporated in the timing controller 31 or the gate driver 33. Further, the resistance value of the resistor Rb in the luminance gradient changing circuit 34 may be changed. For example, a variable resistor may be used as the resistor Rb, and a plurality of fixed resistors are prepared, and the resistance value is adjusted by connecting these fixed resistors in series or in parallel according to changes in TFT characteristics. You may be able to do it.
[0042]
【The invention's effect】
As described above, according to the present invention, the waveform adjusting means makes the waveform of the scanning signal supplied to the specific scanning bus line different from the waveforms of other scanning signals. By supplying a scanning signal having a waveform different from the scanning signal supplied to the other scanning bus lines to the scanning bus line to which the TFT whose characteristics have been changed due to static electricity or the like is connected, the TFT characteristic change is compensated for Images can be displayed with display quality.
[Brief description of the drawings]
FIG. 1 is a sectional view showing a structure of a liquid crystal panel of a liquid crystal display device according to an embodiment of the present invention.
FIG. 2 is a plan view showing a TFT substrate of the liquid crystal panel as well.
FIG. 3 is a plan view showing luminance compensation wiring;
FIG. 4 is a block diagram illustrating a circuit configuration of the liquid crystal display device according to the embodiment.
FIG. 5 is a circuit diagram showing a configuration of a luminance gradient changing circuit.
FIG. 6 is a block diagram illustrating a connection between a luminance gradient changing circuit and a luminance compensation wiring.
FIG. 7 is a timing chart showing the operation of the luminance gradient changing circuit.
FIG. 8 is a timing chart showing the operation of the data driver.
FIG. 9 is a diagram illustrating an equivalent circuit of a pixel.
FIG. 10 is a waveform diagram showing the potential of each part of the TFT.
FIG. 11 is a waveform diagram showing changes in source potential when a scanning signal having a luminance gradient is supplied.
FIG. 12 is a schematic diagram showing a modification of the embodiment.
FIG. 13 is a block diagram showing a conventional liquid crystal display device.
FIG. 14 is a timing chart showing the operation of a gate driver of a conventional liquid crystal display device.
FIG. 15 is a diagram showing a change in TFT characteristics due to static electricity or the like.
[Explanation of symbols]
10 TFT substrate,
11, 21 glass substrate,
12 Gate bus line,
13 Data bus line,
14 pixel electrodes,
15 TFT,
19 Brightness compensation wiring,
20 counter substrate,
23 color filters,
24 counter electrode,
29 liquid crystal,
31, 51 Timing controller,
32, 52 data driver,
33.53 Gate driver,
34 Luminance slope change circuit,
35,55 LCD panel,
36, 56 Reference voltage generation circuit.

Claims

A plurality of pixels, a plurality of data bus lines and a plurality of scanning bus lines for supplying image data signals and scanning signals to these pixels, and TFTs having changed characteristics among the plurality of scanning bus lines are connected. A TFT-type liquid crystal panel having a luminance compensation wiring connected to the bus line, a timing controller for generating a first timing signal, a second timing signal, and a luminance gradient timing signal, and the first timing signal A data driver that supplies the image data signal to the data bus line at a timing based on the brightness compensation wiring; and a brightness slope signal is generated based on the brightness slope timing signal; A luminance gradient changing circuit for changing a waveform of the luminance gradient signal according to a signal, and the second timing signal. A scanning bus line is sequentially selected from the plurality of scanning bus lines, and a scanning signal having a waveform corresponding to the waveform of the luminance gradient signal is generated by the second timing signal and the luminance gradient signal. A liquid crystal display device comprising: a gate driver that supplies the bus line.

The liquid crystal display device according to claim 2 , wherein the gate driver determines a shape of a falling waveform of the scanning signal based on a waveform of the luminance gradient signal.