KR20050064465A - 비휘발성 메모리 소자의 제조 방법 - Google Patents

비휘발성 메모리 소자의 제조 방법 Download PDF

Info

Publication number
KR20050064465A
KR20050064465A KR1020030095832A KR20030095832A KR20050064465A KR 20050064465 A KR20050064465 A KR 20050064465A KR 1020030095832 A KR1020030095832 A KR 1020030095832A KR 20030095832 A KR20030095832 A KR 20030095832A KR 20050064465 A KR20050064465 A KR 20050064465A
Authority
KR
South Korea
Prior art keywords
oxide film
film
nitride film
nitride
etching process
Prior art date
Application number
KR1020030095832A
Other languages
English (en)
Other versions
KR100998959B1 (ko
Inventor
정희돈
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR1020030095832A priority Critical patent/KR100998959B1/ko
Publication of KR20050064465A publication Critical patent/KR20050064465A/ko
Application granted granted Critical
Publication of KR100998959B1 publication Critical patent/KR100998959B1/ko

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B41/00Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66825Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate

Landscapes

  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

본 발명은 소정의 하부 구조가 형성된 반도체 기판에 터널 산화막을 성장시키는 단계와; 상기 터널 산화막 상에 플로팅 게이트 폴리 및 ONO 유전체막을 차례로 형성한 후 사진 및 식각 공정으로 게이트 전극을 형성하는 단계와; 상기 게이트 전극을 형성한 결과물 전면에 사이드 IPD 물질로 산화막과 질화막을 증착하는 단계와; 상기 질화막 상에 블로킹 산화막을 증착하는 단계와; 상기 블로킹 산화막에 대한 에치백 공정으로 상기 질화막 측벽에만 블로킹 산화막이 남도록 하는 단계와; 상기 질화막에 대해 습식 식각 공정을 진행하는 단계와; 상기 블로킹 산화막을 제거하는 단계를 포함하여 구성된다. 이와 같은 본 발명에 의하면 게이트 전극 IPD막으로 이용되는 질화막 측벽만 블로킹 산화막으로 보호한 후에 습식 식각 공정으로 질화막을 제거함으로써 액티브와 필드 경계부의 질화막 스트링거에 의한 수율 감소를 방지할 뿐만 아니라, IPD 산화막 두께를 낮추어도 액티브 영역에 데미지가 발생하지 않도록 할 수 있다.

Description

비휘발성 메모리 소자의 제조 방법{METHOD FOR MANUFACTURING OF FLASH MEMORY DEVICE}
본 발명은 비휘발성 메모리 소자의 제조 방법에 관한 것으로, 보다 상세하게는 액티브와 필드 경계부의 질화막 스트링거를 제거하고 게이트 전극 하부 산화막의 두께 관계없이 액티브 영역의 데미지를 방지할 수 있도록 하는 비휘발성 메모리 소자의 제조 방법에 관한 것이다.
일반적으로 비휘발성 메모리의 셀 트랜지스터는 일반적인 MOS트랜지스터에 플로팅 게이트를 더 포함하고 있는 구조이다. 비휘발성 메모리의 셀 트랜지스터는 반도체 기판 상에 터널 산화막을 개재하여 플로팅게이트가 위치하고, 플로팅게이트 상부에 게이트 층간 유전체막을 개재하여 제어플로팅 게이트가 형성되어 있다.
상기와 같이 형성된 게이트 전극의 측벽에 사이드 IPD(Inter-poly dielectric) 물질로 ON(Oxide-Nitride) 구조를 형성할 때 질화막 증착 후 에치백 공정을 진행하면, 액티브와 필드 사이의 단차로 인하여 질화막 스트링거(Stringer)가 발생하는 문제점이 있다.
이와 같은 종래 기술에 의한 비휘발성 메모리 소자 제조 방법의 문제점을 하기 도시된 도면을 통해 설명하면 다음과 같다.
도1a 내지 도1b는 종래 기술에 의한 비휘발성 메모리 소자 제조 방법을 간략히 나타낸 단면도이다.
우선, 실리콘 기판(100)에 필드 산화막(110)을 형성하여 액티브 영역과 분리한 후에 터널 산화막(120)을 성장시킨다. 그리고, 플로팅 게이트 폴리실리콘(130) 및 ONO 유전체막(140)을 차례로 형성한 후에 소정의 사진 및 식각 공정을 진행한다.
이어서, 사이드 IPD 물질로 산화막(150)과 질화막(160)을 도1a에 도시된 바와 같이 차례로 증착한다. 그리고 나서, 상기 산화막(150)과 질화막(160)에 대하여 건식 에치백 공정을 진행하면, 도1b에 도시된 바와 같이 사이드 ON막이 식각이 된다. 그런데, 질화막에 대한 에치백 공정을 진행하면, 액티드 영역과 필드의 단차로 인해 질화막 스트링거가 "B" 처럼 발생되고 이는 후속 세정 공정에서 리프팅 되어 칩 수율을 감소시키는 원인이 된다.
도2는 종래 기술에 의한 비휘발성 메모리 소자의 SEM 사진을 나타낸 것으로, 터널 산화막의 버즈 빅 형상을 줄이기 위해 사이드 산화막(150)의 두께를 낮출 경우 건식 에치백 공정에 의해 "C"와 같이 액티브 영역에 데미지가 발생하게되어 전류 채널의 인터페이스(Interface) 특성을 저하시키는 문제점이 있었다.
상기와 같은 문제점을 해결하기 위한 본 발명은 게이트 전극 IPD막으로 이용되는 질화막 측벽만 블로킹 산화막으로 보호한 후에 습식 식각 공정으로 질화막을 제거함으로써 액티브와 필드 경계부의 질화막 스크링거 발생을 방지할 수 있도록 하는 비휘발성 메모리 소자의 제조 방법을 제공하기 위한 것이다.
상기와 같은 목적을 실현하기 위한 본 발명은 소정의 하부 구조가 형성된 반도체 기판에 터널 산화막을 성장시키는 단계와; 상기 터널 산화막 상에 플로팅 게이트 폴리 및 ONO 유전체막을 차례로 형성한 후 사진 및 식각 공정으로 게이트 전극을 형성하는 단계와; 상기 게이트 전극을 형성한 결과물 전면에 사이드 IPD 물질로 산화막과 질화막을 증착하는 단계와; 상기 질화막 상에 블로킹 산화막을 증착하는 단계와; 상기 블로킹 산화막에 대한 에치백 공정으로 상기 질화막 측벽에만 블로킹 산화막이 남도록 하는 단계와; 상기 질화막에 대해 습식 식각 공정을 진행하는 단계와; 상기 블로킹 산화막을 제거하는 단계를 포함하는 것을 특징으로 하는 비휘발성 메모리 소자의 제조 방법에 관한 것이다.
상기 본 발명에 의한 비휘발성 메모리 소자의 제조 방법은, 게이트 전극 IPD막으로 이용되는 질화막 측벽만 블로킹 산화막으로 보호한 후에 습식 식각 공정으로 질화막을 제거함으로써 액티브와 필드 경계부의 질화막 스트링거에 의한 수율 감소를 방지할 뿐만 아니라, IPD 산화막 두께를 낮추어도 액티브 영역에 데미지가 발생하지 않도록 할 수 있다.
이하, 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 설명한다. 또한 본 실시예는 본 발명의 권리범위를 한정하는 것은 아니고, 단지 예시로 제시된 것이며 종래 구성과 동일한 부분은 동일한 부호 및 명칭을 사용한다.
도3a 내지 도3e는 본 발명에 의한 비휘발성 메모리 소자 제조 방법을 나타낸 순차적인 공정 단면도이다.
우선, 실리콘 기판(300)에 필드 산화막(310)을 형성하여 액티브 영역과 분리한 후에 터널 산화막(320)을 성장시킨다. 그리고, 플로팅 게이트 폴리실리콘(330) 및 ONO 유전체막(340)을 차례로 형성한 후에 소정의 사진 및 식각 공정을 진행한다.
이어서, 게이트 사이드 및 하부 절연막으로 이용되는 IPD 물질로 산화막(350)과 질화막(360)을 도3a에 도시된 바와 같이 차례로 증착한다. 그리고 나서, 상기 질화막(360) 상부에 도3b에 도시된 바와 같이 질화막(360)에 대한 보호막 역할을 하는 블로킹 산화막(370)을 20Å 두께로 증착한다.
다음으로, 에치백 공정을 진행하여 도3c에 도시된 바와 같이 액티브 실리콘 기판과 게이트 전극 상부 및 필드 산화막 상부의 블로킹 산화막(360)을 식각한다. 이때, 충분한 오버 에치를 실시하여 액티브와 필드의 경계부 질화막 상에 블로킹 산화막이 전혀 남지 않도록 해야한다.
다음 공정으로, 인산 딥 공정을 진행함으로써, 도3d에 도시된 바와 같이 상기 질화막(360)을 선택적으로 제거한 후에 도3e에 도시된 바와 같이 상기 블로킹 산화막(370)을 완전히 제거한다.
이와 같이 본 발명의 비휘발성 메모리 소자의 제조 방법에 의하면, IPD 질화막 측벽에만 블로킹 산화막을 형성하여 IPD 질화막을 보호하도록 하고, 인산 용액을 이용하여 액티브 상부 및 필드 상부의 질화막을 습식 식각액으로 완전히 제거함으로써, 액티브와 필드 경계부의 질화막 스트링거 발생을 방지할 뿐만 아리나, IPD 산화막의 두께에 관계없이 터널 산화막의 버즈빅 효과를 방지함으로써, IPD 산화막 두께 감소에 따른 액티브 데미지를 방지 할 수 있다.
상기한 바와 같이 본 발명은 IPD 산화막의 두께의 관계없이 터널 산화막의 버즈 빅 효과를 방지할 수 있어, IPD 산화막의 두께 감소에 따른 액티브 데미지를 방지함으로써 프로그램 효율을 증가시킬 수 있는 이점이 있다.
또한, 액티브와 필드 경계부의 스트링거를 제거함으로써 이후의 세정 공정 등에 의한 리프팅을 방지하여 소자의 수율을 향상시킬 수 있는 이점이 있다.
도1a 내지 도1b는 종래 기술에 의한 비휘발성 메모리 소자 제조 방법을 간략히 나타낸 단면도이다.
도2는 종래 기술에 의한 비휘발성 메모리 소자의 SEM 사진을 나타낸 것이다.
도3a 내지 도3e는 본 발명에 의한 비휘발성 메모리 소자 제조 방법을 나타낸 순차적인 공정 단면도이다.
- 도면의 주요부분에 대한 부호의 설명 -
300 : 실리콘 기판 310 : 필드 산화막
320 : 터널 산화막 330 : 플로팅 게이트
330 : ONO 유전체막 340 : IPD 산화막
350 : IPD 산화막 360 : IPD 질화막
370 : 블로킹 산화막

Claims (2)

  1. 소정의 하부 구조가 형성된 반도체 기판에 터널 산화막을 성장시키는 단계와;
    상기 터널 산화막 상에 플로팅 게이트 폴리 및 ONO 유전체막을 차례로 형성한 후 사진 및 식각 공정으로 게이트 전극을 형성하는 단계와;
    상기 게이트 전극을 형성한 결과물 전면에 사이드 IPD 물질로 산화막과 질화막을 증착하는 단계와;
    상기 질화막 상에 블로킹 산화막을 증착하는 단계와;
    상기 블로킹 산화막에 대한 에치백 공정으로 상기 질화막 측벽에만 블로킹 산화막이 남도록 하는 단계와;
    상기 질화막에 대해 습식 식각 공정을 진행하는 단계와;
    상기 블로킹 산화막을 제거하는 단계
    를 포함하는 것을 특징으로 하는 비휘발성 메모리 소자의 제조 방법.
  2. 제 1항에 있어서, 상기 습식 식각 공정은 인산 딥 공정인 것을 특징으로 하는 비휘발성 메모리 소자의 제조 방법.
KR1020030095832A 2003-12-23 2003-12-23 비휘발성 메모리 소자의 제조 방법 KR100998959B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030095832A KR100998959B1 (ko) 2003-12-23 2003-12-23 비휘발성 메모리 소자의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030095832A KR100998959B1 (ko) 2003-12-23 2003-12-23 비휘발성 메모리 소자의 제조 방법

Publications (2)

Publication Number Publication Date
KR20050064465A true KR20050064465A (ko) 2005-06-29
KR100998959B1 KR100998959B1 (ko) 2010-12-09

Family

ID=37256058

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030095832A KR100998959B1 (ko) 2003-12-23 2003-12-23 비휘발성 메모리 소자의 제조 방법

Country Status (1)

Country Link
KR (1) KR100998959B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190115858A (ko) * 2018-04-04 2019-10-14 (주)정인하이테크 하이브리드 공기조화 시스템

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190115858A (ko) * 2018-04-04 2019-10-14 (주)정인하이테크 하이브리드 공기조화 시스템

Also Published As

Publication number Publication date
KR100998959B1 (ko) 2010-12-09

Similar Documents

Publication Publication Date Title
US6753242B2 (en) Integrated circuit device and method therefor
JP4270670B2 (ja) 半導体装置及び不揮発性半導体記憶装置の製造方法
KR100341480B1 (ko) 자기 정렬된 얕은 트렌치 소자 분리 방법
KR100223769B1 (ko) 메모리 소자의 유전막 형성 방법
US20140197472A1 (en) Non-volatile memory structure and manufacturing method thereof
KR100268894B1 (ko) 플래쉬 메모리 소자의 제조방법
US6953973B2 (en) Self-aligned trench isolation method and semiconductor device fabricated using the same
KR100998959B1 (ko) 비휘발성 메모리 소자의 제조 방법
KR100680465B1 (ko) 플래시 메모리 소자의 제조 방법
JP4391354B2 (ja) 側壁方式を用いたフラッシュメモリの形成方法
US6627942B2 (en) Self-aligned floating gate poly for a flash E2PROM cell
US20050098821A1 (en) Method for manufacturing high density flash memory and high performance logic on a single die
KR100526476B1 (ko) 스플릿 게이트형 플래쉬 메모리 소자의제조방법
US7226838B2 (en) Methods for fabricating a semiconductor device
KR20040103454A (ko) 반도체 장치 및 그 제조 방법
US6969655B2 (en) Method of fabricating a semiconductor device that includes removing a residual conducting layer from a sidewall spacer corresponding to a gate electrode of a flash memory
US20050156229A1 (en) Integrated circuit device and method therefor
US7078349B2 (en) Method to form self-aligned floating gate to diffusion structures in flash
KR100851917B1 (ko) Sonos 소자의 제조방법
US20050130376A1 (en) Method for manufacturing flash device
US20050202638A1 (en) Method of reducing step height
US20050230718A1 (en) Method of manufacturing a semiconductor device
KR100358046B1 (ko) 플래시 메모리 소자의 제조방법
KR101060700B1 (ko) 이이피롬 셀의 형성방법
US20040142525A1 (en) Method of manufacturing a semiconductor device

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20131118

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20141119

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20151118

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20161118

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20171117

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20181120

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20191119

Year of fee payment: 10