KR20050061573A

KR20050061573A - 비디오 신호 개선 방법 및 텔레비전 디스플레이 장치

Info

Publication number: KR20050061573A
Application number: KR1020057007302A
Authority: KR
Inventors: 안드레 포에렌
Original assignee: 코닌클리즈케 필립스 일렉트로닉스 엔.브이.
Priority date: 2002-10-28
Filing date: 2003-10-21
Publication date: 2005-06-22
Also published as: AU2003269386A1; WO2004039061A2; WO2004039061A3; US20040080617A1; CN1708977A; AU2003269386A8; JP2006504320A; EP1559267A2

Abstract

화상관 특징(예컨대, 적색, 녹색 및 청색(RGB) 증폭기 및 화상관의 퍼짐, 온도 드리프트(temp drift) 및 노화) 및 화상관의 개시 특성 모두를 보상함으로써 음극선관(CRT) 상에 비디오 신호가 디스플레이될 때의 시각적인 결함을 억제하는 방법 및 장치가 개시된다. 한가지 방법은 디스플레이의 스위치 오프 동안 저장되어 있던 비디오 신호용 이득 세팅을 인가하는 것이다. 다른 방법은 제 1 및 제 2 이득 세팅을 가지고 제 1 및 제 2 테스트를 수행하는 것이다. 이들 테스트 결과, 비디오 신호를 언블랭킹시키는 순간이 예측된다.

Description

비디오 신호 개선 방법 및 텔레비전 디스플레이 장치{METHOD AND APPARATUS TO IMPROVE PICTURE AESTHETICS DURING SWITCH-ON OF A SCREEN}

본 발명은 텔레비전에 관한 것이고, 더 상세하게는 적색, 녹색 및 청색(RGB) 증폭기 및 화상관의 퍼짐(spread), 온도 드리프트(temp drift) 및 노화에 의한 화면의 시각적인 결함을 억제하는 스위칭 온 과정을 갖는 텔레비전에 관한 것이다.

텔레비전이 스위칭 온된 이후에, 시청자는 화면이 보일 때까지 몇 초 기다려야 한다. 결과적으로, 화면을 보기 전에 텔레비전 소리가 들린다. 대기 시간(화면이 나타나기 전까지의 시간)이 길어지면 시청자는 지루하게 느낀다. 그러나, 화면이 너무 빨리 나오면, 화면은 시각적인 결함(예컨대, 나쁜 화질)을 가질 수 있다는 염려가 있다. 종래 제조된 텔레비전의 스위칭 온 상태가 매우 다양하기 때문에, 대기 시간을 가능한 한 짧게 하면서 결함없는 화면을 획득하고자 하고 있다.

예컨대, 음극 선관(CRT) 기반 디스플레이를 갖고 있는 텔레비전의 개시 단계는 화상관의 예열시간을 필요로 한다. 화상관과 환경적인 파라미터의 구성에 따라, 이러한 예열시간은 5 내지 10초가 걸릴 수 있다. 이 시간 동안, 음극 주위의 전자 방출의 정도가 정해지지 않아서, 초점이 맞지 않거나 변색되는 등 화질이 나빠지게 된다. 개시 단계 동안의 화질 저하를 방지하기 위해, CRT는 예열될 때까지 블랭크(blank) 상태가 된다.

화상관을 예열하는 동안, 관의 전압/전류(V/I) 곡선은 텔레비전이 얼마나 오랫동안 스위칭 오프되어 있었는지에 따라서 달라진다. 예컨대, 고온 화상관(스위치를 끄고 바로 다시 켜는 경우와 같은)의 개시 단계는 냉온 화상관의 개시 동작 때와는 다르다. 스위칭 온 이후에 화상관을 언블랭킹(unblank)하기 위한 지연 시간 또는 기존 설계에서의 언블랭킹을 위한 임계 전류의 검출로는 최적의 개시 단계를 제공할 수 없다. 화면의 블랙 전류 루프(black current loops)에 대한 범위내 검출기(in-range detector)와 조합해서 (고정 지연을 가진)화면을 표시하는 것은 개시 단계 동안 나타나는 여러가지 문제를 해결하지 못한다.

화면의 블랭킹을 수행하는 특허의 예로는 Duffield의 미국 특허 제 5,194, 954호, "AUTOMATIC CHANNEL SAMPLING PICTURE-IN-PICTURE CIRCUITRY"; Sengoku의 미국 특허 제 4,748,497 호, "TELEVISION RECEIVER AUTOMATIC COLOR TEMPERATURE ADJUSTING SYSTEM WITH START UPCONTROL"; Baker의 미국 특허 제 4,188,641호, "STARTUP CIRCUIT FOR A TELEVISION RECEIVER"; Chovanec의 미국 특허 제 4,129,885호, "WARM-UP COMPENSATION SYSTEM FOR PICTURE TUBE"를 들 수 있으며, 이들 모두 본 발명의 요구 조건을 만족시키지는 못하고 있다.

이하 더 상세하게 설명되는 바와 같이, 본 발명은 개시시에 텔레비전의 화면을 블랭킹시키는 종래의 스위칭 온 과정과는, 구조, 방법 및 접근 방식 면에서 실질적으로 다르다.

도 1은 본 발명에 따른 텔레비전의 개시 제어 회로의 일반적인 개략도,

도 2는 시각적인 결함을 억제하는 고온 화상관과 냉온 화상관의 스위칭 이후의 서로 다른 화면 표시의 순간을 나타내는 그래프,

도 3은 본 발명에 따른 전체적인 개시 단계의 일반적인 흐름도,

도 4a는 본 발명에 따른 오프셋 루프 측정값의 스위칭도,

도 4b는 본 발명에 따른 이득 루프의 스위칭도,

도 4c는 본 발명에 따른 개시 단계의 스위칭도,

도 5는 본 발명의 제 2 실시예에 따른 개시 단계의 전체 흐름도.

본 발명은 큰 시각적인 결함없이 비디오 신호를 텔레비전 또는 화상관에 표시하기 전까지의 시간을 최소화하는 개시 과정 및 회로를 제공한다. 텔레비전 개시 제어 회로가 화상관 특징(예컨대, 적색, 녹색, 청색 증폭기 및 화상관의 퍼짐, 온도 드리프트 및 노화) 및 이러한 화상관의 온도 특성(예컨대, 고온 화상관 개시 특성 및 냉온 화상관 개시 특성)을 보상한다.

일 실시예에서, 텔레비전이 스위치 "오프"될 때 마지막으로 저장된 이득의 설정이 비디오 신호를 제어하는 데 사용되어서, 텔레비전이 스위칭 "온"될 때 음극의 컷오프 및 구동 레벨을 안정화시킨다. 이러한 이득의 설정은 화상관 특징(예컨대, 퍼짐, 온도 드리프트 및 노화)과는 무관한다. 다른 실시예에서, 텔레비전이 스위칭 "온"될 때, 최적의 개시 특성을 달성하도록 이러한 특징들 및 온도 특성에 의해 정해진 개시 곡선을 사용하는 것을 예상할 수 있다.

도 1을 참조하면, 텔레비전 개시 제어 회로(10)는 이득 루프(L1), 오프셋 루프(L2) 및 블랭킹 제어 서브 회로(B1)를 가지고 적색, 녹색 및 청색(RGB) 증폭기(28) 및 화상관(70)의 퍼짐, 온도 드리프트 및 노후로 인한 화상의 시각적인 결함을 억제한다. 텔레비전 개시 제어 회로(10)는 모든 짝수 필드 동안 오프셋 루프(L2)를 사용하고, 모든 홀수 필드 동안 이득 루프(L1)를 사용해서 연속 음극 교정을 제공한다. 오프셋 루프(L2)의 피드백 신호는 아날로그 신호이다. 모든 짝수 필드 동안, 3개의 음극의 컷오프를 안정화시키기 위해서 10㎂ 지점의 측정이 수행된다. 오프셋 루프(L2)의 캐패시터(C1) 때문에 보류 시간(hold time)이 짧다. 컷오프에서의 드리프트는 화면 컨텐츠의 변화로 인해 매우 빠를 수 있다.

반면에, 이득 루프(L1)의 피드백 신호는 디지털 신호로 그 출력은 아날로그 신호로 변환된다. 모든 홀수 필드 동안, 3개의 음극의 구동을 안정화시키기 위해서 기준 전류 150 또는 200㎂ 지점의 측정이 수행된다. 이들 루프(L1)의 디지털-아날로그 변환기(DAC:48)로 인해서 보류 시간이 비교적 길기 때문에, 40msec마다 측정을 수행할 필요는 없다. 또한, 이득의 드리프트는 비교적 매우 느리다.

도 1을 참조하면서, 텔레비전(5)에 대해서 텔레비전 개시 제어 회로(10)의 개략도가 상세하게 설명될 것이다. 텔레비전 개시 제어 회로(10)는 비디오 입력 소스(비디오)를 라인(12A) 상에 포함하고, 전압 기준 소스(Vref)를 라인(12B) 상에 포함한다. 라인(12A) 및 라인(12B)은 스위치(SW1)에 커플링된다. 스위치(SW1)는 라인(A) 상에 출력단을 갖고 있다. 라인(A)에는 제 1 및 제 2 테스트 전류 기준 소스(Itest1, Itest2)가 각각 스위치(SW2) 및 스위치(SW3)를 통해서 연결되어 있다.

라인(A) 상에서, 입력 소스는 승산기(20:이하 "이득 루프 승산기(20)"라고 함)에도 연결된다. 이득 루프 승산기(20)로부터의 출력은 라인(B) 상에서 합산기(22:이하 "오프셋 루프 합산기(22)"라고 함)의 입력단에 연결된다. 오프셋 루프 합산기(22)로부터의 출력단은 라인(C) 상에서, 블랭킹 제어 서브 회로(B1)의 합산기(24:"이하 블랭킹 합산기(24)"라고 함)에 입력된다. 블랭킹 제어 서브 회로(B1)로부터의 출력단은 라인(D) 상에서 전류-전압 변환기(26)에 입력된다. 전류-전압 변환기(26)의 출력은 라인(E) 상에서 RGB 증폭기(28)에 입력된다. RGB 증폭기(28)의 출력은 텔레비전(5)의 화상관(70)으로 전송된다.

이하, 블랭킹 제어 서브 회로(B1)가 상세하게 설명될 것이다. 블랭킹 제어 서브 회로(B1)는 제 1 및 제 2 블랭킹 전류 기준 소스(30, 32)를 포함한다. 제 1 및 제 2 블랭킹 전류 기준 소스(30, 32)는 각각 제 1 및 제 2 스위치(SW4, SW5)에 연결된다. 개시 단계 동안, 화면은 도 4a, 4b 및 4c에 도시된 스위치 상태에 따라서 블랭킹 제어 서브 회로(B1)에 의해 블랭킹된다.

이하, 블랙 전류 루프(예컨대, 이득 루프(L1) 및 오프셋 루프(L2))가 상세하게 설명될 것이다. 라인(G) 상의 피드백 전류(I)는 RGB 증폭기(28)로부터 이득 루프(L1) 및 오프셋 루프(L2)로 공급된다. 본 발명의 예시적인 실시예에서, 전류원(34)으로부터의 기준 전류는 10㎂의 전류를 제공하고, 스위치(SW6)를 통해서 스위칭 온된다. 라인(G) 상의 피드백 전류(I)는 이득 루프(L1)가 비활성 상태이고, 오프셋 루프(L2)가 활성상태일 때, 스위치(SW8)를 지나서 캐패시터(C1)를 통해서 오프셋 루프 합산기(22)로 흐른다. 합산기(22)와 스위치(SW8) 사이의 캐패시터(C1)는 접지된다.

일반적으로, 오프셋 루프(L2)의 기능은 CRT의 음극의 컷오프 전압의 안정화이다. 컷오프 측정은 짝수 필드마다(40msec) 오버스캔으로 3개의 연속 라인 동안 수행된다. 루프는 화상관(70)의 일부인 전압 그리드(2:VG2)가 EHT(high tension voltage)의 부하에 따라서 달라지기 때문에 계속해서 조정된다. 텔레비전 분야에서, EHT는 약 30kV가 될 수 있다.

이득 루프(L1)가 활성 상태일 때, 피드백 전류(I)는 라인(G) 상에서, 기준 전류(Iref1, Iref2)를 받는 제 1 및 제 2 op 앰프(38, 40)로 각각 공급된다. 제 1 op 앰프(38)는 업/다운 카운터(42)로 공급된다. op 앰프(40)의 출력은 업/다운 카운터(42) 및 화상관 예열(PTW:Picture Tube Warm) 레지스터(52)로 함께 공급된다. 이득 루프(L1)의 제 1 및 제 2 op 앰프(38, 40)의 동작이 표 1에 나타나 있다.

업/다운 카운터(42)는 LPG(loaded preset gain) 레지스터(58), 프리셋 이득 레지스터(56), EGL(enable gain loop) 레지스터(54) 및 PTW 레지스터(52)의 레지스터 컨텐츠를 입력으로서 받는다. 업/다운 카운터(42)의 출력은 합산기(44)로 전송된다. 합산기(44)는 화이트 포인트(WP:White point) RGB 조정 레지스터(64)의 레지스터 컨텐츠로 입력으로서 받는다. WP 레지스터(64) 및 음극 구동 레벨 레지스터(CL) 레지스터(62)는 제조업체에서 미리 저장해둔 데이터를 저장하고 있으며, 제조업자의 사양에 따라서 텔레비전을 정렬시키기 위해 제조 과정 동안 생산 라인 상에서 사용된다.

동작시에, 이득 루프(L2)가 인에이블되고, 라인(G) 상에서 피드백 전류가 너무 낮은 경우에(Iref1 이하), 업/다운 카운터(42)는 카운트 업해서, 라인(G) 상의 피드백 전류가 Iref1 이상이 될 때까지 DAC(48)를 통해 이득 루프 승산기(20)로의 출력을 증가시킨다. I 입력이 5㎂를 초과하면(피드백 전류가 150 또는 220㎂ 중 선택된 오프셋 전류를 초과하면) PTW 레지스터(52)는 하이이고, I 입력이 5㎂ 미만이면 PTW 레지스터(52)는 로우이다. PTW 레지스터(52)의 상태는 op 앰프(40)의 출력에 기초하고 있다. 스위치(SW7)는 2개의 전류원(36A, 36B) 사이에서 스위칭한다. 예시적인 실시예에서, 2개의 전류원(36A, 36B)은 각각 220㎂ 및 150㎂이다.

이득 루프(L1)는 화상관(70)의 화이트 포인트를 안정화시킨다. 따라서, 이득은 적색, 녹색 및 청색(RGB) 증폭기(28) 및 화상관(70)의 퍼짐, 온도 드리프트 및 노화와는 무관하게 된다. 이득 루프(L1)는 EGL 레지스터(54)로부터의 버스 비트를 사용해서 동작하며, 3개의 연속 라인의 짝수 필드 동안 이득을 조정한다. 바람직하게는, 이득 루프(L1)는 이득 루프(L1) 및 오프셋 루프(L2) 사이의 상호 작용과 테스트 라인의 가시화(visibility)를 방지하기 위해서, 예컨대 채널 스위칭 동안과 같은, 어떤 짧은 순간만 가동될 것이다.

예시적인 실시예에서, 이득 루프(L1)의 기준 전류(Iref1)는 200과 150㎂ 사이에서 선택적이다. 이득 측정의 결과는 상태 이득 측정 레지스터(60)에 저장되고, 스위칭 오프 모드 동안에는 외부 메모리에 저장될 것이며, 텔레비전이 다시 스위칭 "온"된 이후에 프리셋 이득 레지스터(56)에 로딩될 것이다.

화이트 포인트 RGB 조정 레지스터(64), 음극 구동 레벨 레지스터(62) 및 상태 이득 측정 레지스터(60)는 합산기(44)를 통해서 연결되고, 레지스터(46)에 저장되어, 라인(A) 상에서 비디오 소스(12a)로부터의 비디오 신호의 최적에 대해 신호 대 노이즈 비(S/N)를 획득하도록 디지털-아날로그 변환기(DAC:48)를 통해서 이득 승산기(20)를 구동시킨다.

프리셋 이득이 로딩될 때, 이득 루프(L1)는 디스에이블된다. EGL이 인에이블되면, 이득 루프가 인에이블된다. 루프의 이득은 업/다운 카운터(42)의 값에 의해 제어된다.

이득-루프

도 4b를 참조하면, 스위치(SW1, SW2, SW4, SW5, SW6) 및 이득 루프(L1)의 업/다운 카운터(42)의 상태 측정값이 도시된다. 이득 루프가 활성화될 때, EGL 레지스터(54)는 "1"(EGL=1)이고, LPG 레지스터(58)는 "0"(LPG=0)이다. 3개의 연속 라인 동안, 수직 블랭킹이 끝나기 직전에, 이득 측정이 짝수 필드 마다 또는 홀수 필드 마다 수행된다. 테스트 라인 동안 피드백 전류(I)가 표 1에 나타난 파라미터에 따라 체크된다.

프리셋 이득 레지스터(56)는 이득 루프(L1)로의 입력(판독)이고, 상태 레지스터(60)는 이들 루프(L1)로부터의 출력(기록)이다. 이득의 상태는 외부 메모리에 로딩될 수 있고(스위칭 오프 상태 동안 값이 보류될 수 있다), 스위칭 온 동안 프리셋 이득 레지스터에 재로딩된다.

오프셋-루프

도 4a를 참조하면, 오프셋 루프(L1)의 스위치(SW1, SW3, SW4, SW5, SW7, SW8)의 상태 측정값이 도시된다. 오프셋 루프(L2)가 활성 상태이면, 이득 루프(L1)는 비활성 상태이다. 오프셋 루프가 한 필드에서 활성 상태이면, 이득 루프는 다른 필드에서 활성 상태가 될 수 있다. 오프셋 루프는 3개의 채널의 컷 오프 레벨을 제어한다. 3개의 연속 라인 동안, 수직 블랭킹이 끝나기 직전에 오프셋 측정이 수행된다. 오프셋 루프(L2)가 활성 상태이면, EGL 레지스터(54)는 "0"(EGL=0)이고, LPG 레지스터(58)는 "1"(LPG=1)이다. 업/다운 카운터(42)는 활성 상태가 아니다. 라인(G) 상의 피드백 전류는 이득 안정을 위해서 체크되지 않는다. 그러나, 프리셋 이득 레지스터(56)에 나타나는 값은 업/다운 카운터(42)에 로딩되어서 이득 루프 승산기(20)의 이득을 제어한다.

개시 단계

도 4c를 참조하면, 개시 단계 동안의 스위치(SW1, SW2, SW4, SW5, SW6)의 상태 및 PTW 레지스터(52)의 판독 상태가 도시된다. 개시 단계 동안, EGL 레지스터(54)는 "1"(EGL=1)이고, LPG 레지스터(58)는 "1"(LPG=1)이다. 테스트 라인을 사용할 수는 있지만, 이득 루프(L1)는 활성 상태가 아니다. 대신에, 이득 루프(L1)의 이득은 프리셋 이득 레지스터(56)의 프리셋 이득값에 의해 고정된다. I 입력이 5㎂를 초과하면, PTW 레지스터(52)의 상태 비트는 하이("1")가 된다.

개시 단계 동안 텔레비전이 스위칭 "온"되면 프리셋 이득 레지스터(56)에는 상태 이득 레지스터(60)의 정보가 로딩된다. 회로(10)의 설계를 간단하게 하기 위해서, 상태 레지스터(60)는 외부 메모리의 일부인 것으로 가정한다. 텔레비전이 스위칭 "오프"되면, 상태 레지스터의 값(60)은 외부 메모리에 저장된다. 텔레비전이 스위칭 "온"되면, 외부 메모리에 저장된 값은 프리셋 이득 레지스터(56)에 로딩되고, 화면이 나오기 전에 소프트웨어 개시 알고리즘을 형성하는 데 사용될 수 있다.

개시 단계 동안 동작에서, 스위치(SW1)는 수직 블랭킹 동안 비디오를 디스에이블시키고, 테스트 라인 동안이외의 동작에는 블랭킹 구간이 스위치(SW5)에 의해 삽입된다. 3개의 연속 라인 동안, 수직 블랭킹이 끝나기 직전에 이득 측정이 수행된다. 한 필드에서 오프셋 루프는 CRT의 음극의 컷오프를 제어하고, 다른 필드에서 음극의 이득(구동 레벨)이 안정화된다. 테스트 펄스는 스위치(SW2, SW3)를 사용해서 내부적으로 생성된다. 개시 단계 동안, EGL은 "1"이고, LPG는 "1"이며, 프리셋 이득 레지스터(56)의 값은 상태 레지스터의 이전값+"x"이고, 여기서 값 x는 고객의 소프트웨어에 의해 정해진다. 소프트웨어 개시 알고리즘이 "x"의 값을 결정한다. RED 이득 측정 동안 입력 전류가 5㎂를 초과하면, PTW 상태 비트는 "0"에서 "1"로 토글된다.

본 발명에 따른 개시 과정에 의해서, 시각적인 결함없이 화상관이 표시되기까지의 소요 시간이 최소화될 수 있다. 종래의 개시 시스템에서, 이러한 솔루션은 화상관 특징(예컨대 RGB 증폭기(28) 및 화상관(70)의 퍼짐, 온도 드리프트 및 노화)과 온도 특성(예컨대, 고온 화상관 개시 특성 및 찬 화상관 개시 특성)을 구별하지 않았다. 이들 특징 및 온도 특성에 의해 정해지는 개시 곡선을 예상함으로써, 다양한 특징 및 온도 특성에 대한 최적의 개시 특성을 달성할 수 있다.

개시 단계 동안, 화면은 제어 서브 회로(B1)를 블랭킹함으로써, 오프셋 루프(L2) 동안 블랙 전류 루프에 대해서 테스트 라인이 생성되는 수직 간격(오버스캔)에서만 블랭킹된다. 개시 단계 동안, 이득 루프(L1)는 화상관(70)이 (약간) 고온인지 체크하거나, 개시 곡선을 예상하는 데 사용된다. RGB 출력단에서의 테스트 펄스의 레벨은 WP 레지스터(64), CL 레지스터(62) 및 상태 이득 측정 레지스터(60)를 사용해서 소프트웨어에 의해 선택될 수 있다.

텔레비전 제조업자는 화면이 나오는 지를 간단하게 체크할 수 있다. 특정 테스트 레벨에서, 소프트웨어에 의해서 선택되는 일 없이, 화상관(70)의 피드백 전류가 체크된다. 피드백 전류가 150 또는 220㎂ 중 선택된 오프셋 전류를 초과하면 PTW 레지스터(52)는 "1"이 된다. 메모리 세팅을 재로딩한 이후에, 추가적인 고정 지연 기간 유무에 상관없이 화상이 표시될 수 있다.

도 2를 참조하면, 저장된 개시 곡선 데이터를 사용해서 더 잘 예측하기 위해서, 2번의 체크(예컨대 테스트 1 및 테스트 2)를 수행함으로써 2개의 교차점이 생성된다. 이후에, 테스트(1) 및 테스트(2)의 측정 결과를 사용해서, 화상관의 최적의 표시 시점(tx 지연) 및 상태가 계산된다. 테스트(1, 2)는 서로 다른 프리셋 값(소프트웨어 알고리즘을 통해서 저장되고 결정된)을 사용해서 PTW를 체크해서 이득 승산기(20)를 제어한다.

도 2의 곡선은 텔레비전이 스위칭 "온"된 이후에 시각적인 결함을 억제한 고온 및 냉온 화상관(70)에 대한 화면의 서로 다른 표시 시점을 도시하고 있다. 곡선(C100)은 고온 CRT에 대한 예시적인 개시 곡선이다. 곡선(C110)은 냉온 CRT의 예시적인 개시 곡선이다.

고온 CRT에서 테스트 1 및 테스트 2를 수행할 때, 지점(P100, P102)가 생성된다. 지점(P100)과 지점(P102) 사이의 시간 차가 시간(T1)이다. 쉽게 알 수 있는 바와 같이, 제조업자가 화상관(70)의 특징이 지점(P103)에 이르렀을 때 화면을 표시하려 했다면, 회로(10)는 시간(T1) 지연 이후에(최적의 표시 시점) 블랭킹을 표시하는 데, 이 때 시간(T1) 지연은 지점(P102)과 지점(P103) 사이의 시간 차이다.

냉온 CRT에서 테스트 1 및 테스트 2를 수행할 때, 지점(P100', P102')이 생성된다. 지점(P100')과 지점(P102') 사이의 시간 차가 시간(T2)이다. 쉽게 알 수 있는 바와 같이, 제조업자가 화상관(70)의 특징이 지점(P103')에 이르렀을 때 화면을 표시하려 했다면, 회로(10)는 시간(T2) 지연 이후에(최적의 표시 시점) 블랭킹을 표시하는 데, 이 때 시간(T2) 지연은 냉온 CRT 개시 곡선(110)에서 지점(P102')과 지점(P103') 사이의 시간 차이다.

개시 과정

도 3을 참조하면, 본 발명에 따른 개시 과정의 전체적인 흐름도가 도시되어 있으며 단계(100)부터 시작한다. 단계(100)에서, 스위치 "오프" 상태인지가 판정된다. 단계(100)에 이어서 단계(105)에서 이득 세팅이 저장된다. 단계(105)에 이어서 단계(110)에서, 스위치 "온" 상태인지가 판정된다. 단계(110)에 이어서 단계(115)에서, 텔레비전이 스위칭 "온"되어서 개시되는 동안 화면이 블랭킹된다. 단계(115)에 이어서 단계(120)에서 수직 간격(오버스캔) 동안 테스트 전압 또는 테스트 라인이 인가되어서 오프셋 루프(L2)를 통해서 컷오프를 안정화시킨다. 테스트 전압 또는 테스트 라인을 인가할 때, LPG는 "1"로 설정되고, 루프의 이득은 고정되어서 프리셋 이득 레지스터(56)가 외부 메모리에 저장된 프리셋 값+"x"으로 설정되게 한다. EGL은 "1"로 설정되고, 테스트 라인은 자동적으로 생성된다.

단계(120)에 이어서 단계(125)에서, PTW는 "1"이 되고, 메모리 세팅이 재로딩된다. 단계(125)에 이어서 단계(130)에서 화면이 표시되고, 어떤 추가적인 지연없이 블랭킹이 제거된다. 프리셋 이득 레지스터(56)의 프리셋 값은 원래의 프리셋 값과 같다. 또한, EGL 레지스터(54)는 "0"(최적)으로 설정되고, LPG 레지스터(58)는 "0"으로 설정된다.

통상의 동작 동안, 외부 메모리 세팅은 상태 비트의 최종 결과이다. 개시 단계 동안에만 프리셋 이득이 상태 비트와 달라서, 피드백 전류가 오프셋 전류를 초과하며 그에 따라 PTW 레지스터(52)가 "1"이 된다.

도 5를 참조하면, 도 2의 곡선을 사용하는 본 발명에 따른 개시 과정의 전체적인 흐름도가 도시되며, 단계(200)에서 시작한다. 단계(200)에서, 개시하는 동안 화면은 블랭킹된다. 개시하는 동안 텔레비전은 스위칭 "온"되어 있다. 단계(100)에 이어서 단계(205)에서, 수직 간격 동안(오버스캔) 제 1 테스트 전압 또는 테스트 라인이 인가된다. 테스트 전압 또는 테스트 라인을 인가할 때, LPG는 "1"로 설정되고, 루프 이득이 고정된다. 프리셋 값은 프리셋 값+"x"이다. EGL이 "1"로 설정되고, 테스트 라인은 자동적으로 생성된다. 단계(205)에 이어서 단계(210)에서, 제 2 테스트는 다른 프리셋 값을 사용해서 수행된다. 단계(210)에 후속해서 단계(215)에서 화상관(70)의 최적의 표시 시점(tx) 및 상태가 계산된다.

단계(205)에서 테스트 1를 수행하는 동안, 수직 간격 동안(오버 스캔) 제 1 테스트 전압 또는 테스트 라인이 인가된다. 이는 LPG=1 및 EGL=1로서 자동으로 행해지고, 프리셋 값은 프리셋 값+"x1"이다. 테스트 1 동안, PTW 레지스터(52)가 체크된다. 단계(210)에서 테스트 2 동안, 수직 간격(오버스캔) 중에, 제 2 테스트 전압 또는 테스트 라인이 인가된다. 여기서 프리셋 값은 프리셋 값+"x2"이다. 테스트 2 동안 다시 PTW 레지스터(52)가 체크된다.

본 발명에 대한 다수의 수정 및 다른 실시예가 위의 설명의 관점에서 당업자에게는 자명할 것이다. 따라서, 설명은 단지 예시적으로 구성되었으며, 이는 본 발명을 수행하는 최적의 모드를 당업자에게 교시하려는 것을 목적으로 한다. 이 실시예의 세부 사항은 본 발명의 사상을 벗어남없이 수정될 수 있으며, 첨부된 청구항의 범주 내에 드는 모든 수정에 대해 배타적인 사용이 유지된다.

Claims

텔레비전 디스플레이가 스위칭 온될 때, 비디오 신호를 개선하는 방법에 있어서,

텔레비전 디스플레이(5)의 스위칭 오프 상태가 검출되었을 때 상기 텔레비전 디스플레이(5)의 이득 세팅을 저장하는 단계와,

스위칭 온 상태를 검출하면, 비디오 신호(12A)를 상기 텔레비전 디스플레이(5)로 블랭킹시키는 단계와,

상기 저장된 이득 세팅(60)을 적용해서 상기 비디오 신호(12A)를 조정하고, 상기 텔레비전 디스플레이(5)의 음극의 컷오프를 조정하는 단계와,

상기 이득 조정된 비디오 신호를 상기 텔레비전 디스플레이(5)에 대해 언블랭킹시키는 단계

를 포함하는 비디오 신호 개선 방법.
제 1 항에 있어서,

상기 저장된 이득 세팅은 상기 디스플레이(5)의 적색, 녹색 및 청색 증폭기 및 화상관(70)의 퍼짐(spread), 온도 드리프트 및 노화로 인한, 상기 비디오 신호(12A)의 시각적인 결함을 억제하는

비디오 신호 개선 방법.
제 2 항에 있어서,

상기 음극 조정 단계를 더 포함하는

비디오 신호 개선 방법.
제 3 항에 있어서,

상기 음극 조정 단계는

모든 짝수 필드 동안에는, 오프셋 측정(L2)을 수행해서 상기 화상관(70)의 상기 음극의 컷오프를 안정화시키는 단계와,

모든 홀수 필드 동안에는, 이득 측정(L1)을 수행해서 상기 음극의 구동 레벨을 안정화시키는 단계

를 포함하는

비디오 신호 개선 방법.
제 4 항에 있어서,

상기 오프셋 측정 단계는 수직 간격 동안 테스트 라인(Vref, SW2, SW3)을 인가하는 단계를 포함하는

비디오 신호 개선 방법.
제 5 항에 있어서,

상기 오프셋 측정(L2) 단계와의 상호 작용과 상기 테스트 라인(Vref, SW2, SW3)의 가시화(visibility)를 방지하기 위하여 상기 이득 측정(L1) 단계가 채널 스위칭 동안 시작되는

비디오 신호 개선 방법.
텔레비전 디스플레이(5)가 스위칭 온될 때의 비디오 신호를 개선하는 방법에 있어서,

스위칭 온 상태가 검출되었을 때, 비디오 신호(12A)를 상기 텔레비전 디스플레이(5)로 블랭킹시키는 단계와,

상기 비디오 신호(12A)를 표시하는 표시 시점을 예측하는 단계와,

상기 예측된 표시 시점에 상기 텔레비전 디스플레이(5)로 상기 비디오 신호(12A)를 언블랭킹시키는 단계를 포함하는

비디오 신호 개선 방법.
제 7 항에 있어서,

상기 예측 단계는

제 1 프리셋 이득 세팅을 사용해서 제 1 테스트를 수행하는 단계와,

제 2 프리셋 이득 세팅을 사용해서 제 2 테스트를 수행하는 단계와,

상기 제 1 테스트 및 제 2 테스트의 결과에 기초해서 상기 표시 시점을 계산하는 단계

를 포함하는

비디오 신호 개선 방법.
제 8 항에 있어서,

상기 표시 시점을 위해 상기 이득 세팅(60)을 계산하는 단계를 더 포함하되,

상기 이득 세팅은 PTW가 1이 되도록 이전 이득을 추가 이득만큼 증가시킨 것과 동등한

비디오 신호 개선 방법.
제 9 항에 있어서,

상기 계산 단계는 음극선관(70)에 관한 개시 고온 곡선(C100) 또는 개시 냉온 곡선(C100')의 함수인

비디오 신호 개선 방법.
제 9 항에 있어서,

상기 계산된 표시 시점 및 계산된 이득 세팅(60)은 상기 텔레비전 디스플레이(5)의 적색, 녹색 및 청색 증폭기(28) 및 상기 화상관(70)의 퍼짐, 온도 드리프트 및 노화로 인한, 화면의 시각적인 결함을 억제하도록 되어 있는

비디오 신호 개선 방법.
제 7 항에 있어서,

상기 음극을 교정하는 단계(L1, L2)를 더 포함하는

비디오 신호 개선 방법.
제 12 항에 있어서,

상기 음극 교정 단계는

모든 짝수 필드 동안에는, 오프셋 측정(L2)을 수행해서 상기 화상관(70)의 상기 음극의 컷오프를 안정화시키는 단계와,

모든 홀수 필드 동안에는, 이득 측정(L1)을 수행해서 상기 음극의 구동 레벨을 안정화시키는 단계

를 포함하는

비디오 신호 개선 방법.
제 13 항에 있어서,

상기 오프셋 측정 단계(L2)는 수직 간격 동안 테스트 라인(Vref, SW2, SW3)을 인가하는 단계를 포함하는

비디오 신호 개선 방법.
제 14 항에 있어서,

상기 오프셋 측정(L2) 단계와의 상호 작용과 상기 테스트 라인(Vref, SW2, SW3)의 가시화를 방지하기 위하여 상기 이득 측정(L1) 단계가 채널 스위칭 동안 시작되는

비디오 신호 개선 방법.
스위칭 온 상태가 검출되었을 때 비디오 신호(12A)를 텔레비전 디스플레이(5)로 블랭킹시키는 수단(B1)과,

상기 비디오 신호(12A)를 표시하는 표시 시점을 예측하는 수단과,

상기 예측된 표시 시점에 상기 비디오 신호(12A)를 상기 텔레비전 디스플레이(5)로 언블랭킹시키는 수단

을 포함하는 텔레비전 디스플레이 장치.
제 16 항에 있어서,

상기 예측 수단은

제 1 프리셋 이득 세팅을 사용해서 제 1 테스트를 수행하는 수단(SW2)과,

제 2 프리셋 이득 세팅을 사용해서 제 2 테스트를 수행하는 수단(SW3)과,

상기 제 1 테스트 및 제 2 테스트의 결과에 기초해서 상기 표시 시점을 계산하는 수단

을 포함하는

텔레비전 디스플레이 장치.
제 17 항에 있어서,

상기 표시 시점을 위해 상기 이득 세팅(60)을 계산하는 수단을 더 포함하는

텔레비전 디스플레이 장치.
제 18 항에 있어서,

상기 계산된 표시 시점 및 상기 계산된 이득 세팅(60)은 상기 텔레비전 디스플레이(5)의 적색, 녹색 및 청색 증폭기(28) 및 화상관(70)의 퍼짐, 온도 드리프트 및 노화로 인한, 화면의 시각적인 결함을 억제하도록 되어 있는

텔레비전 디스플레이 장치.
제 16 항에 있어서,

모든 짝수 필드 동안에는, 오프셋 측정(L2)을 수행해서 상기 화상관(70)의 3개의 음극의 컷오프를 안정화시키는 수단과,

모든 홀수 필드 동안에는, 이득 측정(L1)을 수행해서 3개의 음극의 구동 레벨을 안정화시키는 수단

을 더 포함하는 텔레비전 디스플레이 장치.