KR20050059255A - 불균일한 어닐링을 보상하는 방법 및 시스템 - Google Patents

불균일한 어닐링을 보상하는 방법 및 시스템 Download PDF

Info

Publication number
KR20050059255A
KR20050059255A KR1020057006331A KR20057006331A KR20050059255A KR 20050059255 A KR20050059255 A KR 20050059255A KR 1020057006331 A KR1020057006331 A KR 1020057006331A KR 20057006331 A KR20057006331 A KR 20057006331A KR 20050059255 A KR20050059255 A KR 20050059255A
Authority
KR
South Korea
Prior art keywords
wafer
annealing
dopant
pattern
uniform
Prior art date
Application number
KR1020057006331A
Other languages
English (en)
Other versions
KR101059655B1 (ko
Inventor
안토니 레나우
Original Assignee
베리안 세미콘덕터 이큅먼트 어소시에이츠, 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 베리안 세미콘덕터 이큅먼트 어소시에이츠, 인크. filed Critical 베리안 세미콘덕터 이큅먼트 어소시에이츠, 인크.
Publication of KR20050059255A publication Critical patent/KR20050059255A/ko
Application granted granted Critical
Publication of KR101059655B1 publication Critical patent/KR101059655B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Electron Sources, Ion Sources (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

높은 도펀트 농도를 제공하도록 패턴에 도펀트를 주입함으로써 낮은 활성의 도펀트 농도를 야기시키는 불균일한 어닐링을 보상하는 방법 및 시스템이 제공된다. 불균일한 어닐링 패턴은 균일한 도펀트 분포를 갖는 웨이퍼를 어닐링하고 어닐링 이후 웨이퍼의 특성을, 예를 들어 웨이퍼의 시트 저항 맵을 얻음으로써 측정함으로써 검출할 수 있다. 일 실시예에서, 불균일성은 어닐링 동안 온도 편차를 측정함으로써 검출될 수 있다.

Description

불균일한 어닐링을 보상하는 방법 및 시스템{METHOD AND SYSTEM FOR COMPENSATING FOR ANNEAL NON-UNIFORMITIES}
본 발명은 실리콘 웨이퍼의 어닐링에 관한 것으로, 특히 불균일한 어닐링을 보상하는 것에 관한 것이다.
실리콘 웨이퍼에서 이온 주입이 이루어지면서, 도편트는 실리콘에서 요구되는 전기적 특성을 제공하도록 활성화될 수 있다. 전형적으로 도펀트 활성화는 웨이퍼의 열적 사이클링, 또는 어닐링에 의해 수행된다. 어닐링 프로세스는 처리될 웨이퍼의 최대 온도 제어, 웨이퍼가 최대 온도에서 유지될 수 있는 시간 및 온도가 상승 및 감소되는 속도 또는 속도들을 포함하는 요구되는 전기적 특성을 제공하도록 제어될 수 있다.
또한, 어닐링 프로세스의 제어는 외부-확산(out-diffusion)과 같은 유해 작용을 최소화시키는 역할을 한다. 외부 확산은 실리콘내의 도펀트가 웨이퍼로 확산되어 결국 웨이퍼 표면에 남게 야기시킨다. 외부 확산의 속도는 온도에 따라 좌우될 수 있다. 또한, 웨이퍼 내의 도펀트 농도는 도펀트가 웨이퍼 표면 부근에 가까울수록 높은 속도로 감소된다. 예를 들어, 극도로 얕은 이온주입부내의 도펀트 농도는 외부 확산으로 인해 감소되는 경향이 있다.
어닐링 주기 동안에 웨이퍼 양단의 불균일한 온도 분포는 불균일한 도펀트 활성화, 불균일한 외부 확산 속도 및 도펀트의 비대칭적인 활성화를 야기시킬 수 있는 다른 유해 작용을 야기시킬 수 있다. 따라서, 초기에 균일한 도펀트 분포가 어닐링 이후에도 웨이퍼 양단에 대해 균일한 전기적 특성을 반드시 산출하는 것은 아니다. 예를 들어, 이는 시트 저항(Rs) 맵에 의해 검출될 수 있다. 일반적으로, 어닐링 동안 웨이퍼 양단의 온도 편차(gradient)는 방사상, 에지 보다는 웨이퍼 양단이 약간 더 뜨거운 경향이 있다. 이러한 현상이 발생할 경우, 도 7에 도시된 것처럼 전기적으로 활성화된 도펀트 분포 프로파일에 방사상 편차가 야기될 수 있다.
도 1 은 웨이퍼 이온주입에 대한 불균일한 빔 프로파일의 개략도;
도 2는 도 1 빔의 제 1 통과 후 웨이퍼 상의 도펀트 분포의 개략도;
도 3은 제 1 통과로부터 90°회전된, 도 1 빔의 제 2 통과 후 웨이퍼 상의 도펀트 분포의 개략도;
도 4는 어닐링 이후, 도 3의 웨이퍼 상의 전기적으로 활성화된 도펀트 분포의 개략도;
도 5는 불균일한 어닐링을 보상하는 방법의 흐름도;
도 6은 도 5의 방법을 수행하는 시스템의 개략도; 및
도 7은 균일하게 이온주입된 도펀트 분포의 어닐링에 따른 웨이퍼 상의 전기적 활성화 도펀트 분포의 개략도.
본 명세서에서 개시되는 방법 및 시스템에 따라, 전기적으로 낮은 활성도의 도펀트 농도를 야기시키는 불균일한 어닐링을 보상하는 방법은, 보다 높은 도펀트 농도를 제공하기 위해 패턴에 도펀트를 이온주입하는 단계를 포함한다. 불균일한 어닐링에 대한 패턴은 균일한 도펀트 분포를 갖는 웨이퍼를 어닐링하고 상기 어닐링 이후 예를 들어, 웨이퍼의 시트 저항 맵을 얻음으로써, 웨이퍼의 특성을 측정함으로써 검출될 수 있다. 일 실시예에서, 불균일성은 어닐링 동안 온도편차를 측정함으로써 검출된다. 빔에 대한 빔 전류 밀도 및 빔을 지나는 웨이퍼의 통과 각도는 도펀트를 이온주입하기 위한 패턴을 얻음으로써 조절될 수 있다. 컴퓨터 판독가능한 매체는 상기 방법을 수행하기 위해 웨이퍼 이온주입기를 제어하는 명령들을 포함할 수 있다.
활성도가 낮은 도펀트 농도를 야기시키는 불균일한 어닐링을 보상하는 시스템은 불균일한 어닐링을 검출하는 수단, 보다 높은 도펀트 농도를 제공하는 이온주입 패턴을 설계하는 수단, 및 이온주입 패턴에 도펀트를 이온주입하는 수단을 포함한다. 시스템은 샘플 웨이퍼를 어닐링하는 수단 및 어닐링 이후, 시트 저항을 측정함으로써 샘플 웨이퍼의 특성을 측정하는 수단을 포함한다. 일 실시예에서, 어닐링 동안 온도 편차를 측정하는 수단은 불균일한 어닐링을 검출할 수 있다.
일 실시예에서, 시스템은 불균일한 어닐링 데이터를 검출하는 센서, 불균일한 어닐링 데이터를 기초로 이온주입 패턴을 설계하는 프로세서 및 설계된 이온주입 패턴에 도펀트를 이온주입하기 위해 웨이퍼의 이온주입을 제어하는 제어기를 포함한다. 센서는 시트 저항을 측정하거나, 또는 선택적으로 어닐링 동안 온도 편차를 측정할 수 있다. 제어기는 빔에 대한 빔 전류 밀도 및/또는 빔을 지나는 웨이퍼 통과 각도를 조절할 수 있다.
하기 도면은 동일한 부재를 동일한 참조부호로 칭하여 상기 시스템 및 방법의 실시예를 설명한다. 이들 설명된 실시예는 대표적인 것으로서 임의의 방식으로 제한되지 않는다.
도 7에 도시된 것처럼, 웨이퍼(10)상의 균일한 도펀트 분포는 어닐링 동안 웨이퍼(10)에 의해 발생되는 전형적인 방사상 온도 편차로 인해 전기적 활성화 도펀트 분포 프로파일의 방사상 변화를 유도할 수 있다. 도 7에서, 보다 높은 중심부 온도는 웨이퍼(10)의 중심부에서 도펀트의 전기적 활성화 증가를 유도할 수 있다. 또한 보다 높은 중심부 온도는 웨이퍼(10)의 중심부에서 외부-확산 증가를 유도할 수 있다. 따라서, 프로파일 윤곽선(12)은 웨이퍼(10)의 중심부를 향해가는 전기적 활성화 도펀트 농도의 감소 또는 증가를 나타낸다.
도 1을 참조로, 빔 프로파일(14)의 개략도를 볼 수 있으며, 이는 어닐링 동안 방사상 온도 편차 보상을 보조한다. 하기의 설명은 웨이퍼(10) 중심부를 향해 감소되는 활성화된 도펀트 농도의 방사상 편차를 기초로한다. 그러나, 본 명세서에서 개시되는 방법 및 시스템은 다른 변형에 적용될 수 있다. 도 1에서, 빔 전류 밀도는 빔의 폭에 대해 변할 수 있다는 것을 알 수 있다. 도 1에 도시된 실시예에 대해, 빔 전류 밀도는 빔의 중심부에서 가장크며(도 1에서 "c"로 표시됨), 빔의 에지를 향해 선형으로 감소된다(도 1에 "e"로 표시됨). 도 2는 도 1의 불균일한 빔을 지나 수직으로 통과한 웨이퍼(50)에 대해 이온주입된 도펀트 분포 윤관선을 도시한다, 즉, 빔은 도 2 평면에서 수직으로 이동된 웨이퍼(50)와 도 2의 평면에 수직이다. 윤곽선(16)은 에지 "e"로부터 중심부 "c"를 향해 도펀트 농도가 증가하는 것을 나타낸다.
도 3을 참조로, 도 1의 불균일한 빔을 수직 및 수평으로(도 3의 평면을 기준으로) 지나 통과된 웨이퍼(50)에 대한 도펀트 분포 윤관선이 도시된다. 윤곽선(18)은 웨이퍼(50)의 중심부를 향해 증가하는 도펀트 농도를 나타낸다. 도 3의 웨이퍼(50)상의 이온주입된 도펀트 농도 증가는 도 7의 웨이퍼(10)상의 전기적으로 활성화된 도펀트 농도 감소와 상쇄되는 것을 도 3 및 도 7의 비교로 알 수 있다. 따라서, 도 3의 웨이퍼(50) 어닐링은, 웨이퍼 온도가 웨이퍼(50)의 중심부를 향해 방사상 증가하는 경우, 도 4와 유사한 전기적 활성화 도펀트 분포를 갖는 웨이퍼(50)를 산출한다. 일반적으로 도 4의 웨이퍼(50) 상의 전기적 활성화 도펀트 분포(비교적 적은 윤관선(20)으로 표시됨)는 도 7의 웨이퍼(10)에 비해 변화가 적은 것을 볼 수 있다.
도시를 위해, 방사상 변화되는 온도를 이용한 어닐링에 의해 균일하게 이온주입된 도펀트 분포에 대해 전형적으로 측정된 값을 기초로 도 7의 윤곽선(12)에 값을 할당할 수 있다. 표준 어닐링 장비를 사용하여 측정된 시트 저항을 참조로, 도 7의 전기적 균일성은 1%이며 중심부로부터 에지로의 전체 변형은 4.24%이다. 도 1의 불균일한 빔에 대해, 중심부 빔 전류 밀도는 에지보다 7% 높다. 전류 빔 밀도에 대한 이러한 값을 이용하여, 도 3의 웨이퍼(50)에 대한 도펀트 분포의 예상되는 균일성은 0.96%이며, 전체 편차는 4.34%이다. 도 7에서 처럼 동일하게 방사상 변하는 온도 어닐링을 이용하여, 도 4의 웨이퍼(50)에 대해 전기적으로 활성화된 웨이퍼(50)에 대한 도펀트 분포의 전체 균일성은 0.28%로 측정되며 전체 편차는 1.29%이다.
전기적으로 활성화된 도펀트 분포의 균일성이 상당히 증가되며 전기적으로 활성화된 도퍼트 분포의 변이성은, 어닐링 온도 편차를 야기시키는 예상된 전기적 활성화 도펀트 분포 패턴이 상쇄되는 빔 도펀트 이온주입 패턴을 가짐으로써 크게 감소된다는 것을 알 수 있다. 도 5는 불균일한 어닐링을 보상하는데 이용되는 방법(100)의 흐름도를 나타낸다.
먼저 방법(100)은 사용되는 특정 어닐링기(annealer)에 의해 야기되는 불균일성을 검출한다(102). 예를 들어, 균일한 주입부를 갖는 샘플 웨이퍼가 어닐링될 수 있으며 불균일성은 어닐링 이후 시트 저항(Rs) 맵에 의해 제공될 수 있는 샘플 웨이퍼의 특성으로부터 검출될 수 있다. 선택적으로, 어닐링 동안 웨이퍼에서 온도 편차는 예를 들어, 웨이퍼 상의 온도에 민감한 코팅 또는 어닐링 동안 온도 프로브의 사용을 통해 직접 측정될 수 있다. 불균일성을 검출하는 또다른 방법은 당업자에게 공지된 것처럼, 방법(100)의 수행에 제한되지 않고 사용될 수 있다. 다음 어닐링시 불균일성을 보상하는 도펀트 분포를 제공할 수 있게 이온주입 패턴이 단계(104)에서 설계되며 상기 설계된 패턴을 사용하여 웨이퍼가 이온주입된다(106). 일반적으로, 이온주입 패턴은 어닐링이 낮은 전기적 활성 농도를 야기시키는 웨이퍼 상의 영역에서 보다 높은 도펀트 농도를 제공하도록 설계될 수 있다.
도 1-4의 실시예에 대해, 빔 프로파일은 웨이퍼의 중심부 부근에서 가장 높은 도펀트 이온주입을 제공하도록 중심부에서 최고치가 될 수 있다. 이온주입 장비는 이온주입 동안 웨이퍼를 보유하는 회전 플래튼을 포함할 수 있다는 것은 공지되어 있다. 이러한 형태의 장비를 이용하여, 도시되는 이온주입부는 4개의 세그먼트로 나뉘며 세그먼트당 1/4 도즈 및 세그먼트 사이에 90°회전하는 웨이퍼를 갖는다. 이러한 이온주입은 산출량에 큰 영향을 미치지 않고 단일 웨이퍼 툴상에서 쉽게 행해질 수 있다.
또다른 불균일한 어닐링 패턴에 대해, 다른 이온주입 패턴이 설계되거나 선택될 수 있다. 예를 들어, 불균일한 어닐링이 웨이퍼 중심부에서 전기적으로 활성도가 높은 도펀트 농도를 야기시키는 경우, 빔 프로파일은 에지에서 최고치가 되도록 설계될 수 있다. 다른 빔 프로파일 형상, 도즈량, 웨이퍼 통과 각도 등은 어닐링기에 의해 유도되는 불균일성을 보상하기 위해 이온주입동안 도펀트가 불균일하게 분포될 수 있는 이온주입 패턴의 다양한 변형을 제공할 수 있다.
단계(106)에서 일단 어닐링되면, 웨이퍼에 대해 활성화된 도펀트 분포가 검출될 수 있다(108). 도 1-5의 실시예에 대해, 시트 저항 맵은 활성화된 도펀트 분포를 결정하는데 사용될 수 있다. 그러나, 당업자는 상기 방법(100)을 수행하는데 제한되지 않고 다른 측정 방법을 사용할 수 있다는 것을 알 것이다. 단계(108)로부터 활성화된 도펀트 분포는 단계(102)에서 검출된 예상된 활성화 분포와 비교되어(110) 상기 방법(100) 수행의 장점을 추정할 수 있다. 상기 도시된 실시예에서 주목되는 바와 같이, 상기 방법(100)은 장비 셋업, 처리량 및/또는 이온주입/어닐링 프로세스의 또다른 면에 비용를 수반할 수 있다. 이러한 비용은 상기 방법(100)의 사용 여부 결정에 도움을 주기 위해, 단계(110)에서의 비교에 의해 도시된 것처럼 장점에 대해 중요하게 작용할 수 있다.
도 6을 참조로, 상기 방법(100)을 수행하는 시스템(200)의 개략도가 도시된다. 시스템(200)은 이온주입 챔버(204)와 어닐링 챔버(206)를 갖는 웨이퍼 프로세싱 스테이션(202)을 포함할 수 있다. 또한 프로세싱 스테이션(202)은 예를 들어, 빔 프로파일, 통과 각도, 및/또는 다른 이온주입 파라미터와 같은 이온주입 프로세스를 제어하기 위한 제어기(208), 및 스테이션들 사이에서 웨이퍼(50)를 이동시키는 이송 메커니즘(210)을 포함할 수 있다. 프로세싱 스테이션(202)은 웨이퍼의 이온주입을 위해 공지된 장비일 수 있다. 측정 장치(212)는 단계들(102, 108)에서처럼 웨이퍼 불균일성을 검출할 수 있다. 일 실시예로서, 측정 장치는 웨이퍼 불균일성을 측정하기 위해, 상기 개시된 것처럼 시트 저항을 측정할 수 있다. 불균일성을 검출하기 위한 공지된 다른 장치가 사용될 수 있다. 프로세서(214)는 단계(104)에서의 이온주입 패턴 설계 및 단계(110)에서의 결과 비교를 보조할 수 있다.
상기 방법 및 시스템은 본 명세서에 개시되고 도시된 바람직한 실시예에 관련하여 설명되었지만, 다양한 변형 및 개선안이 달성될 수 있음을 당업자는 알 것이다. 실시예로서, 프로세서(214)는 프로세싱 스테이션(202)의 동작을 제어하여 필요에 따라 제어기(208)에 명령을 제공한다. 부가적으로, 측정 장치(212) 및 프로세서(214)는 프로세싱 스테이션(202)에 통합되거나, 또는 하나 이상의 부품(204-210)은 단독 부품일 수 있다. 따라서, 도 6에 도시된 부품의 배열 및 도 5에 도시된 아이템은 단지 설명을 위한 것으며 특정한 실시에 적합하게 변경가능하다. 따라서, 아이템은 조합, 확대, 또는 개시된 방법의 범주를 이탈하지 않고 변형될 수 있다.
본 명세서에 개시된 상기 방법 및 시스템은 특정 하드웨어 또는 소프트웨어 구성에 제한되지 않으며, 로봇이 스테이션에서의 페이로드 위치에서 사용될 수 있는 다양한 프로세싱 환경에서 적용성이 있다. 상기 방법은 하드웨어 또는 소프트웨어, 도는 하드웨어와 소프트웨어의 조합으로 수행될 수 있다. 상기 방법은 프로세서(214)와 같은 프로세서, 프로세서에 의해 판독가능한 저장 매체, 하나 이상의 입력 장치, 및 하나 이상의 출력 장치를 포하하는 하나 이상의 프로그램가능 컴퓨터상에서 수행되는 하나 이상의 컴퓨터 프로그램에서 수행될 수 있다. 도 6과 같은 소정 실시예에서, 프로세싱 시스템이 사용될 수 있다. 또다른 실시예에서, 상기 방법은 네트워크의 컴퓨터 상에서 수행될 수 있다. 시스템 및 방법을 위한 사용자 제어는 공지된 사용자 인터페이스를 통해 제공될 수 있다.
컴퓨터 프로그램, 또는 프로그램들은 컴퓨터 시스템과 통신하도록 하나 이상의 고급 레벨 절차 또는 객체지향 프로그래밍 언어를 이용하여 바람직하게 수행될 수 있다; 그러나, 원한다면, 프로그램은 어셈블리 또는 기계 언어로 수행될 수 잇다. 언어는 번역되거나 해석될 수 있다.
바람직하게 컴퓨터 프로그램은 컴퓨터를 구성하고 동작시키기 위한 범용성 또는 특정 목적의 프로그램 가능한 컴퓨터에 의해 판독가능한 저장 매체 또는 장치(예를 들어, CD-ROM, 하드 디스크, 또는 자기 디스크)에 저장될 수 있으며, 상기 저장 매체 또는 장치는 본 명세서에 개시된 절차를 수행하기 위해 컴퓨터에 의해 판독될 수 있다. 상기 방법 및 시스템은 컴퓨터 프로그램으로 구성된 컴퓨터-판독가능 저장 매체로서 수행되는 것으로 간주되며, 저장 매체는 특정 및 예정된 방식으로 컴퓨터가 동작하도록 구성된다.
앞서말한 변형은 단지 설명을 위한 것으로 제한되지 않으며, 다른 변형이 이루어질 수도 있다. 따라서, 개시되고 도시된 부품의 상세 설명 및 배열에서의 다양한 또다른 변화를 당업자는 알 것이다. 따라서, 하기의 청구항들은 본 명세서에 개시된 실시예로 제한되지 않는다. 청구항들은 법적으로 허용되는 것으로 해석되며 특정하게 개시된 것보다 절차를 포함할 수 있다.

Claims (18)

  1. 보다 높은 도펀트 농도를 제공하기 위해 패턴내에 도펀트를 이온주입하는 단계를 포함하는, 전기적으로 낮은 활성도의 도펀트 농도를 야기시키는 불균일한 어닐링을 보상하는 방법.
  2. 제 1 항에 있어서, 상기 불균일한 어닐링에 대한 패턴을 검출하는 단계를 포함하는 것을 특징으로 하는 불균일한 어닐링 보상 방법.
  3. 제 2 항에 있어서, 상기 불균일한 어닐링에 대한 패턴을 검출하는 단계는,
    균일한 도펀트 분포를 갖는 샘플 웨이퍼를 어닐링하는 단계; 및
    어닐링 이후 상기 샘플 웨이퍼의 특성을 측정하는 단계를 포함하는 것을 특징으로 하는 불균일한 어닐링 보상 방법.
  4. 제 3 항에 있어서, 상기 특성을 측정하는 단계는 시트 저항을 측정하는 단계를 포함하는 것을 특징으로 하는 불균일한 어닐링 보상 방법.
  5. 제 2 항에 있어서, 상기 불균일한 어닐링에 대한 패턴을 측정하는 단계는 어닐링 동안 온도 편차를 측정하는 단계를 포함하는 것을 특징으로 하는 불균일한 어닐링 보상 방법.
  6. 제 1 항에 있어서, 상기 패턴내에 도펀트를 이온주입하는 단계는 웨이퍼에 도펀트를 이온주입하는데 사용되는 빔에 대한 빔 전류 밀도 및 빔을 통하는 웨이퍼의 통과 각도중 적어도 하나를 조절하는 단계를 포함하는 것을 특징으로 하는 불균일한 어닐링 보상 방법.
  7. 제 6 항에 있어서,
    균일한 도펀트 분포를 갖는 샘플 웨이퍼를 어닐링하는 단계; 및
    불균일한 어닐링에 대한 패턴을 검출하기 위해 어닐링 이후 상기 샘플 웨이퍼의 특성을 측정하는 단계를 포함하는 것을 특징으로 하는 불균일한 어닐링 보상 방법.
  8. 제 7 항에 있어서, 상기 특성을 측정하는 단계는 시트 저항을 측정하는 단계를 포함하는 것을 특징으로 하는 불균일한 어닐링 보상 방법.
  9. 보다 높은 도펀트 농도를 제공하는 웨이퍼 상의 패턴에 도펀트를 이온주입하기 위해 웨이퍼 이온주입기를 조절함으로써, 전기적으로 활성도가 낮은 도펀트 농도를 야기시키는 불균일한 어닐링을 보상하기 위해 웨이퍼 이온주입기를 제어하는 명령을 포함하는, 컴퓨터-판독가능 매체.
  10. 제 9 항에 있어서, 상기 불균일한 어닐링에 대한 패턴을 검출하기 위해 웨이퍼 이온주입기를 제어하는 명령을 포함하는 것을 특징으로 하는 컴퓨터-판독가능 매체.
  11. 제 10 항에 있어서, 균일한 도펀트 분포를 갖는 샘플 웨이퍼를 어닐링하기 위해 상기 웨이퍼 이온주입기를 조절하고 어닐링 후에 상기 샘플 웨이퍼의 특성을 측정하기 위해 웨이퍼 이온주입기를 조절함으로써, 상기 불균일한 어닐링에 대한 패턴을 검출하기 위해 웨이퍼 이온주입기를 제어하는 명령을 포함하는 것을 특징으로 하는 컴퓨터-판독가능 매체.
  12. 제 11 항에 있어서, 시트 저항을 측정하기 위해 웨이퍼 이온주입기를 제어함으로써 상기 샘플 웨이퍼의 특성을 측정하도록 웨이퍼 이온주입기를 제어하는 명령을 포함하는 것을 특징으로 하는 컴퓨터-판독가능 매체.
  13. 제 10 항에 있어서, 어닐링 동안 온도 편차를 측정하도록 상기 웨이퍼 이온주입기를 제어함으로써, 불균일한 어닐링에 대한 패턴을 검출하도록 웨이퍼 이온주입기를 조절하는 명령을 포함하는 것을 특징으로 하는 컴퓨터-판독가능 매체.
  14. 제 9 항에 있어서, 상기 웨이퍼에 도펀트를 이온주입하는데 사용되는 빔에 대한 빔 전류 밀도 및 상기 빔을 지나는 웨이퍼의 통과 각도중 적어도 하나를 조절하도록 이온주입기를 제어함으로써, 패턴에 도펀트를 이온주입하도록 웨이퍼 이온주입기를 제어하는 명령을 포함하는 것을 특징으로 하는 컴퓨터-판독가능 매체.
  15. 웨이퍼 이온주입기의 불균일한 어닐링을 보상하는 시스템으로서,
    불균일한 어닐링 데이터를 검출 및 출력하는 센서;
    상기 센서로부터 낮은 활성의 도펀트 농도를 나타내는 불균일한 어닐링 데이터를 수신하고 높은 도펀트 농도를 제공하는 이온주입 패턴을 설계하는 프로세서; 및
    상기 이온주입 패턴에 도펀트를 이온주입하기 위해 웨이퍼 이온주입기를 조절하는 제어기를 포함하는, 불균일한 어닐링 보상 시스템.
  16. 제 15 항에 있어서, 상기 센서는 시트 저항을 측정하는 것을 특징으로 하는 불균일한 어닐링 보상 시스템.
  17. 제 15 항에 있어서, 상기 센서는 어닐링 동안 온도 편차를 측정하기 위한 온도 센서인 것을 특징으로 하는 불균일한 어닐링 보상 시스템.
  18. 제 15 항에 있어서, 상기 제어기는,
    웨이퍼에 도펀트를 이온주입하는데 사용되는 빔에 대 빔 전류 밀도를 변화시키는 빔 전류 밀도 제어기; 및
    상기 빔을 지나는 웨이퍼의 통과 각도를 변화시키는 통과 각도 제어기를 포함하는 것을 특징으로 하는 불균일한 어닐링 보상 시스템.
KR1020057006331A 2002-10-16 2003-09-18 불균일한 어닐링을 보상하는 방법 및 시스템 KR101059655B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/272,166 2002-10-16
US10/272,166 US6828204B2 (en) 2002-10-16 2002-10-16 Method and system for compensating for anneal non-uniformities
PCT/US2003/029385 WO2004035807A2 (en) 2002-10-16 2003-09-18 Method and system for compensating for anneal non-uniformities

Publications (2)

Publication Number Publication Date
KR20050059255A true KR20050059255A (ko) 2005-06-17
KR101059655B1 KR101059655B1 (ko) 2011-08-25

Family

ID=32092576

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020057006331A KR101059655B1 (ko) 2002-10-16 2003-09-18 불균일한 어닐링을 보상하는 방법 및 시스템

Country Status (7)

Country Link
US (1) US6828204B2 (ko)
EP (1) EP1554749A2 (ko)
JP (1) JP4820093B2 (ko)
KR (1) KR101059655B1 (ko)
AU (1) AU2003270760A1 (ko)
TW (1) TWI241656B (ko)
WO (1) WO2004035807A2 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100600356B1 (ko) * 2004-12-29 2006-07-18 동부일렉트로닉스 주식회사 이온 주입 장비의 각 제로 위치 보정방법
KR100870324B1 (ko) * 2006-06-16 2008-11-25 주식회사 하이닉스반도체 반도체 소자의 제조방법

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004063691B4 (de) 2004-05-10 2019-01-17 Hynix Semiconductor Inc. Verfahren zum Implantieren von Ionen in einem Halbleiterbauelement
US20060240651A1 (en) * 2005-04-26 2006-10-26 Varian Semiconductor Equipment Associates, Inc. Methods and apparatus for adjusting ion implant parameters for improved process control
US7602015B2 (en) * 2005-08-25 2009-10-13 International Rectifier Corporation Process to control semiconductor wafer yield
US20070293026A1 (en) * 2006-06-16 2007-12-20 Hynix Semiconductor Inc. Method of manufacturing semiconductor device
US20090096066A1 (en) * 2007-10-10 2009-04-16 Anderson Brent A Structure and Method for Device-Specific Fill for Improved Anneal Uniformity
US7679166B2 (en) * 2007-02-26 2010-03-16 International Business Machines Corporation Localized temperature control during rapid thermal anneal
US7745909B2 (en) * 2007-02-26 2010-06-29 International Business Machines Corporation Localized temperature control during rapid thermal anneal
US7692275B2 (en) * 2007-02-26 2010-04-06 International Business Machines Corporation Structure and method for device-specific fill for improved anneal uniformity
US7759773B2 (en) 2007-02-26 2010-07-20 International Business Machines Corporation Semiconductor wafer structure with balanced reflectance and absorption characteristics for rapid thermal anneal uniformity
US7820527B2 (en) * 2008-02-20 2010-10-26 Varian Semiconductor Equipment Associates, Inc. Cleave initiation using varying ion implant dose
US20090317937A1 (en) * 2008-06-20 2009-12-24 Atul Gupta Maskless Doping Technique for Solar Cells
US8598547B2 (en) 2010-06-29 2013-12-03 Varian Semiconductor Equipment Associates, Inc. Handling beam glitches during ion implantation of workpieces
JP2015050382A (ja) * 2013-09-03 2015-03-16 富士通セミコンダクター株式会社 半導体装置の製造方法、及び半導体製造装置
US9738968B2 (en) 2015-04-23 2017-08-22 Varian Semiconductor Equipment Associates, Inc. Apparatus and method for controlling implant process
US10377665B2 (en) 2015-11-19 2019-08-13 Varian Semiconductor Equipment Associates, Inc. Modifying bulk properties of a glass substrate
GB2571997B (en) * 2018-03-16 2021-10-27 X Fab Texas Inc Use of wafer brightness to monitor laser anneal process and laser anneal tool
EP3916761A1 (en) * 2020-05-27 2021-12-01 Infineon Technologies Austria AG Method for producing a superjunction device

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62293622A (ja) * 1986-06-12 1987-12-21 Kokusai Electric Co Ltd 半導体基板の熱処理装置
JPH0216726A (ja) * 1988-05-03 1990-01-19 Varian Assoc Inc イオン注入量の測定のための方法及び装置
JP3177408B2 (ja) * 1995-07-10 2001-06-18 三洋電機株式会社 イオン注入装置の管理装置及びイオン注入装置の管理方法
JPH1116849A (ja) * 1997-06-25 1999-01-22 Sony Corp イオン注入方法およびイオン注入装置
US6055460A (en) * 1997-08-06 2000-04-25 Advanced Micro Devices, Inc. Semiconductor process compensation utilizing non-uniform ion implantation methodology
US6049220A (en) * 1998-06-10 2000-04-11 Boxer Cross Incorporated Apparatus and method for evaluating a wafer of semiconductor material
US6326219B2 (en) * 1999-04-05 2001-12-04 Ultratech Stepper, Inc. Methods for determining wavelength and pulse length of radiant energy used for annealing
US6124178A (en) * 1999-08-26 2000-09-26 Mosel Vitelic, Inc. Method of manufacturing MOSFET devices
US6594446B2 (en) * 2000-12-04 2003-07-15 Vortek Industries Ltd. Heat-treating methods and systems

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100600356B1 (ko) * 2004-12-29 2006-07-18 동부일렉트로닉스 주식회사 이온 주입 장비의 각 제로 위치 보정방법
KR100870324B1 (ko) * 2006-06-16 2008-11-25 주식회사 하이닉스반도체 반도체 소자의 제조방법

Also Published As

Publication number Publication date
EP1554749A2 (en) 2005-07-20
TWI241656B (en) 2005-10-11
WO2004035807A3 (en) 2004-07-01
AU2003270760A1 (en) 2004-05-04
US6828204B2 (en) 2004-12-07
TW200411776A (en) 2004-07-01
KR101059655B1 (ko) 2011-08-25
JP4820093B2 (ja) 2011-11-24
US20040077149A1 (en) 2004-04-22
AU2003270760A8 (en) 2004-05-04
WO2004035807A2 (en) 2004-04-29
JP2006503434A (ja) 2006-01-26

Similar Documents

Publication Publication Date Title
KR101059655B1 (ko) 불균일한 어닐링을 보상하는 방법 및 시스템
JP5552476B2 (ja) イオンビームの均一チューニングのための方法及びシステム
US5831249A (en) Secondary measurement of rapid thermal annealer temperature
US8874254B2 (en) Temperature setting method of heat processing plate, temperature setting apparatus of heat processing plate, program, and computer-readable recording medium recording program thereon
US8709528B2 (en) Wafer processing method and system using multi-zone chuck
US20060240651A1 (en) Methods and apparatus for adjusting ion implant parameters for improved process control
KR102462261B1 (ko) 기판 프로세싱 시스템들에서의 기판 지지부들에 대한 기판 포지션 교정
US9490185B2 (en) Implant-induced damage control in ion implantation
US20060138357A1 (en) Method for fabricating a metal-insulator-metal capacitor
CN111052295B (zh) 考虑射束功率输入的晶片温度控制
US8378272B2 (en) Heat treatment apparatus, heat treatment method and storage medium
CN106158623B (zh) 用于热处理单元的校正方法
US9324591B2 (en) Heat treatment apparatus and heat treatment method
US11264205B2 (en) Techniques for determining and correcting for expected dose variation during implantation of photoresist-coated substrates
CN101894775A (zh) 尖峰热处理设备稳定性的检测方法
GB2363253A (en) Reducing variations in transistor characteristics across a wafer using lamp annealing
JPH0758080A (ja) プラズマ処理方法およびプラズマ処理装置ならびにその温度制御方法
JP4430418B2 (ja) イオン注入方法及びイオン注入機
US20140342471A1 (en) Variable Doping Of Solar Cells

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140730

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160629

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170629

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180801

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20190801

Year of fee payment: 9