KR20050058017A

KR20050058017A - 표면 전도형 전계 방출 소자

Info

Publication number: KR20050058017A
Application number: KR1020030090259A
Authority: KR
Inventors: 문성학
Original assignee: 엘지전자 주식회사
Priority date: 2003-12-11
Filing date: 2003-12-11
Publication date: 2005-06-16
Also published as: KR100565201B1; JP2005174935A; US20050127813A1

Abstract

본 발명은 셀에 해당되는 하부 기판의 영역을 식각을 통해 둥근 홈을 형성하여 전자의 터널링이 홈 내부에서 발생하도록 하여 터널링된 전자가 곡선의 궤적을 갖는 셀프 포커싱 역할을 통해 빔의 왜곡 현상을 막고, 고휘도를 얻을 수 있는 표면 전도형 전계 방출 소자에 관한 것이다. 종래 표면형 전계 방출 소자는 셀에 해당하는 하부 기판의 영역이 평면형태로 이루어져서 전자 빔 방출이 한쪽으로 치우치게 되고, 이로 인해 휘도 및 효율이 낮아지는 문제점이 있었다. 이와 같은 문제점을 감안한 본 발명은 셀이 형성되는 영역에 소정의 길이와 깊이를 갖는 둥근 홈이 형성된 하부 기판과, 상기 하부 기판 상부의 동일 평면상에 형성되고, 구동 전압이 인가되는 스캔 전극 및 데이터 전극을 포함하여 형성함으로써, 빔의 왜곡 현상을 막고, 고휘도를 얻을 수 있는 효과가 있다.

Description

표면 전도형 전계 방출 소자{SURFACE CONDUCTION ELECTRON EMITTING DEVICE}

본 발명은 표면 전도형 전계 방출 소자에 관한 것으로, 특히 셀에 해당되는 하부 기판의 영역을 식각을 통해 둥근 홈을 형성하여 전자의 터널링이 홈 내부에서 발생하도록 하여 터널링된 전자가 곡선의 궤적을 갖는 셀프 포커싱 역할을 통해 빔의 왜곡 현상을 막고, 고휘도를 얻을 수 있는 표면 전도형 전계 방출 소자에 관한 것이다.

정보통신 기술의 급속한 발달과 다양화되는 정보의 시각화 요구에 따라 전자 디스플레이의 수요는 더욱 증가하고, 요구되는 디스플레이 모습 또한 다양해 지고 있다. 그 예로 휴대형 정보기기와 같이 이동성이 강조되는 환경에서는 무게, 부피 및 소비전력이 작은 디스플레이가 요구되며, 대중을 위한 정보 전달매체로 사용되는 경우에는 시야각이 넓은 대화면의 디스플레이 특성이 요구된다.

또한, 이와 같은 요구를 만족시켜 나가기 위해 전자 디스플레이는 대형화, 저가격화, 고성능화, 고정세화, 박형화, 경량화 등의 조건이 필수적이어서, 이러한 요구사항을 만족시키기 위해서는 기존의 CRT를 대체할 수 있는 가볍고 얇은 평판 디스플레이 장치의 개발이 절실히 필요하게 되었다.

이러한 다양한 표시 소자의 요구에 따라 최근에는 전계방출(field emission)을 이용한 소자가 디스플레이 분야에 적용되면서, 크기 및 전력 소모를 감소시키면서도 높은 해상도를 제공할 수 있는 박막 디스플레이의 개발이 활발해지고 있다.

상기 전계방출 소자는 현재 개발 혹은 양산중인 평판 디스플레이들(LCD와 PDP, VFD등)의 단점을 모두 극복한 차세대 정보 통신용 평판 디스플레이로 주목을 받고 있다. 전계방출 소자 디스플레이는 전극 구조가 간단하고, CRT와 같은 원리로 고속동작이 가능하며, 무한대의 칼라, 무한대의 그레이 스케일, 높은 휘도, 높은 비디오(video rate) 속도 등 디스플레이가 가져야 할 장점들을 고루 갖추고 있다.

도1은 일반적인 팁 형태의 전계 방출 소자의 구조에 대한 단면도를 도시한 것이다. 도시된 바와 같이, 하부 유리 기판(1) 상에 소정의 전계를 인가하기 위한 캐소드 전극(2)과 게이트 전극(4), 그 캐소드 전극(2)과 게이트 전극(4)을 전기적으로 절연시키기 위한 절연층(3)과, 상기 캐소드 전극(2)과 게이트 전극(4)에 인가된 전계에 의해 전자(e)를 방출하는 에미터(5)와, 상부 유리 기판(9) 상에 형성되고, 상기 에미터(5)에서 방출된 전자에 방향성을 부여하기 위한 고전압이 인가되는 애노드 전극(8)과, 상기 방출된 전자빔이 충돌하여 발광이 일어나도록 하는 형광판(7)과, 상기 상부 기판(9)과 하부 기판(1)을 지지하는 스페이서(6)로 구성된다.

이러한 전계 방출 소자에서 마이크로 팁 형태로 제작된 에미터(5)는 우수한 전자 방출 특성을 갖고 있지만, 20인치 이상의 대면적 표시 소자를 만들기 위해서는 큰 규모의 장비 투자가 필요하고 제조 공정이 복잡하여 다른 표시 소자에 비하여 경쟁력이 많이 떨어진다.

그에 비해 표면 전자 방출형 표시 소자는 대부분 단순한 제조 공정과 구조로 이루어져 있으며 대형화에도 큰 장벽이 존재하지 않는다. 여기서는 이러한 표면 전자 방출형 전계 방출 소자 중에서 표면 전도형 전계 방출 소자의 동작을 살펴보도록 한다.

도2는 종래 표면 전도형 전계 방출 소자의 단순 매트릭스 구조에 대한 일 실시예를 도시한 것이다. 도시된 바와 같이, 다수의 캐소드 라인(이하, 스캔 라인)(Scan 1~Scan n)(20)과 다수의 게이트 라인(이하, 데이터 라인)(D₁~D_m)(30)이 서로 직교하여 형성되고, 그 직교로 형성된 한 부분, 예를 들어, 스캔 라인(20) 상측와 데이터 라인(30) 좌측 영역에 셀(Cell)이 형성된다. 이렇게 형성된 셀은 좌측에서 우측으로 R, G, B 순으로 배열된다.

도3은 도2에 도시한 셀(Cell)인 종래 표면 전도형 전계방출 소자의 동작 개념을 보기 위한 단면도로서, 통상 PdO로 형성되는 전자 방출부(에미터)(40)는 고전류를 인가하는 포밍(forming) 공정을 통하여 그 일부에 좁은 간극(41)을 형성한다. 이러한 에미터 간극(41)의 양쪽 끝 단(스캔 전극(20)과 데이터 전극(30))에 소정의 전압을 인가하면 간극(41) 사이에 고전계가 인가되고, 이로 인하여 전자(e) 방출이 이루어진다.

이때, 에미터 간극(41)에서 방출된 전자(e)는 표면을 따라 터널링을 하게 되고, 이 방출된 전자는 애노드 전극(60)에 인가된 고전압에 의하여 가속되어 형광체(50)와 충돌하고, 그 충돌에 의해 발생된 에너지에 의해 형광체(50)를 여기시켜 발광하게 된다.

그런데, 셀을 이루고 있는 하부기판(10)의 영역이 평면형태를 이루고 있어 전자의 방출이 한쪽으로 치우치게 되고, 이로 인해 전자 빔이 퍼지게 된다.

이러한 종래 표면 전도형 전계 방출 소자에 의해 R 형광체(51)로 방출되는 전자 빔 궤적을 도4에 도시하였다. 도시된 바와 같이, 방출된 전자가 데이터 전극(D) 방향으로 이동되어 애노드 전극(60)으로 가속되기 때문에 방출된 전자가 R 형광체(51)의 한쪽 부분만을 발광시켜 휘도 및 효율이 낮아지게 된다.

또한, 전자 빔이 옆으로 휘어지면 인접한 셀을 침범해서 누화(cross talk) 현상이 발생하고, 형광체를 제대로 여기시키지 못해서 휘도가 저하될 수 있다.

또한, 셀을 구동시키는 구동전압, 전극간 간격, 포밍 조건, 필드가 소멸되는 지점 그리고 스페이서 간격에 따라 상기와 같은 현상이 발생되어 신뢰성에 문제가 발생한다.

상기와 같이 종래 표면 전도형 전계 방출 소자는 셀에 해당하는 하부 기판의 영역이 평면형태로 이루어져서 전자 빔 방출이 한쪽으로 치우치게 되고, 이로 인해 휘도 및 효율이 낮아지는 문제점이 있었다.

따라서, 이와 같은 문제점을 감안한 본 발명은 셀에 해당되는 하부 기판의 영역을 식각을 통해 둥근 홈을 형성하여 터널링이 홈 내부에서 발생하도록 하여 터널링된 전자가 곡선의 궤적을 갖는 셀프 포커싱 역할을 통해 빔의 왜곡 현상을 막고, 고휘도를 얻을 수 있는 표면 전도형 전계 방출 소자를 제공하는데 그 목적이 있다.

상기와 같은 목적을 달성하기 위한 본 발명은 셀이 형성되는 영역에 소정의 길이와 깊이를 갖는 둥근 홈이 형성된 하부 기판과, 상기 하부 기판 상부의 동일 평면상에 형성되고, 구동 전압이 인가되는 스캔 전극 및 데이터 전극을 포함하여 형성한 것을 특징으로 한다.

상기 홈의 길이는 10~20㎛이고, 깊이는 1㎛이하인 것을 특징으로 한다.

상기와 같은 특징을 갖는 본 발명 표면 전도형 전계 방출 소자에 대한 바람직한 실시예를 첨부한 도면을 참고하여 설명한다.

본 발명은 하부 기판에서 셀이 형성되는 영역에 구동 전압이 인가되는 스캔 전극과 데이터 전극 사이에서 터널링 되는 전자가 퍼지지 않고, 셀프 포커싱(self focusing) 될 수 있도록 소정의 길이와 깊이를 갖는 동근 홈을 형성하여 휘도를 증가시키는 것을 그 요지로 한다.

도5는 본 발명 표면 전도형 전계 방출 소자의 매트릭스 구조를 도시한 것이다. 도시된 바와 같이, 다수의 스캔 라인(Scan 1~Scan n)(20)과 다수의 데이터 라인(D₁~D_m)(30)이 서로 직교하여 형성되고, 그 직교로 형성된 한 영역에 하나의 셀(Cell)이 형성되는데, 그 형성된 셀의 하부기판 영역에 소정의 길이와 깊이를 갖는 홈(A)이 형성된다.

상기 스캔 라인(20)과 데이터 라인(30)이 직교하는 부분은 유전체(insulator)에 의해 절연되어 있고, 상부기판(미도시)에 형성되는 형광체 영역(미도시)은 스트라이프 구조, 델타 구조 등 어느 것을 사용하여도 무방하다.

도6은 도5에 도시한 셀인 본 발명 표면 전도형 전계 방출 소자의 캐소드부에 대한 단면도를 도시한 것이다. 도시된 바와 같이, 셀(Cell)이 형성되는 영역에 소정의 길이(L)와 깊이(H)를 갖는 둥근 홈(A)이 형성되어 방출되는 전자의 셀프 포커싱 기능을 수행하는 하부 기판(10)과, 상기 하부 기판(10) 상부의 동일 평면상에 형성되고, 구동 전압이 인가되는 스캔 전극(20) 및 데이터 전극(30)과, 상기 스캔 전극(20)과 데이터 전극(30) 상부에 형성된 PdO에 고전류를 인가하는 포밍 공정을 통하여 좁은 간극(41)이 형성된 전자 방출부인 에미터(40)를 포함하여 구성한다.

이때, 상기 하부 기판(10)의 둥근 홈(A)은 식각 등을 통해 형성될 수 있고, 그 형성된 둥근 홈의 길이(L)는 10~20㎛이고, 높이(H)는 1㎛ 이하이다.

이러한 구성을 갖는 본 발명의 표면 전도형 전계 방출 소자는 전자의 터널링이 상기 두 전극인 스캔 전극(20)과 데이터 전극(30) 사이에서 일어나고, 그 터널링된 전자(e)는 셀 내부 홈의 형상처럼 휘어져서 방출된다. 즉, 셀에 대한 홈의 깊이(H)와 전극간의 거리(L)에 의해 전자 빔의 궤적이 달라지기 때문에 상기 홈의 깊이(H)와 전극간의 거리(L)를 제어함으로써 전자 빔의 방출 궤적을 자유로이 제어하는 것이 가능하다.

도7은 본 발명의 표면 전도형 전계 방출 소자에서 R 형광체(51)로 방출되는 빔의 궤적 및 그와 비교되는 종래 소자에서 방출되는 궤적을 도시한 것이다. 도시된 바와 같이, 본 발명에 의해 형성되는 빔의 궤적(②)이 종래 소자에 의해 형성되는 빔의 궤적(①)보다 안쪽으로 오게 되고, 이로 인해 상부 기판에 형성된 애노드 전극(미도시)과 하부 기판(10)에 형성된 캐소드부 사이의 간격을 높게 유지해도 전자 빔의 왜곡이 생기지 않게 되며, 상기 애노드 전극과 캐소드부 사이의 간격을 높게하면 종래보다 높은 고전압을 가할 수 있는 장점이 있어 고휘도를 구현하는 것이 가능하다.

여기서, 빔의 궤적이 데이터 전극(D)으로 치우져 있는데, 이는 스캔 전극(S)과 데이터 전극(D)에 인가되는 전압의 극성에 의해 좌우되며, 반대의 전압 극성이 인가되면, 그 전압 극성에 의해 전자 빔의 궤적은 스캔 전극(S)으로 치우지게 된다.

상기에서 상세히 설명한 바와 같이 본 발명은 셀에 해당되는 하부 기판의 영역을 식각을 통해 둥근 홈을 형성하여 터널링이 홈 내부에서 발생하도록 하여 터널링된 전자가 곡선의 궤적을 갖는 셀프 포커싱 역할을 통해 빔의 왜곡 현상을 막고, 고휘도를 얻을 수 있는 효과가 있다.

도1은 종래 팁 형태의 전계 방출 소자에 대한 단면도.

도2는 종래 표면 전도형 전계 방출 소자의 단순 매트릭스 구조에 대한 일 실시예 도.

도3은 종래 표면 전도형 전계 방출 소자의 일 실시예 단면도.

도4는 종래 표면 전도형 전계 방출 소자의 셀에서 방출되는 전자 빔 궤적을 도시한 예시도.

도5는 본 발명 표면 전도형 전계 방출 소자의 매트릭스 구조에 대한 일 실시예 도.

도6은 본 발명 표면 전도형 전계 방출 소자의 캐소드부를 도시한 일 실시예 단면도.

도7은 본 발명 표면 전도형 전계 방출 소자의 셀에서 방출되는 전자 빔 궤적을 도시한 예시도.

**도면의 주요부분에 대한 부호의 설명**

10:하부 기판 20:스캔전극

30:데이터전극 40:에미터

Claims

셀이 형성되는 영역에 소정의 길이와 깊이를 갖는 둥근 홈이 형성된 하부 기판과; 상기 하부 기판 상부의 동일 평면상에 형성되고, 구동 전압이 인가되는 스캔 전극 및 데이터 전극을 포함하여 형성한 것을 특징으로 하는 표면 전도형 전계 방출 소자.
제1항에 있어서, 상기 홈의 길이는 10~20㎛인 것을 특징으로 하는 표면 전도형 전계 방출 소자.
제1항에 있어서, 상기 홈의 깊이는 1㎛이하인 것을 특징으로 하는 표면 전도형 전계 방출 소자.